DE3023793A1 - Rechner-endgeraet - Google Patents

Description

DIPL. ING. HEINZ BARDEHLE PATENTANWALT

Aktenzeichen:

München, 2 5. Juni 1980

302?:'33

Mein Zeichen: P 3035

Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass. V.St.v.A.

Rechner-Endgerät

030065/0733

ORIGINAL INSPECTED

' Κ\· Ρ 3035

Beschreibung

Die Erfindung liegt generell auf dem Gebiet der Digitalrechner-Peripheriegeräte und insbesondere auf dem Gebiet der programmierbaren Computer-Terminals bzw. -Datenendgeräte. Die bisher bekannten Datenendgeräte bzw. Terminals haben teure Kathodenstrahlröhren und spezielle Schnittstellenchips, wie USART-Chips (universielle synchroneasynchrone Empfangs-Sende-BauBteine) für die Abwicklung des Datenaustausches mit dem Hauptrechner und für die Anzeige der von dam Hauptrechner bereitgestellten Information verwendet. Die billigsten im Jahre 1979 erhältlichen Datenendgeräte betrugen etwa 500 Dollar; diese Datenendgeräte waren dabei nicht so leistungsfähig oder flexibel wie das nachstehend angegebene Datenendgerät gemäß der vorliegenden Erfindung.

Die hier beschriebene Hardware gestattet das Lesen und Schreiben auf einer Serien-Datenübertragungsleitung mit einstellbaren Geschwindigkeiten bis zu 600 BAUD unter Verwendung eines Modems. Dabei können eine Tastatur gelesen und an einem Parallel-Anschluß Lese- und Schreibvorgänge ausgeführt werden. Sämtliche von irgendeiner Eingabe her stammenden Daten können auf einer Schwarz-Weiß-Fernsehanlage dargestellt werden, und sämtliche angezeigten Daten können gleichzeitig über Serien- oder Parallel-Anschlüsse ausgegeben werden. Dabei sind große und kleine Buchstaben sowie ein Seiten- und Rollbetrieb möglich, und außerdem kann jegliche Kombination von Eingaben und Ausgaben von der Tastatur her eingestellt werden. Außerdem ist eine Feldänderung möglich. Überdies sind auch ein Wagenrücklauf, ein Zeilenvorschub, ein Schirmlöschen, ein Überführen

030065/0733

■αχ-

in die Ausgangsstellung und eine Zeigereinstellung ermöglicht. Schließlich existieren begrenzte graphische Eigenschaften infolge der Verwendung eines PROM-Speichers, also eines programmierbaren Festwertspeichers, der mittels irgendwelcher graphischer Muster programmiert sein kann, die von einem einzelnen Benutzer erwünscht sind.

Die Vielzahl von Funktionen und die Flexibilität der angegebenen Anordnung gehen auf die Verwendung eines programmierten Mikroprozessors zurück. Die geringen Kosten werden hauptsächlich durch die Verwendung eines Standard-Heimfernsehempfängers in Verbindung mit einem Mikroprozessor erzielt, der so programmiert ist, daß viele der Funktionen ausgeführt werden, die früher durch gesonderte Chips ausgeführt worden sind.

Zum Stand der Technik gehört eine Vielzahl von Computer-Datenendgerätanordnungen. Das bisher billigste Rechnerendgerät kostet jedoch mehr als das Zweifache des erfindungsgemäßen Rechnerendgerätes, wobei dieses bisher erhältliche billigste Rechnerendgerät aus einem Bausatz zusammengebaut werden konnte. Überdies weist kein bisher bekanntes Datenendgerät soviele Wahlmöglichkeiten und Fähigkeiten auf wie das erfindungsgemäße Datenendgerät, welches zn ..dem sehr billig ist.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein verbessertes Datenendgerät zu schaffen, das einfacher und billiger ist als.die bisher bekanntgewordenen Datenendgeräte .

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Gemäß der Erfindung ist eine Anordnung geschaffen, die

030065/0733

eine Kombination mehrerer unterschiedlicher Unterkombinationen umfaßt. Jede dieser Unterkombinationen kann dabei gesondert hergestellt und allein oder in Kombination mit den anderen Unterkombinationen oder in Kombination mit einer anderen Anordnung verwendet werden, die dieselben oder ähnliche Funktionen ausführt wie die hier angegebenen Unterkombinationen.

Die weiter unten noch näher beschriebene bevorzugte Ausführungsform könnte generell in zwei Unterkombinationen aufgeteilt werden. Die erste Unterkombination stellt dabei eine Einrichtung zur Speicherung von Daten dar, die anzuzeigen sind und die auf einem Standard-Heimfernsehempfänger angezeigt werden. Die zweite Unterkombination stellt eine Einrichtung dar, mit deren Hilfe Daten an eine weitere Datenverarbeitungseinrichtung ausgesendet und Daten von einer anderen Datenverarbeitungseinrichtung aufgenommen werden und mit deren Hilfe die in der ersten Unterkombination für eine Anzeige ausgesendeten oder aufgenommenen Daten gespeichert werden. Die zweite Unterkombination steuert außerdem die Anzeige durch die erste Unterkombination.

Die zweite Unterkombination umfaßt eine Tastatur zur Eingabe von Daten und Steuersignalen durch eine Bedienperson, einen Parallelanschluß und/oder ein Modem sowie einen Mikroprozessor. Die Daten von der Tastatur können angezeigt und/ oder vom Parallelanschluß und/oder dem Modem ausgesendet werden.

Der Parallelanschluß dient als Schnittstelleneinrichtung zwischen dem Rechnerendgerät und einer anderen Datenverarbeitungseinrichtung, so daß Daten im Parallelformat an die andere Datenverarbeitungseinrichtung ausgesendet und von dieser empfangen werden können.

030065/0733

Der Modem dient als Schnittstelleneinrichtung zwischen dem Endgerät und einer weiteren Datenverarbeitungseinrichtung, die in einer Entfernung von dem Endgerät über Fernsprechleitungen oder über irgendein anderes Datenübertragungsnetzwerk angeschlossen ist. Der Modem setzt die binären Daten von dem Rechnerendgerät in für die Übertragung über das Übertragungsnetzwerk geeignete Signale um. Außerdem setzt der Modem die von der anderen Datenverarbeitungseinrichtung über das Übertragungsnetzwerk empfangenen Signale in binäre Daten um, die von dem Endgerät in der Anzeigeeinrichtung und/oder für die gleichzeitige Aussendung von dem Parallelanschluß verwendet werden.

Der Mikroprozessor ist mit der Tastatur, dem Modem, dem Parallelanschluß und der ersten Unterkombination über eine Datenbusleitung, eine Adreßbusleitung oder eine oder mehrere Steuereingangs- und Steuerausgangssignale oder eine Kombination dieser Merkmale verbunden, und zwar in Abhängigkeit von den Anforderungen der jeweiligen Einrichtung. Der Mikroprozessor dient dazu, die Eingabe/Ausgabe-Kommunikationsfunktionen des Rechnerendgerätes zu steuern. Bei der bevorzugten Ausführungsform der Erfindung dient der Mikroprozessor dazu, Vertikal-Synchronisationsund Austastsignale an die erste Unterkombination abzugeben, in der diese Signale für die Anzeigefunktion herangezogen werden. Die Eingabe/Ausgabe wird mittels des Mikroprozessors dadurch ausgeführt, daß die Tastatur und der Parallelanschluß periodisch abgetastet werden, um das Auftreten von eintreffenden Daten oder im Falle der Tastatur das Auftreten von eintreffenden Steuersignalen zu testen, wodurch angezeigt wird, welche Angaben bzw. Zusatzeinrichtungen ausgewählt worden sind und welche Verarbeitung der Daten erwünscht ist. Die bei dem Modem eintreffenden Daten werden mittels des Mikroprozessors ermittelt, wenn ein Startbit empfangen wird, welches aus den ersten Übergang von

030065/0733

-26-

einem konstanten Strom von Verknüpfungssignalen 1 zu dem Verknüpfungszustand O hervorgeht. Die Steuersignale von der Tastatur veranlassen den Mikroprozessor, eine Steuerungs funktion dahingehend auszuführen, ob die Anzeige durch die erste Unterkombination im alphanumerischen Betrieb oder im graphischen Betrieb erfolgt oder ob ein weißes Feld in einem schwarzen Feld oder ein schwarzes Feld in einem weißen Feld darzustellen ist. Der Mikroprozessor bewirkt außerdem durch Steuerung die Anzeige im Seitenbetrieb oder im Durchrollbetrieb, indem an die erste Unterkombination die Vertikal-Adresse der ersten anzuzeigenden Zeile abgegeben wird. Schließlich gibt der Mikroprozessor die anzuzeigenden Daten an die erste Unterkombination ab und bewirkt durch Steuerung, ob diese Daten gleichzeitig von dem Modem und/oder dem Parallelanschluß ausgesendet werden.

Die zweite Unterkombination könnte alleine ohne die erste Unterkombination verwendet werden, sofern die Anzeigefunktion nicht erwünscht ist.

Die erste Unterkombination umfaßt eine Einrichtung zur Lieferung eines Bildsignalgemischs. Dieses Bildsignalgemisch wird an Standard-Heimfernsehempfänger abgegeben.

Das erste Element dieser ersten Unterkombination ist ein Horizontal-Adreßzähler, der dazu dient, eine Horizontal-Adresse des angezeigten Zeichens abzugeben. Außerdem dient der betreffende Zähler dazu, die Horizontal-Synchronisations- und Austastdaten zu erzeugen.

Ein Vertikal-Adreßzähler, der bei der bevorzugten Ausführungsform auf eine vorgegebene Adresse durch den Mikroprozessor voreingestellt werden kann, zählt die Horizontal-Zeilen, die von dem Fernsehempfänger geschrieben werden müssen, um eine Vertikal-Adresse für das Zeichen zu erzeugen, sowie die Zeile von Punkten innerhalb der Punktmatrix, die charakteristisch ist IUr das wiedergegebene

030065/0733

ORIGINAL INSPECTED

Zeichen. Der Vertikal-Adreßzähler könnte bei anderen Ausführungsformen modifiziert werden, um Vertikal-Synchronisiersignale und Austastsignale abzugeben.

Jedes Zeichen oder graphische Muster bzw. Zeichenmuster, das von dem Endgerät angezeigt bzw. wiedergegeben werden kann, ist durch eine Punktmatrix dargestellt, die eine Breite von neun Punkten und eine Höhe von sechzehn Zeilen aufweist. Diese programmierten Punktmatrizen sind in einem ROM-Zeichengenerator und in einem"begrenzten" graphischen PROM-Speicher gespeichert.

Ein RAM-Speicher mit wahlfreiem Zugriff erhält die anzuzeigenden Daten von dem Mikroprozessor in einem Schreib- «betrieb zugeführt, und in einem Lesebetrieb gibt er ein Zeichen-Datenbyte an die Zeichendateneingange des ROM-Zeichengenerator s und des beschränkte Zeichen enthaltenden PROM-Speichers ab. per Teil der Vertikal-Adresse, der den ersten drei Bits £olgt, wird von dem ROM-Speicher oder von dem PROM-Speicher dazu herangezogen zu bestimmen, welche· Matrix anzuzeigen ist. Die ersten drei Bits der Vertikal-Adresse legen dabei fest, welche Zeile der Matrix ausgangsseitig als Punkt-Zeilen-Byte darzustellen ist.

Dieses Punkt-Zeilen-Byte wird entweder von dem Zeichen- oder dem graphischen Schieberegister aufgenommen und als Bild- bzw. Videoinformation seriell herausgeschoben. Eine Gatter- bzw. Verknüpfungsgliedanordnung verknüpft diese Videοinformation mit der Horizontal- und Vertikal-Synchronisier- und Austastinformation zum Zwecke der Bildung des Bildsignalgemischs.

Der RAM-Speicher erhält die Adresse zugeführt, unter der die von dem Mikroprozessor her aufgenommenen Zeichendaten zu speichern sind. Diese Adresse erhält der betreffende Speicher über die Adreßbusleitung zugeführt. Beim Lesebetrieb wird die Adresse, unter der die anzuzeigenden Daten-

•50065/07 3 3

zeichen abzuholen sind, von den Vertikal- und Horizontal-Adreßzählern abgegeben. Das Umschalten von Adressen auf den RAM-Adresseneingang erfolgt mittels eines Multiplexers, der zwei zuführende Leitungen und eine abführende Leitung aufweist, wobei die Steuerung des Multiplexers vom Mikroprozessor her erfolgt. Bei anderen Ausführungsformen könnte die Steuerung des Multiplexers manuell oder automatisch von irgendeiner Anordnung her erfolgen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm das Gesamtsystem. Fig. 2 und 3 zeigen Verknüpfungsdiagramme eines RAM-Speichers.

Fig. 4A und 4B zeigen ein Tfeöcnüpfungsdiagramm eines Video-Generators .

Fig. 5 zeigt ein Verknüpfungsdiagramm einer Taktschaltung sowie eines eine Untersetzung um neun vornehmenden Zählers.

Fig. 6 zeigt ein Verknüpfungsdiagramm von Horizontal- und Vertikal-Zählern sowie einer zwei zuführende Leitungen und eine abführende Leitung aufweisenden Multiplexer-Schalteinrichtung.

Fig. 7A und 7B veranschaulichen anhand eines Verknüpfungsdiagramms die Beziehung eines EOM-Programmspeichers hinsichtlich der vorhandenen Adreß- und Datenbusleitungen. Fig. 8 zeigt in einem Verknüpfungsdiagramm einen Parallelanschluß .

Fig. 9 zeigt in einem Verknüpfungsdiagramm einen Mikroprozessor sowie eine Adreßbusleitung und einenTastatur-Ausgang.

Fig. 10 zeigt in einem Verknüpfungsdiagramm eine graphische Zusatzeinrichtung.

Fig. 11 zeigt in einem Verknüpfungsdiagramm eine Modem/ Telephon-SchnittStelleneinrichtung. Fig. 12 zeigt einen Schaltplan von Modem-Filtern.

030065/0733

ORtGlNSAL INSPECTED

Fig. 13 zeigt den Aufbau eines Bildsignalgemischs. Fig. 14 zeigt einen Verknüpfungsplan einer Tastatur.

Im folgenden wird die bevorzugte Ausführungsform der Erfindung im einzelnen erläutert. Zunächst sei auf Fig. 1 Bezug genommen, in der die Hauptelemente des Systems bzw. der Anlage als hinsichtlich ihrer gesamten Funktionsbeziehung miteinander verbunden dargestellt sind. Die anzuzeigenden Daten werden dem Endgerät bzw. Terminal entweder über den Modem 10, den Parallelanschluß 11 oder die Tastatur 12 eingegeben. Die Daten von der Tastatur 12 oder von dem Parallelanschluß bzw. Parallel-ftart 11 gelangen über die Datenbusleitung 13 zu dem Mikroprozessor 14 hin.

Der Mikroprozessor 14 dient dazu, die Tastatur 12 abzutasten, wozu die Adreßbusleitung 15 und ein Decoder 16 verwendet werden, der vier Eingangsleitungen und zehn Ausgangsleitungen aufweist. Durch Verknüpfung der Ausgangssignale auf den Leseleitungen 17 - die betreffenden Ausgangssignale werden durch das Schließen von Tasten der Tastatur 12 hervorgerufen mit dem Adreßbitmuster auf dem betreffenden Teil der Adreßbusleitung 15, der die betreffenden Ausgangssignale auf den Leseleitungen 17 hervorruft (Abtastleitungen 107, siehe Fig. 14) bestimmt der Mikroprozessor 14, welche Taste gedrücktworden ist. Außerdem codiert der Mikroprozessor diese Daten in das richtige bzw. in Frage kommende Zeichen, und zwar im ASC II-Code (amerikanischer Standardcode Nr. II).

Der Modem 10 dient zur seriellen Eingabe und Ausgabe für den Mikroprozessor 14, indem er über Fernsprechleitungen oder irgendein anderes Kommunikationsnetzwerk mit einer anderen Einrichtung verbunden ist. Zwei Frequenzpaare, und zwar ein Paar zum Senden und ein Paar zum Empfangen, werden zur Frequenzumtastungsmodulation verwendet.

Ein löschbarer Festwertspeicher (EROM) 18 hält eine Reihe von vorprogrammierte Instruktionen fest, die der Mikro-

030065/0733

prozessor 14 im Zuge der Steuerung der Funktionen des Endgeräts ausführt. Das Programm kann ausgetausch werden in Anpassung an individuelle Benutzerforderungen; es dient lediglich dazu, die Funktionsfähigkeit des Allzweck-Mikroprozessors 14 in der Gesamtfunktionsfähigkeit der hier beschriebenen Anordnung festzulegen. Der besondere Algorithmus der bevorzugten Ausführungsform umfaßt eine Hauptprogrammschleife, die durch Ausführung von Unterbrechungen durch ein NINTB-Signal gesteuert wird, welches durch einen Vertikal-Adreßzähler 26 über ein Flipflop und die Leitung 24 festgelegt wird. Die Hauptschleife steuert die Vertikal-Synchronisation und die Austastung durch Abzählen von Unterbrechungen. Die Unterbrechungsfunktion liefert außerdem die Zeitbasis zur Abtastung der Tastatur sowie von Parallelanschluß-Kennzeichen und des Modems. In verschiedenen Intervallen wird die Hauptschleife zu anderen Subroutinen hin verzweigen, welche die Serieneingabe-Funktion, die Serienausgabe-Funktion, die Tastatur-Abtastung und die Parallelanschluß-Eingabekennzeichen-Abtastung abwickeln. Da jedes Zeichen aufgenommen wird, muß das Programm bestimmen, was zu geschehen hat. Reguläre Zeichen für die Anzeige werden in dem RAM-Speicher gespeichert, während Steuerzeichen jeweils eine gesonderte Funktion hervorrufen, wie eine graphische Auswahlfunktion, eine Bildumkehrung und eine periphere Anpassung an ein Modem, an einen Anzeigeschirm und an einen Parallelanschluß.

Die gesamte Zeitsteuerung zur Erzeugung der Bildanzeige erfolgt von einer Takteinrichtung 19 her. Ein Oszillator-Ausgangssignal S/C wird über eine Leitung 20 an Zeichen-Schieberegister 21 und an graphische Schieberegister 22 ausgesendet. In diesen Registern wird das betreffende Ausgangssignal dazu herangezogen, das Zeichen- oder Graphik-Informations-Punktzeilenbyte zu dem Bild- bzw. Videogenerator 23 jeweils bitweise zu verschieben. Dabei

030065/0733

werden 64 Zeichen in jeder Horizontal-Abtastzeile angezeigt, wobei jedes Zeichen eine Punktmatrix umfaßt, die neun Punkte breit ist und die eine Höhe von 16 Punktzeilen umfaßt. Dabei ist Platz für 89 Zeichen pro Zeile, wobei jedoch der Überschuß über 64 für die Ränder auf der linken und rechten Seite ausgenutzt wird. Das Zeichen-Schieberegister 21 oder das Graphik-Schieberegister 21 schieben je Zeichen-Anzeigezeit eine Horizontal-Zeile der Punktmatrix heraus. Die Zeichen-Anzeigezeit ist diejenige Zeit, die abläuft, um neun Punkte mit einer Frequenz bzw. Rate von einem Punkt je Periode eines Quarzoszillators 19 herauszuschieben. Eine Punkt-Zeit ist die Umkehrung bzw. der Reziprokwert der Taktfrequenz oder gleich 80 ns.

Die Zeichenzeiten sind für den Mikroprozessor 14 und den Horizontal-Adreßzähler 22 durch einen eine Untersetzung um 9 vornehmenden Zähler 21 markiert. Dies erfolgt dadurch, daß ein Signal Advhosp auf der Leitung 23 jede neunte Periode des Taktsignals erzeugt wird. Durch Zählen der Anzahl der Advhosp-Signale weiß der Mikroprozessor 14, wann das Ende der jeweiligen Horizontal-Zeile erreicht ist. Durch Überwachen des auf der Leitung 24 auftretenden Signals Int B weiß der Mikroprozessor, wann das Vertikal-Austastsignal auf der Leitung 66 einzuschalten ist und wann das Vertikal-Synchronisiersignal auf der Leitung 78 einzuschalten ist. Dies erfolgt über die Datenbusleitung 13.

Der Horizontal-Adreßzähler 22 zählt 89 Zeichenzwischenräume pro Zeile; er dient dazu, die Horizontal-Adresse des Zeichens abzugeben, zu dem ein Zugriff von dem RAM-Speicher 25 erfolgt. Dies erfolgt über die Leitung 29. Außerdem dient der betreffende Zähler dazu, ein Hsync-Signal zu erzeugen, welches das Ende der jeweiligen Horizontal-Zeile markiert. Außerdem wird das Zeilenaktivitätssignal für die Horizontal-Austastung erzeugt, um die linken und rechten Ränder zu bilden.

030065/0733

Ein Vertikal-Adreßzähler 26 dient dazu zu überwachen, welche Zeile angezeigt wird und insbesondere welche Zeile der eine Höhe von 16 Zeilen aufweisenden Matrix des Jeweiligen Zeichens geschrieben bzw. gezeichnet wird. Jeder Horizontal-Synchronisierimpuls Nhsyc auf der Leitung 79 schaltet den Vertikal-Adreßzähler 26 um eine Zählerstellung weiter, wodurch angezeigt wird, daß der Nachlauf um eine Zeile nach unten bewegt worden ist. Ein Flipflop 169 wird durch das erste Bit des Vertikal-Adreßzählers 26 gesetzt und zurückgesetzt.

Das Fernsehempfänger-Bild wird unter Anwendung des Zeilensprungverfahrens geschrieben, so daß acht Horizontal-Zeilen für jede Zeile der dargestellten Zeichen in einem ersten Halbbild geschrieben werden und daß weitere acht Zeilen während des nächsten Halbbildes geschrieben werden. Das zweite Halbbild wird in den Zwischenräumen des ersten Halbbildes geschrieben.

Der Mikroprozessor 14 kann den Vertikal-Adreßzähler 26 über die Datenbusleitung 13 mit einer Anfangs-Vertikal-Adressenzählersteilung laden. Auf diese Weise steuert der Mikroprozessor die Anzeige als Seitenanzeige oder Durchlaufanzeige, indem die Vertikal-Adresse der ersten anzuzeigenden Zeile in jedem Bild bezeichnet wird. Der Mikroprozessor wird außerdem bei der bevorzugten Ausführungsform dazu herangezogen, das Austastsignal auf der Leitung 66 und das Vertikal-Synchronisiersignal auf der Leitung 78 zu bilden bzw. abzugeben, indem diese Bits in dem Video-Statusregister über die Datenbusleitung 13 gesetzt werden. Bei anderen Ausführungsformen könnte der Vertikal-Adreßzähler 26 dazu herangezogen werden, die Vertikal-Synchronisier- und Austastinformation zu erzeugen.

Die Vertikal-ZeichenadressenzfehLerstellung des Vertikal-Adreßzählers 26 wird einem Teil des Horizontal- und

030065/0733

Vertikal-Adresseneingangs einer zwei Eingangsleitungen und einer Ausgangsleitung aufweisenden Multiplexerschalteinrichtung 27 über die Leitung 28 zugeführt. Der Horizontal-Adreßzähler 22 sendet außerdem seine Zählerstellung, die Horizontal-Zeichenadresse, an den übrigen Teil des Horizontal- und Vertikal-Adresseneingangs der Multiplexer-Schalteinrichtung 27 über die Leitung 29.

Die Multiplexer-Schalteinrichtung 27 dient dazu, eine Adresse an den RAM-Speicher 25 abzugeben, indem die Adresse von der mit dem Adressenbuseingang verbundenen Adreßbusleitung 15 oder die Horizontal- und Vertikal-Zeichenadressen auf den Leitungen 28 bzw. 29 durchgeschaltet werden, die mit dem Horizontal- bzw. Vertikal-Adresseneingang verbunden sind. Eines dieser beiden Eingangssignale wird zu der Multiplexer-Ausgangsleitung durchgeschaltet, die am Adresseneingang des RAM-Speichers angeschlossen ist. Das Umschalten wird durch ein auf der Leitung 31 auftretendes ISW-Signal gesteuert, und zwar unter der Steuerung der Adreßbusleitung 15 des Mikroprozessors 14„

Der Mikroprozessor 14 dient dazu, den RAM-Speicher mit anzuzeigenden Zeichen zu füllen, wobei eine Zeile zum jeweiligen Zeitpunkt über die RAM-Dateneingabeleitungen zugeführt wird. Dies erfolgt dabei dadurch, daß die Zeichen daten im ASCII-Code von der Datenbusleitung 13 in Speicherplätze eingeschrieben werden, die über die Adreßbusleitung 15 in dem RAM-Speicher spezifiziert sind. Die Adreßbusleitung 15 wird über den Multiplexer 27 zum Adresseneingang des RAM-Speichers durchgeschaltet. Ein auf der Leitung 135 auftretendes und durch den Mikroprozessor gesteuertes Signal 0Mem bewirkt die Steuerung, ob der RAM-Speicher 25 im Lesebetrieb oder Schreibbetrieb arbeitet. Der Mikroprozessor 14 steuert gleichzeitig die Adressenumschaltung durch die Multiplexer-Schalteinrichtung 27, und

030065/0733

'&- 3023 ^Γ7 9

zwar durch das auf der Leitung 31 auftretende ISW-Signal. Das ISW-Signal wird durch die auf der Adreßbusleitung 15 auftretende Adresse gesteuert, wie dies aus Fig. 5 hervorgeht. Wenn der Mikroprozessor 14 den RAM-Speicher 25 nicht lädt, veranlaßt das ISW-Signal, daß die Adressenausgangssignale von dem Horizontal-Adreßzähler und dem Vertikal-Adreßzähler zu der Multiplexer-Ausgangsleitung 82 unter Bildung einer Adresse durchgeschaltet werden, durch die ein Zugriff zu den im RAM-Speicher 25 gespeicherten Zeichendaten erfolgt. Diese Daten werden für eine Anzeige oder Übertragung von dem Parallelanschluß oder Modem oder für die Ausführung sämtlicher Funktionen herangezogen, und zwar in Abhängigkeit davon, was die Bedienperson wünscht. Dies wird durch die von der Tastatur eingegebenen Steuerzeichen bezeichnete Bei anderen Ausführungsformen können vorprogrammierte binäre Daten in einem Festwertspeicher (ROM) untergebracht und an die Stelle des RAM-Speichers in solchen Fällen gesetzt werden, daß die Daten keine Veränderung benötigen, wie in Ausbildungs-Anwendungsfällen. Dies würde die Forderung nach der Tastatur, den Anschlüssen, den Multiplexer und den Mikroprozessor eliminieren (sofern die Zähler modifiziert würden, um die Vertikal-Synchronisier- und Austastsignale abzugeben).

Das Zeichen-Datenausgangssignal von dem RAM-Speicher wird über die Ausgangsleitung 32 abgegeben; es bildet ein Zeichen-Dateneingangssignal sowohl für den ROM-Zeichengenerator 33 als auch für den begrenzte Zeichen enthaltenden PROM-Speicher 34. Diese Festwertspeicher sind mit Gruppen von Bytes programmiert, die die speziellen Punktmuster von hellen und dunklen Punkten angeben, welche als alphanumerische Zeichen der ASCII-Reihe oder als irgendein graphisches Zeichen von 64 speziellen graphischen Zeichen erkennbar sind, die mit Hilfe des Endgerätes angezeigt werden können. Der Graphik-PROM-Speieher 34 verwendet die sechs Bits niedriger Wertigkeit der Daten von dem RAM-Speicher her, um ein 2x3-Bild bzw. -Muster anstelle des

030065/0733

ASCII-Zeichens darzustellen bzw. anzuzeigen. Diese graphische Eigenschaft kann dadurch visualisiert werden, daß die 9xi6-Zeichenpunktmatrix in sechs rechteckförmige Bereiche einer 2x3-Matrixanordnung aufgeteilt wird. Eines der für die graphischen Zeichen benutzten sechs niederwert igen Bits ist dem jeweiligen Rechteck zugeordnet. Wenn ein bestimmtes Bit vorhanden bzw. 1 ist, dann wird sein entsprechendes Rechteck auf dem Anzeigeschirm mittels eines Punktmuster-Ausgangssignals von dem Graphik-Schieberegister 22 zum Leuchten gebracht, was dem Aufleuchten sämtlicher Punkte in der 9x16-Punktmatrix innerhalb des betreffenden zum Aufleuchten zu bringenden besonderen Rechtecks entspricht. Sowohl der ROM-Zeichengenerator 33 als auch der für begrenzte graphische Zeichen vorgesehene PROM-Speicher 34 geben ausgangsseitig ein Punkt-Zeilen-Byte in Parallelform auf das Auftreten von Zeichendaten hin ab, die ihren entsprechenden Eingängen zugeführt werden. Die ersten drei Bits des Vertikal-Adreßzähler-Ausgangssignals werden von diesen Speichern dazu herangezogen zu bestimmen, welche Zeile von Punkten in der vertikalen Richtung der Matrix aufzusuchen ist und als Punkt-Zeilenausgangssignal abzugeben ist. DiesesPunkt-Zeilen-Byte wird dem Zeichen-Schieberegister und dem Graphik-Schieberegister im Parallelformat zugeführt und aus den betreffenden Registern seriell mit einer Schieberate von einem Punkt je Taktperiode herausgeschoben.

Durch Aktivieren eines Tristate-Puffers 35, der drei verschiedene Zustände einzunehmen vermag, und zwar durch das auf der Leitung 115 auftretende Signal Memro, können die Ausgangs-Zeichendaten des '^; RAM-Speicheis von dem Parallelanschluß 11 über das Ausgaberegister 36 und an den Mikroprozessor 14 über die Datenbusleitung 13 zum Zwecke der Übertragung durch den Modem 10 abgegeben werden. Das Memro-Signal wird durch de» Mikroprozessor 14 gesteuert, wie dies aus Fig. 5 ersichtlich ist.

030068/0733

Der Bild- bzw. Videogenerator 23 kombiniert die von dem ROM-Zeichengenerator 33 oder von dem begrenzte graphische Zeichen bereitstellenden PROM-Speicher 34 aufgenommene Bildinformation mit den Horizontal- und Vertikal-Synchronisiersignalen sowie den Austastsignalen unter Bildung des auf der Leitung 136 für den Fernsehempfänger auftretenden BildsignalgemischsVout. Das Vout-Signal beträgt etwa 2V für die weiße Information und 0,75 V für die schwarze Information, wobei die Synchronisierinformation bei Verwendung einer Negativ-Synchronisation auf den Null-V-Pegel abfällt. Wird mit positiver Synchronisation gearbeitet, so sind die Größenordnungen umgekehrt. Dies bedeutet, daß das Synchronisiersignal +5 V beträgt und daß das Weiß-Signal etwa 0,75 V beträgt. Das Ausgangssignal des Videogenerators wird dem Bildverstärker des für die Wiedergabe verwendeten Fernsehgerätes zugeführt.

In Fig. 4 sind Einzelheiten bezüglich des Betriebs der Verknüpfungsanordnung des Videogenerators 23 und des ROM-Zeichengenerators 33 veranschaulicht. Um ein besseres Verständnis zu erzielen, ist eine detailliertere Erläuterung des Fernsehbildes erforderlich. Das Raster irgendeines Fernsehbildes besteht aus einer Vielzahl von parallel zueinander in horizontaler Richtung verlaufenden Zeilen, die mittels eines Elektronenstrahls auf den Bildschirm geschrieben werden. Die Intensität dieses Strahls wird dabei verändert, um kleine, an dem Schirm befestigte Leuchtstoffpunkte mittels des auftreffenden Elektronenstrahls zur Abgabe von Licht zu veranlassen, dessen Intensität dabei proportional der Intensität des Elektronenstrahls ist. Wenn der Strahl über den Anzeigeschirm abgelenkt wird, wird eine Zeile von aufleuchtenden Leuchtstoffteilchen mit sich ändernden Helligkeitsstufen bzw. Schattierungen von schwarz und weiß gebildet.

Bei der Anwendung in einem Rechner-Endgerät besteht das

030ÖGS/0733

Interesse darin, einige wenige Zeilen von Zeichen auf dem Schirm anzuzeigen. Zu diesem Zweck muß jedes Zeichen in eine Matrix aus hellen und dunklen Punkten in einem von der Bedienperson als das gewünschte Zeichen erkennbaren Muster aufgeteilt werden. Bei der hier beschriebenen bevorzugten Ausfüh_xungsform weist die Punktmatrix eine Breite von 9 Punkten und eine Höhe von 16 Punktzeilen auf. Dabei werden 64 dieser Punktmatrizen oder Zeichen je Zeile der auf dem Anzeigeschirm wiedergegebenen Zeichen dargestellt. Eine Zeile von Zeichen erfordert dabei 16 Horizontal-Zeilen, und zwar eine je Punktzeile innerhalb der jeweiligen Zeichen-Punktmatrix.

Die Taktfrequenz beträgt 12,6 MHz; sie weist eine Periode von einer Punktzeit oder 80 ns auf, was eine Gesamt-Zeichenanzeigezeit von 720 ns ergibt. Die Periode einer Zeile beträgt somit 64 MikroSekunden, von denen 57 Mikrosekunden für die Ausführung einer Ablenkung von links nach rechts benötigt werden und von denen sieben Mikrosekunden für die Rückkehr zur linken Seite des Anzeigeschirms benötigt werden. Der Punkt muß für den Rücklauf bzw. die Rückführung ausgeschaltet sein und zur Erzeugung von leeren linken und rechten Rändern auf jeder Seite des angezeigten Textes. Diesem Zweck dient das auf der Leitung 65 auftretende Nline-Aktivitätssignal. Um sicherzustellen, daß ein ausreichender Rand links und rechts der Anzeige vorhanden ist, werden tatsächlich lediglich 48 Mikrosekunden der 57 Mikrosekunden betragenden Ablenkzeit für die Zeichenanzeige benutzt. Aus Fig. 6 geht dabei hervor, daß das Nline-Aktivitätssignal durch das Bit HC64 von dem Horizontal-Adreßzähler 22 her gesteuert wird. Dieser Zähler wird in seiner Zählerstellung einmal je Zeichenanzeigezeit durch das auf der Leitung 23 auftretende Signal Advhosp weitergeschaltet. Wenn eine Zählerstellung von 64 erreicht ist, nimmt das Signal HC64 einen hohen Pegel an. Dadurch wird das Flipflop 138 zurückgesetzt, wodurch das Nline-Aktivitäts-

030065/0733

signal einen hohen Pegel annimmt. Dadurch wird die Leitung 50 geerdet, wodurch der Anzeigeschirm solange abgedunkelt wird, bis das Signal HC64 wieder einen niedrigen Pegel annimmt. Wenn eine Zählerstellung von 72 erreicht ist, erzeugt das Verknüpfungsglied 139 gemäß Fig. 4B das Signal $Load auf der Leitung 86, wodurch das Flipflop 140 gelöscht wird. Das daraufhin mit niedrigem Pegel auf der Leitung 79 auftretende Signal NHsysnc gelangt durch die Verknüpfungsglieder 88 und 90 gemäß Fig. 4A und 4B und führt zur Erdung des Signals Vout auf der Leitung 136, und zwar durch das auf der Leitung 81 auftretende Sync-Signal, Das Flipflop 14O wird dann gesetzt, wenn die auf den Leitungen 141 und 142 auftretenden Bits HC16 bzw. HC4 mit hohem Pegel auftreten. Bei der Zählerstellung 72 wird der Horizontal-Adreßzähler 22 gemäß Fig. 6 auf eine Zählerstellung von -17 voreingestellt, und zwar durch das auf der Leitung 86 auftretende Signal jSLoad, welches dem Lade-Eingang zugeführt wird. Die "Α-Eingänge sind über fest verdrahtete Leitungen 92 bzw. 93 mit Erde bzw. Masse verbunden. Sämtliche sozusagen "schwimmenden" Eingänge nehmen einen hohen Pegel an oder bleiben auf einem hohen Pegel, wenn das Signal #Load auftritt. Somit verbleibt das Bit HC64 auf hohem Pegel, wodurch das auf der Leitung 65 auftretende Nline-Aktivitätssignal veranlaßt wird, auf hohem Pegel zu verbleiben. Dadurch wird die Abtastung ausgetastet. Der Horizontal-Adreßzähler 22 beginnt dann in Vorwärtsrichtung zu Null hin zu zählen. Bei einer Zählerstellung von -11 nehmen die beiden Signale bzw. Bits HC16 und HC4 auf den Leitungen 141 bzw. 142 gemäß Fig. 4 einen hohen Pegel an, wodurch das Flipflop 140 gesetzt wird. Dadurch steigt das Hsync-Signal an. Wenn die Zählerstellung Null erreicht ist, nimmt das Signal HC64 einen niedrigen Pegel an, wodurch das auf der Leitung 65 auftretende Nline-Aktivitätssignal abgesenkt wird. Dadurch wird die Anzeige ermöglicht bzw. freigegeben.

030065/0733

·3<ι·

Das Fernsehbild besteht aus 262 1/2 parallel zueinander verlaufenden Horizontal-Zeilen, die mit einer Frequenz von 30 Bildern pro Sekunde gezeichnet werden. Dabei wird das Zeilensprungverfahren angewandt. Demgemäß bedeutet eine Frequenz von 30 Bildern pro Sekunde, daß 60 Halbbilder ^e Sekunde geschrieben werden, wobei jedes Halbbild aus 262 1/2 Zeilen besteht. Das nächste Halbbild mit 262 1/2 Zeilen ist zwischen die Zeilen des zuvor geschriebenen Halbbildes eingefügt. Mit 525 Zeilen pro Bild und 30 Vollbildern pro Sekunde beträgt die Fernseh-Zeilenablenkfrequenz 15 750 Zeilen pro Sekunde. Die Vertikal- bzw. Bildablenkfrequenz beträgt somit 60 Halbbilder pro Sekunde.

Die beiden Fernseh-Ablenkoszillatoren, nämlich der Horizontal- bzw. Zeilenablenkoszillator und der Vertikal- bzw. Bildablenkoszillator, müssen mit den von dem RAM-Speicher her anzuzeigenden Zeichendaten synchronisiert bzw. eingerastet sein, um ein erkennbares Bild zu liefern. Um diese Synchronisation herzustellen und um an der Oberseite und an der Unterseite sowie auf der linken Seite und der rechten Seite der 24 Zeilen des wiedergegebenen Textes Leerränder hervorzurufen, müssen vier Signale gebildet werden. Die Synchronisation des Zeilenablenkoszillators wird mittels des über die Leitung 79 übertragenen Hsync-Signals bewirkt, und die Synchronisation des Bildablenkoszillators wird durch das auf der Leitung 78 auftretende Vertikal-Synchronisiersignal bewirkt. Die Austastung der Bildinformation von der rechten Seite des letzten Zeichens innerhalb einer Zeile des Textes bis zur Rückführung und bis zum ersten Zeichen der nächsten Zeile wird durch das auf der Leitung 65 auftretende Nline-Aktivitätssignal bewirkt. Das auf der Leitung 66 auftretende Austastsignal bewirkt das Austasten von der rechten Seite des letzten Zeichens der letzten Zeile der 24 Zeilen des Textes über das Zeichnen des unteren Leerrandes, des Vertikal-Rücklaufs und des Zeichnens des oberen Randes bis zum ersten

030US5/0733

Zeichen der ersten Zeile des Textes des nächsten Bildes.

Der Horizontal-Adreßzähler 22, der Vertikal-Adreßzähler land der Mikroprozessor 14 erzeugen diese vier Synchronisations- und Austastsignale. Der Horizontal-Adreßzähler zählt je Zeile 89 Zeichen-Anzeigeperioden und bewirkt, daß das Nline-Aktivitätssignal das Bildsignal links und rechts der in der jeweiligen Textzeile dargestellten 64 Zeichen austastet. Der Horizontal-Adreßzähler veranlaßt außerdem die Erzeugung des Hsync-Signals am Ende der jeweiligen Zeile.

Das auf der Leitung 79 gemäß Fig. 6 auftretende Nhsync-Signal steuert den Vertikal-Adreßzähler 26 am ÜP-Zähleingang. Dieser Zähler liefert die Vertikal-Adressendaten für die zu schreibende Zeile. Diese Vertikal-Adresse wird von dem RAM-Speicher 25 bezüglich des Zugriffs zu dem anzuzeigenden Zeichen benutzt. Das erste Bit des Ausgangssignals, das ist das Bit VSR-A, wird dazu herangezogen, das Unterbrechungs-Flipflop 169 gemäß Fig. 9 zu setzen. Dieses Flipflop sendet ein Signal NINTB an den Eingang Intrea des Mikroprozessors 14 auf jeden positiven Impuls oder auf jedes mit hohem Pegel auftretende Signal VSR-A hin aus. Da das Signal VSR-A mit jedem Signal Nhsync umschaltet, wird der Mikroprozessor 14 jede zweite Zeile in jedem Halbbild unterbrochen.

Die Vertikal-Synchronisiersignale und die Austastsignale werden durch den Mikroprozessor 14 dadurch gesteuert, daß die Vertikal-Synchronisierbits und die Austastbits des Video-Statusregisters 30 gemäß Fig. 4 gesetzt oder zurückgesetzt werden. Der Mikroprozessor entscheidet, wann das Vertikal-Synchronisierbit und das Austastbit ein- bzw. auszuschalten ist, indem die Unterbrechungen gezählt werden. Zu diesem Zweck werden ^/ier Subroutinen benutzt,

030065/0733

. 36·

die bei unterschiedlicher Unterbrechungs-Zählerstellung gestartet werden. Eine Routine schaltet dabei den Anzeige schirm für den Beginn der Anzeige ein. Zunächst wird dazu der Vertikal-Adreßzähler mit der Adresse der ersten anzuzeigenden Zeile geladen. Durch die Steuerung dieser Adresse kann entweder ein Durchlaufbetrieb oder ein Seitenbetrieb bei der Anzeige erfolgen. Die Routine lädt dann ein Internregister in dem Mikroprozessor 14, welches Register dazu herangezogen wird, die Unterbrechungs-Zählerstellung mit derjenigen Zählerstellung zu erfassen, bei der in die nächste Subroutine einzutreten ist. Dieses Internregister wird mit jeder Unterbrechung im Inhalt verringert, bis die Zählerstellung Null erreicht ist. Zu diesem Zeitpunkt wird in die nächste Subroutine ein- . getreten. Schließlich beginnt die Routine die Anzeige, indem das Austastsignal ausgeschaltet wird. Dadurch wird dem Verknüpfungsglied 77 ermöglicht, die Verknüpfungsanordnungs-Ausgangsleitung 50 freizugeben, wodurch die Bildung einer Bildinformation auf der Vout-Leitung 136 ermöglicht ist. Die 24 Textzeilen werden dann angezeigt, wobei mit jeder Unterbrechung die Internregister-Unterbrechungszählerstellung verringert wird.

Das Austastsignal muß am Ende der letzten Textzeile wieder eingeschaltet werden. Diese Aufgabe führt eine zweite Subroutine aus, in die eingetreten wird, wenn das Unterbrechungsregister eine Zählerstellung von Null erreicht. Außerdem wird dadurch die Zählerstellung des Unterbrechungs-Registers auf eine andere Zählerstellung zurückgesetzt, so daß in eine dritte Subroutine eingetreten wird, nachdem die letzte Zeile des Halbbildes beschrieben worden ist. Schließlich wird überprüft um festzustellen, ob das geschriebene Halbbild ein geradzahliges oder ungeradzahliges Teilbild ist. Ferner wird das Bit VSR-EVN des Video-Statusregisters 30 gemäß Fig. 4A gesetzt.

030065/0733

• «ir·

Die dritte Subroutine erfüllt die Funktion des Einschaltens des Vertikal-Synchronisierbits (wobei Einschalten die Überführung in den Zustand niedrigen Pegels bedeutet), um den Vertikal-Kücklauf des Elektronenstrahls von der Unterseite zur Oberseite des Anzeigeschirmes zu bewirken. Das auf der Leitung 78 gemäß Fig. 4 auftretende Vertikal-Synchronisiersignal bewirkt über die Verknüpfungsglieder 88 und 90, daß auf der Vout-Leitung 136 Masse- bzw. Erdpotential auftritt. Der Mikroprozessor hält das Vertikal-Synchronisierbit während dreier Unterbrechungen aufrecht bzw. eingeschaltet, indem die Unterbrechungs-Zählerstellung des Internregisters auf 3 eingestellt wird. Damit wird zur vierten Subroutine drei Unterbrechungen später eingetreten, wodurch das Vertikal-Synchronisierbit abgeschaltet wird. Da das Zeilensprungverfahren benutzt wird, muß das Vertikal-Synchronisiersignal in der Mitte der letzten Zeile jedes zweiten Halbbildes getriggert werden. Die dritte Subroutine erfüllt dabei die Funktion dieser Verzögerung, und zwar in Abhängigkeit davon, ob das Teilbild ein geradzahliges oder ungeradzahliges Teilbild ist, was durch die zweite Subroutine bestimmt worden ist.

Die vierte Subroutine dient dazu, das Vertikal-Synchronisierbit an der Oberseite des neuen Halbbildes abzuschalten. Außerdem setzt die betreffende Subroutine das Unterbrechungs-Zählregister in die Zählerstellung, die erforderlich ist, um zu der ersten Subroutine hin zu verzweigen, damit das Austastsignal zu Beginn der ersten Zeile des Textes abgeschaltet wird und ein oberer Rand aus Leerzeilen gebildet wird. Die betreffende Subroutine schaltet auch ein internes Abtastbit um, wodurch der Abtastungstyp von einem geradzahligen Teilbild zu einem ungeradzahligen Teilbild oder von einem ungeradzahligen Teilbild zu einem geradzahligen Teilbild gewechselt wird. Diese vier Subroutinen werden jeweils während eines Halbbildes ausgeführt;

030065/0733

. 38·

sie dienen lediglich zur Veranschaulichung des bei der bevorzugten Ausf uhrungsform benutzten Prinzips. Andere Programme können verwendet werden, oder der Mikroprozessor kann bei einigen Ausführungsformen gänzlich weggelassen bzw. eliminiert werden.

Wie oben bereits ausgeführt, umfaßt jede der 24 Textzeilen von pro Bild dargestellten Zeichen 16 horizontale Punktzeilen. Vier dieser 16 Zeilen, und zwar zwei an der Oberseite und zwei an der Unterseite, werden in den in dem ROM-Zeichengenerator 33 gespeicherten vorprogrammierten Matrizen leergelassenjdie vier Leerzeilen von Punkten wirken als Zwischenräume zwischen den Textzeilen. Insgesamt werden 384 Zeilen des Bildes für die 24 Textzeilen benutzt,, Die übrigen verfügbaren Zeilen werden als oberer Rand und unterer Rand verwendet.

Das Ausgangssignal der Taktschaltung 19, d„h. das auf der Leitung 20 auftretende Signal #C wird dem Zeichenschieberegister 21 und dem Graphik-Schieberegister 22 gemäß Fig. 4A zugeführt. Der Zeichengenerator 33 lädt das Zeichenschieberegister 21 im Parallelformat mit sieben Bits, die kennzeichnend sind für eine Horizontal-Zeile der Punktmatrix des anzuzeigenden Zeichens. Zwei Punkte der Zeile, nämlich ein Punkt auf der linken Seite und ein Punkt auf der rechten Seite, werden für Abstandszwecke leer gelassen (verknüpfungsmäßig O). Diese Bits werden mit einem Bit pro Taktzyklus auf der Leitung 20 als Video- und N-Video-Signale auf den Leitungen 39 und 40 herausgeschoben. Eine ähnliche Situation ergibt sich bezüglich des Graphik-Schieberegisters 22 und bezüglich des Graphik-PROM-Speichers 34 gemäß Fig. 10. Die Graphik-Videoinformation stellt das auf der Leitung 37 gemäß Fig. 10 und 4 auftretende Signal Graf-Vid dar.

030068/0733

- ** - 3023733

.39-

Die Video- bzw. Bildinformation gelangt von den Schieberegistern 21 und 22 zu der Verknüpfungsgliedreihe 38 gemäß Fig. 4B hin. Diese Verknüpfungsgliedreihe kann eine integrierte Schaltung des Typs 74S65 der TTL-Familie und durch eine Vielzahl von UND-ODER-Inverter-Verknüpfungsgliedern gebildet sein. Dabei wird lediglich ein Verknüpfungsglied dieser Verknüpfungsgliedreihe zum jeweiligen Zeitpunkt benutzt, um die Punktmuster-Videoinformation zu dem Fernsehgerät hin abzugeben.

Der Grund, weshalb vier Verknüpfungsglieder dazu benötigt werden, daß die Video-Verknüpfungsfunktion durch die Verknüpfungsgliedreihe 38 ausgeführt wird, besteht darin, eine Anpassung an die Endgerät-Bildumkehrung vorzunehmen und über eine graphische Zusatzmöglichkeit zu verfügen. Jedes Zeichen kann entweder in weißer Form in einem schwarzen Bild oder in schwarzer Form in einem weißen Bild dargestellt werden. Die acht Speicherbits für das jeweilige Zeichen werden dazu herangezogen, die Bildeinstellung zu bestimmen. Das auf der Leitung 41 auftretende Bit MD7 ruft ein schwarzes Bild in einer weißen Anzeige dann hervor, wenn es abgeschaltet ist, und die (von der Tastatur her gesteuerte) graphische Zusatzeinrichtung ist abgeschaltet. Der Status der graphischen Zusatzeinrichtung bzw. der graphischen Auswahl wird durch den Mikroprozessor auf ein Steuerzeichen von der Tastatur her eingestellte Der Mikroprozessor setzt das Angabebit des Video-Statusregisters 30 gemäß Fig. 4A über die Datenbusleitung 13.

Wie aus FIg₀ 4B ersichtlich ist, führen die Verknüpfungsglieder 45 und 46 eingangsseitig zueinander entgegengesetzte Signale, wenn die graphische Zusatzeinrichtung abgeschaltet ist. Dadurch ist das auf der Leitung 37 auftretende Signal Graf-Vid gesperrt, und das auf der Lei-

030065/0733

tung 4θ auftretende Signal Nvideo vermag zu dem Fernsehempfänger hin zu gelangen. Das Bildformat wird mit den Signalen Video und Nvideo umgekehrt. Das Signal Nvideo wird weitergeleitet, wenn die Signale FMD7 und NFMD7 sich im 1-Zustand befinden. Demgegenüber wird das auf der Leitung 39 auftretende Vide·-Signal dann weitergeleitet, wenn die Signale FMD7 und NFMD7 im entgegengesetzten Zustand sind. Die Signale FMD7 und NFMD7 auf den Leitungen 47 bzw. 48 zeigen den Zustand eines Bildumkehrungs-Flipflops 49 an; sie bewirken eine Steuerung dahingehend, ob eine schwarze Anzeige in einem weißen Bild oder eine weiße Anzeige in einem schwarzen Bild erfolgt. Der Zustand dieses Flipflops wird durch den Zustand des auf der Leitung 41 auftretenden Signals MD7 gesteuert (das siebte Bit des im Speicher gespeicherten Zeichenwortes). Ein Steuerzeichen 0 wird von der Tastatur her eingegeben, um das Bildformat umzukehren. Ein Steuerzeichen N wird von der Tastatur eingegeben, um die graphische Zusatzeinrichtung freizugeben.

Aus vorstehendem dürfte ersichtlich sein, daß in Abhängigkeit von den Zuständen des Bildumkehrungs-Flipflops 49 und der graphischen Zusatzsignale auf den Leitungen 42 bzw. 43 verschiedene unterschiedliche Anzeigemöglichkeiten vorhanden sind. Diese Möglichkeiten lassen sich wie folgt zusammenfassen:

MD7 graphische Zusatzeinrichtung Anzeigetyp

aus aus schwarz auf weiß

ein aus weiß auf schwarz

aus ein schwarz auf weiß

ein ein graphische Zusatz

einrichtung

Das Ausgangssignal der Verknüpfungsanordnung bzw. Verknüpfung sgliedreihe 38 tritt auf der Leitung 50 mit hohem Pegel dann auf, wenn der Anzeigeschirm weiß zu

030Ö65/Ö733

• ti-

sein hat; es nimmt einen niedrigen Pegel für einen schwarzen Anzeigeschirm an, und zwar bei negativer Synchronisierung.

Der Zeichengenerator 33 benötigt ein Zeichen-Dateneingangssignal, um die Adresse bereitzustellen, unter der das Punktzeilenbyte aufzufinden ist, welches eine Punktzeile in der Zeichenpunktmatrix umfaßt. Die sieben Bits des ASCII-Codes für das darzustellende Zeichen werden dem Zeichengenerator über die Leitungen 51 bis 57 als Signale MD0 bis 6 gemäß Fig. 4A von dem RAM-Speicher 25 her zugeführt (in Fig. 2 und 3 veranschaulicht). Drei weitere Signale, nämlich die Signale VSRA, B und C, auf den Leitungen 58 bis 60 zuzüglich des auf der Leitung 61 auftretenden Signals VSR-Gerade bilden die Adresse, unter der ein Punktzeilenbyte in der das anzuzeigende Zeichen umfassenden Punktmatrix aufgefunden werden kann. Die Signale VSR A, B und C stellen die ersten drei Bits der Vertikal-Adresse von dem Vertikal-Adreßzähler 26 dar (in Fig. 6 in weiteren Einzelheiten veranschaulicht). Diese drei Bits geben dem Zeichengenerator 33 an, welche Horizontal-Zeile von Punkten von den 16 Punkt-Zeilen in der vertikalen Richtung der Punktmatrix anzuzeigen sind. Die Signale MD0-6 bilden die Adresse mit der Punktmatrix des anzuzeigenden Zeichens; sie stellen die Nachbildung der Vertikal-Adresse dar. Das auf der Leitung 61 auftretende Signal VSR-Gerade zeigt an, welches Halbbild angezeigt wird; das betreffende Signal wird durch das D2-Bit auf der Datenbusleitung 13 von dem Mikroprozessor 14 her gesteuert, der durch die zweite Subroutine bedient wird, wie dies bereits oben erläutert worden ist.

Das Zeichenschieberegister 21 nimmt das im Parallelformat auftretende Punktzeilenbyte von dem Zeichengenerator 33 als Signale Char1-7 auf. Dieses Schieberegister schiebt

030066/0733

das Punktzeilenbyte seriell als Video-Signal bzw. Nvideo-Signal über die Leitungen 39 bzw. 40 gemäß Fig. 4A mit einer Verschieberate von einem Punkt je Zyklus des auf der Leitung 20 auftretenden #C-Signals heraus. Diese Datenbits breiten sich durch die Verknüpfungsanordnung hindurch aus und gelangen zu dem einstellbaren Synchronisiernetzwerk 62 hin.

Das auf der Leitung 65 auftretende Zeilenaktivitätssignal wird Invertern 63 und 64 zugeführt, die offene Kollektorschaltungen aufweisen und durch die der Anzeigeschirm von der rechten Seite des letzten Zeichens in der Textzeile über den Rücklauf und dann nach rechts bis zum ersten Zeichen in der Textzeile abgedunkelt wird. Das auf der Leitung 65 auftretende Zeilenaktivitätssignal wird von dem in Fig. 6 vorgesehenen Zeilenaktivitäts-Flipflop 68 gesteuert, welches seinerseits durch das auf der Leitung 69 auftretende Bit HC64 von dem Horizontal-Adreßzähler 22 her gesteuert wird. Das Zeilenaktivitätssignal tritt mit hohem Pegel auf, wenn das Bit HC64 einen niedrigen Pegel führt.

In entsprechender Weise dient das auf der Leitung 66 auftretende Austastsignal dazu, das Bildausgangssignal von der Verknüpfungsanordnung 38 auf der Leitung 50 auszutasten (d.h. schwarz zu steuern), und zwar vom Ende der letzten Textzeile über den Vertikal-Rücklauf und über den oberen Rand bis zum ersten Zeichen in der ersten Textzeile des nächsten Bildes. Das Austastsignal wird durch den Mikroprozessor 14 über das D1-Bit auf der Datenbusleitung 13 gesteuert.

Das dem Fernsehempfänger über die Leitung 136 zugeführte Bildausgangssignalgemisch Vout ist in Fig. 13 veranschaulicht. Dabei sind die negativen Horizontal-

03CÖ65/0733

Synchronimpulse mit 70, 71, 72, etc. veranschaulicht. Wenn diese Impulse auf Null Volt abfallen, dann veranlaßt der Horizontal-Ablenkgenerator im Fernsehempfänger den Elektronenstrahl, zur linken Seite des Schirms zurückzukehren. Aus Fig. 13 ist die Wirkung des Zeilenaktivitätssignals und des H-Synchronsignals deutlich ersichtlich.Der Punkt 140 entspricht dabei einer Zählerstellung von 72 an den Ausgängen des Horizontal-Adreßzählers 22 gemäß Figo 6. An diesem Punkt wird der Zähler auf eine Zählerstellung von -17 voreingestellt, wie dies oben bereits erläutert worden ist. Der Punkt 141 gemäß Fig. 13 kennzeichnet den Zeitpunkt, zu dem der Horizontal-Adreßzähler 22 eine Zählerstellung von -11 erreicht. Dabei wird das Flipflop gemäß Fig. 4B zurückgesetzt. Der Punkt 142 kennzeichnet eine Null-Zählerstellung sowie das Setzen des Zeilenaktivitäts-Flipflops 138 gemäß Fig. 6. Die Zeitspanne zwischen den Zeitpunkten 141 und 142 stellt die Zeitspanne dar, während der das auf der Leitung 65 gemäß Fig. 6 auftretende N-Zeilenaktivitätssignal mit hohem Pegel auftritt, wodurch die Leitung 50 gemäß Fig. 4 geerdet bzw. auf Massepotential gebracht und der Anzeigeschirm ausgetastet bzw. leergetastet wird. Die Zeitspanne vom Zeitpunkt 142 zum Zeitpunkt 143 gemäß Fig. gibt die Bildinformation des angezeigten Punktmusters wieder. Der Punkt 143 veranschaulicht den Zeitpunkt, zu dem eine Zählerstellung von 64 durch den Horizontal-Adreßzähler 22 erreicht wird und zu dem das N-Zeilenaktivitätssignal (NLine-Active) ansteigt. Die resultierende Erdung der Leitung 50 führt dazu, daß das Bildsignal wieder schwarz wird, und zwar bis der Horizontal-Adreßzähler die Zählerstellung 9 zum Zeitpunkt 144 erreicht. Aus vorstehendem dürfte ersichtlich sein, daß das N-Zeilenaktivitätssignal dafür verantwortlich ist, daß die Ränder auf der linken aüite und der rechten Seite der Anzeige erzeugt we. den.

030066/6733

3023733

Die Ränder an der Oberseite und an der Unterseite der Anzeige werden durch das auf der Leitung 66 gemäß Fig. auftretende Austastsignal erzeugt. Gemäß Fig. 13 markiert der Punkt 145 das Ende der letzten Textzeile. Zu diesem Zeitpunkt wird das Austastsignal durch den Mikroprozessor 14 eingeschaltet, wobei das Auslöseereignis die Übertragung des Η-Synchronsignals am Ende der letzten Textzeile in dem Halbbild zum Zeitpunkt 146 ist. Dabei werden mehrere Horizontal-Leerzeilen unterhalb der letzten Textzeile geschrieben, während das Austastsignal eingeschaltet ist, bis der Mikroprozessor 14 genügend H-Synchronsignale gezählt hat, um anzuzeigen, daß die letzte Zeile in dem Halbbild geschrieben worden ist bzw. daß der letzten Zeile nachgelaufen worden ist. Zum Zeitpunkt 147 setzt der Mikroprozessor 14 das Vertikal-Synchronisierbit über die Datenbusleitung 13. Der Mikroprozessor 14 ist so programmiert, daß das Vertikal-Synchronsignal für zumindest drei Horizontal-Zeilenperioden festgehalten wird, so daß die interne Schaltungsanordnung des Fernsehgeräts unterscheiden kann zwischen Vertikal- und Horizontal-Synchronisationssignalen. Zum Zeitpunkt 148 wird das Vertikal-Synchronsignal durch den Mikroprozessor 14 abgeschaltet, und ein Horizontal-Schreibvorgang erfolgt von neuem. Das Austastsignal ist jedoch stets eingeschaltet, so daß die geschriebenen Horizontal-Zeilen ausgetastet bzw. Leerzeilen sind. Auf diese Art und Weise wird ein oberer Rand gebildet. Zum Zeitpunkt 149 wird das Austastsignal abgeschaltet, und die Zeichenanzeige für das nächste Halbbild beginnt. Der Mikroprozessor 14 ist so programmiert, daß der Zeitpunkt 147 um die Dauer einer halben Horizontal-Zeilenabtastung je zweites Halbbild verzögert wird. Auf diese Weise tritt ein Vertikal-Rücklauf in der Mitte der letzten Zeile jedes zweiten Halbbildes auf, wodurch der Elektronenstrahl zur Mitte der ersten Zeile zurückgeführt wird. Auf diese Weise wird ein Zeilensprungver-

030065/0733

3022793

fahren erzielt, da die Mitte der "Horizontal"-Zeile
unterhalb des linken Endes der betreffenden Zeile
liegt, und zwar um eine Größe, die gleich der Hälfte des Zeilenabfalls ist.

Der Bild- bzw. Videodatenteil des Signals Vout erreicht seinen am stärksten positiven Punkt, während sämtliche eingangsseitigen Verknüpfungsglieder der Verknüpfungsanordnung 38 gesperrt sind. Der in Fig. 4A dargestellte Widerstand 73 dient als Potentialanhebewiderstand für die einen offenen Kollektor aufweisenden Verknüpfungsglieder der Verknüpfungsanordnung 38. Der hohe Spannungspegel des Signals Vout wird durch einen Spannungsteiler gesteuert, der durch einen 2K Ohm-Widerstand 74 in Reihe mit Potentiometern 75 und 76 gebildet ist₀ Wenn irgendeines der Verknüpfungsglieder der Verknüpfungsanordnung oder des Leitungs-Aktivitäts-Verknüpfungsgliedes 63 oder des Austast-Verknüpfungsgliedes 77 freigegeben ist, dann wird die Leitung 50 geerdet. Das Vout-Potential bildet sich dann lediglich an dem Potentiometer 75 des zuvor erwähnten Spannungsteilers aus, wodurch das Signal Vout auf einen niedrigen Spannungspegel absinkt. Wenn entweder das auf der Leitung 78 auftretende Vertikal-Synchronsignal oder das auf der Leitung 79 auftretende NH-Synchronsignal freigegeben ist (d.h₀ mit niedrigem Pegel auftritt), dann befindet sich das auf der Leitung 80 auftretende Vid-Synchronsignal im Verknüpfungszustand 1, wodurch das auf der Leitung 81 auftretende Synchronsignal bewirkt, daß das Signal Vout mit Massebzw. Erdpotential auftritt.

Das einstellbare Synchronisiernetzwerk 62 ermöglicht solche Veränderungen in der Endgerätschaltung vorzunehmen, daß das Endgerät mit Fernsehgeräten kompatibel ist, die mit positiver Synchronisierung arbeiten. Die

030065/0733

Synchronimpulse bei mit positiver Synchronisierung arbeitenden Fernsehgeräten steigen auf einen positiven Pegel von +5V an, während der Schwarzpegel der nächsthöchste Pegel (etwa 2,75V) ist. Demgegenüber ist der Weißpegel der niedrigste Pegel (er beträgt etwa 0,75V). Das einstellbare Synchronisiernetzwerk 62 liefert Lichtflecke bzw. Elemente zur Herstellung geeigneter Schnitte und fügt geeignete Verbindungsstellen bzw. Überbrückungen ein, so daß Inverter hinzugefügt werden können, um sowohl die auf der Leitung 50 auftretende Videoinformation als auch die auf der Leitung 89 auftretende Synchronisierinformation zu invertieren, so daß das obige Spannungsschema erhalten werden kann.

In Fig. 2 und 3 ist ein Verknüpfungsdiagramm der RAM-Speichereinrichtung 25 veranschaulicht. Die zum Abspeichern des eintreffenden Zeichens oder zum Wiederauffinden des anzuzeigenden Zeichens dienende Adresse wird über die Adresseneingabeleitungen 82 (MA1-MA10) von einem zwei Eingangsleitungen und eine Ausgangsleitung aufweisenden Multiplexer 27 abgegeben (der in Fig. 6 im einzelnen veranschaulicht ist). Dieser Multiplexer dient dazu, unter der Steuerung des Mikroprozessors 14, und zwar durch das ISW-Signal gemäß Fig. 1 und 5,eine Auswahl dahingehend zu treffen, welche Reihe von Eingangssignalen zu seinen Ausgangsleitungen hin durchgeschaltet wird. In Fig. 6 sind die Horizontal-Adreßzähler-Ausgangsleitungen 29 (HC1, HC2, HC4, HC8, HC16, HC32, HC64) und die Vertikal- Adreßzähler-Ausgangsleitung 30 (VSR-D, VSR2, VSR4 und VSR8) als mit den beiden Reihen von Eingängen des Multiplexers 27 zu verbindende Leitungen veranschaulicht.

Das in dem RAM-Speicher 25 zu speichernde Zeichen tritt auf den Leitungen DBO-7 gemäß Fig. 2 und 3 von dem Tristate-Puffer 83 her auf (der in Fig. 7 im einzelnen

030066/Ö733

~f- 3022733

veranschaulicht ist). Das anzuzeigende Zeichen verläßt den RAM-Speicher über die Leitungen MDO-7 und gelangt zu dem ROM-Zeichengenerator 33 gemäß Fig. 4A bzw. zu dem begrenzte graphische Zeichen enthaltenden PROM-Speicher 37 gemäß Fig. 10 hin.

In Fig. 6 sind in einem detaillierten Verknüpfungsdiagramm der Horizontal-Adreßzähler 22 und der Vertikal-Adreßzähler 26 veranschaulicht. Der Horizontal-Adreßzähler 22 wird dazu herangezogen, die Signalperioden des Advhosp-Signals zu zählen, um die Horizontal-Adresse des angezeigten Zeichens zu erfassen und um die Horizontalsynchronisierung sowie die Austastung zu steuern. Zwischen den Zählerstellungen 0 und 64 erfolgt ein Zugriff zu Jedem Zeichen in der darzustellenden Textzeile in bzw. aus dem RAM-Speicher,, Der Horizontal-Adreßzähler 22 wird um eins je angezeigtes Zeichen weitergeschaltet, und zwar mittels des auf der Leitung 23 auftretenden Advhosp-Signals. Wenn der Zähler eine Zählerstellung von 72 erreicht (HC64 und HC8), wird das Hsync-Kennzeichen 79 gemäß Fig. 4 durch das ^Load-Signal 86 von dem NAND-87 gemäß Fig. 4 gesetzt.

Jeder Hsync-Impuls schaltet den Vertikal-Adreßzähler 26 durch das auf der Leitung 79 auftretende Nhsync-Signal um 1 weiter. Die ersten drei Bits des Ausgangssignals, nämlich die Bits VSR A, B und C, werden über die Leitungen 58 bis 60 an den ROM-Zeichengenerator 33 abgegeben. Die Ausgangsbits VSR1, 2, 4, 8 und 16 bilden die Vertikal-Adresse der Zeile, die geschrieben wird bzw. der nachgelaufen wird.

In Fig. 5 ist ein detailliertes Verknüpfungsdiagramm der 12,5-MHz-Taktschaltung 19 gezeigt. Wie veranschaulicht, dienen die Verknüpfungssignale des eine Untersetzung um vornehmenden Zählers 21 und einige Steuerverknüpfungsglieder, welche verschiedene Signale von dem Mikroprozessor

030065/0733

3022733

verknüpfen, da_2u, verschiedene Steuersignale zu erzeugen, welche zur Steuerung der verschiedenen Tristate-Puffer, Statusregister, Zähler und Speicher in dem System verwendet werden.

Das auf der Leitung 31 auftretende Signal ISW veranlaßt den Multiplexer 27, die "A"-Eingänge zu den Ausgangsleitungen 82 durchzuschalten, wenn das betreffende Signal einen niedrigen Pegel führte Demgegenüber werden die »B"-Eingänge zu den Ausgängen hinjdurchgeschaltet, wenn das betreffende Signal einen hohen Pegel führt. Die "A"-Eingänge sind mit den Ausgängen des Horizontal-Adreßzählers und des Vertikal-Adreßzählers verbunden, und die "B"-Eingänge sind mit der Adreßbusleitung 15 verbunden, W.ie dies in Fig. 6 veranschaulicht ist» Gemäß " Fig. 5 stellt das auf der Leigung 31 auftretende Signal ISW das Ausgangssignal des NAND-Gliedes 150 dar, welches eingangsseitig an den Ausgängen "5^M und "6" eines vier Eingangsleitungen und 10 Ausgangsleitungen aufweisenden Decoders 151 angeschlossen ist. Der Ausgang "5" nimmt dann einen niedrigen Pegel an, wenn ein Binärsignal 5 an den Eingängen 152 auftritt. Entsprechendes gilt für das Ausgangssignal bzw. den Ausgang "6". Die Ausgänge des Decoders 151 führen normalerweise einen hohen Pegel. Das Signal ISW führt einen hohen Pegel lediglich dann, wenn die Bits A10-A12 und das auf der Leitung 153 von dem Mikroprozessor 14 her auftretende Signal MI/0 entweder eine binäre 5 oder eine binäre 6 bilden, wodurch angezeigt wird, daß der Mikroprozessor 14 in den RAM-Speicher 25 einzuschreiben wünscht. Das Signal MI/O ist ein Steuerausgangssignal von dem Mikroprozessor 14, welches eine Anzeige darüber liefert, ob die gegenwärtige Operation des Mikroprozessors auf den Speicher Bezug nimmt oder eine Eingabe/Ausgabe (1/0)-Operation ist.

030065/073

3022733

Das auf der Leitung 135 auftretende Signal ,#MEM dient als Lese/Schreib-Steuersignal für den RAM-Speicher Wenn dieses Signal mit hohem Pegel auftritt, liest der RAM-Speicher Daten an seinen Dateneingängen DB0-DB7 gemäß Fig. 2 und 3 und speichert sie unter der Adresse ab, die an seinen Adreßeingängen MA1-MA1O spezifiziert ist. Wenn das Signal #Mem mit niedrigem Pegel auftritt, schreibt der RAM-Speicher die Daten, die an dem Speicherplatz gespeichert sind, welcher an seinen Adresseneingängen spezifiziert ist, auf seinen Datenausgabeleitungen MD0-MD7. Das Signal #Mem nimmt lediglich dann einen niedrigen Pegel an, wenn das Signal ISW einen hohen Pegel führt und wenn das auf der Leitung 153 auftretende Signal #WRP einen hohen Pegel führt. Das Signal 0WRP führt lediglich dann einen niedrigen Pegel, wenn das Lese/Schreibsignal R/W auf der Leitung 154, das WRP-Signal auf der Leitung 155 und das auf der Leitung auftretende Signal OPREQ mit niedrigem Pegel auftreten. Das R/W-Signal von dem Mikroprozessor 14 her tritt dann mit niedrigem Pegel auf, wenn der Mikroprozessor Daten von der Datenbusleitung 13 her zu lesen wünscht. Das WRP-Signal von dem Mikroprozessor 14 her tritt normalerweise mit niedrigem Pegel auf; es tritt als positiver Impuls lediglich dann auf, wenn eine Schreiboperation ausgeführt wird. Das Signal OPREQ tritt zu allen Zeitpunkten mit Ausnahme des Zeitpunktes mit niedrigem Pegel auf, zu dem der Mikroprozessor 14 externe Einrichtungen darüber zu informieren wünscht, daß sämtliche Adressen-, Daten- und Steuersignale an seinen Anschlüssen gültig sind. Damit dürfte klar sein, daß das ISW-Signal als Signal mit hohem Pegel dazu führt, daß das Signal #WRP über das NAND-Glied 157 zu dem Signal #Mem wird. Wenn die Signale WRP, OPREQ und R/W alle mit hohem Pegel auftreten, führt der Mikroprozessor 14 eine Schreiboperation unter der auf der Adreßb»sleitung 15 spezifizierten Adresse aus. Das mit

030066/0733

niedrigem Pegel auftretende Signal #WRP bewirkt, daß das Signal #Mem mit hohem Pegel auftritt. Dadurch wird der RAM-Speicher 25 veranlaßt, die Zeichendaten auf den Leitungen DB0-DB7 (Datenbusleitung 13) aufzunehmen und die betreffenden Zeichendaten unter der Adresse abzuspeichern, die auf den Leitungen MA1-MA1O spezifiziert ist. Die Eigenschaften der anderen Steuersignale gemäß Fig. 5 dürften unter Berücksichtigung des Systembe.triebs und in Verbindung mit der Information der Steuersignale bezüglich des Mikroprozessors des Typs 2650 der Firma Signetics verständlich sein, wie er in Publikationen der Firma Signetics veröffentlicht worden ist. An dieser Stelle sei ferner auf das "TTL-Datenbook" zweite Auflage, der Firma Texas Instruments hingewiesen, in dem elektrische Daten und die Stiftbelegungen der verschiedenen TTL-Chips des Systems angegeben sind.

Die Taktschaltung 19 verwendet zwei Verknüpfungsglieder 158 und 159) die im aktiven Bereich bei dem Schwellwert durch die Widerstände 16O bis 162 vorgespannt sind. Ein Quarz 163 wirkt als Reihenresonanzkreis, der als Rückkopplungsweg vom Ausgang des Verknüpfungsgliedes 158 zum Eingang des Verknüpfungsgliedes 159 dient und der das Auftreten einer Schwingung mit der Resonanzfrequenz bewirkt. Das Ausgangssignal $C tritt auf der Leitung 20 auf und wird durch den eine Untersetzung um 9 vornehmenden Zähler 21 auf ein mit niedriger Frequenz auftretendes Signal Advhosp untersetzt. Das auf der Leitung 23 auftretende Signal Advhosp tritt in jeder neunten Periode des #C-Signals auf. Das Advhosp-Signal wird dem "C"-Eingang des Zählers zugeführt, so daß das Signal Advhosp in der Mitte der Zählerstellung von 0 bis 9 auftritt. Dies ist erforderlich, so daß der Horizontal-Adreßzähler 22 gemäß Fig. 6 die Horizontal-Adreßzählerstellung ändert, während die letzte Horizontal-

030065/0733

Adresse die Ausbreitling von Zeichendaten von dem RAM-Speicher 25 durch den ROM-Zeichengenerator 33 zu dem
Zeichenschieberegister 164 hin bewirkt.

Es dauert dabei einige wenige 100 Nanosekunden, um Zugriff zu den Zeichendaten aus dem RAM-Speicher 25 zu erhalten und um zu dem Punktmuster von dem Zeichengenerator 33 oder dem graphische Zeichen enthaltenden PROM-Speicher 34 zuzugreifen. Deshalb sollten das Parallel-Ladekommando auf der Leitung 168 gemäß Fig. 4 und 10 für das Zeichenschieberegister 21 und das Graphik-Schieberegister 22 von dem Zeitpunkt aus ein wenig verzögert werden, zu dem die Adresse des anzuzeigenden Zeichens dem RAM-Speicher zugeführt wird. Um diese Verzögerung hervorzurufen, wird das Verschiebe-Ladesignal Shift-Load von dem auf der Leitung 167 gemäß Fig. 5 auftretenden Signal WCR abgeleitet. Das Signal WCR ist durch einen Impuls mit einer Dauer von einer Taktperiode gebildet, der dann auftritt, wenn der eine Untersetzung um 9 vornehmende Zähler 21 die Zählerstellung 9 erreicht. Das Signal WCR setzt den eine Untersetzung um 'neun vornehmenden Zähler zurück und bewirkt das Laden des Zeichen-Schieberegisters und des Graphik-Schieberegisters dadurch, daß das Schiebe-Ladesignal mit niedrigem Pegel abgegeben wird, wenn das Leitungs-Aktivitätskennzeichen gesetzt ist. Da das auf der Leitung 23 auftretende Signal WCC bei vier Zählerstellungen eingeschaltet ist und bei einer Zählerstellung von fünf während der Zählung bis neun abgeschaltet ist, wird eine Verzögerung von 5x80 oder 400 ns zwischen der Weiterschaltung bzw. Inkrementierung des Horizontal-Adreßzählers 22 bis zur nächsten Adresse und dem Laden eines Schieberegisters mit dem Punktmuster der letzten Adresse hergerufen.

Der Mikroprozessor 14, der in Fig. 9 näher veranschaulicht ist, wird mit der Spannungsanschaltung durch das auf der Leitung 94 auftretexJ.e Signal RC initialisiert.

030065/0733

- 3023733

Die Leitung 94 ist dabei mit einem Widerstands-Kondensator-Netzwerk verbunden. Wenn die Speisespannung über eine Initialisierungs-Drucktaste 95 zugeführt wird, hält der Kondensator 96 das mit niedrigem Pegel auftretende Pause-Eingangssignal über die Leitung 94 fest. In der Zwischenzeit wird das Rücksetz-Eingangssignal durch den Inverter 97 auf hohem Pegel gehalten. Wenn sich der Kondensator auflädt, nimmt das Rücksetz-Eingangssignal einen niedrigen Pegel an, und der Mikroprozessor beginnt mit der Operation.

Das Serien-Eingangssignal von dem Modem wird von dem Mikroprozessor 14 durch das auf der Leitung 101 auftretende Lese-Eingangssignal verarbeitet. Wenn kein Zeichen aufgenommen wird, tritt das Lese-Eingangssignal mit hohem Pegel auf. Das Programm fragt dieses Eingangssignal bzw. diesen Eingang kontinuierlich ab, um eine Feststellung in dem Fall zu treffen, daß ein Zeichen aufgenommen wird. Dabei wird der Beginn eines Zeichens durch einen Signalsprung von hohem Pegel zu niedrigem Pegel auf der Leseeingangsleitung angezeigt. Der Modem 10 steuert das Leseeingangssignal über das auf der Leitung 102 auftretende Signal RX. Der Signalwechsel auf der Leseleitung 101 wird im Bit 6 des Video-Statusregisters 40 gemäß Fig. 4 festgehalten und bewirkt die Änderung des auf der Leitung 103 auftretenden Signals Int3. Die Änderung des Signals Int3 verändert den durch Hardware erzeugten Unterbrechungsvektor mit der nächsten Unterbrechung, indem die Information auf der Datenbusleitung 13 über die Leitung 104 gemäß Fig. 7 geändert wird. Wenn der Mikroprozessor 14 eine Unterbrechungsanforderung aufnimmt, steuert er das auf der Leitung gemäß Fig. 9 und 7 auftretende Signal Intack derart, daß dieses Signal einen niedrigen Pegel annimmt„ Dadurch wird der Tristate-Puffer 106 freigegeben. Das Absenken des Pegels des Signals Intack zeigt an, daß der Mikro-

030065/0733

prozessor 14 bereit ist, den Unterbrechungsvektor von der Datenbusleitung her aufzunehmen. Die unterbrechende Einrichtung spricht daraufhin dadurch an, daß sie diesen Unterbrechungsvektor an die Datenbusleitung abgibt. Dies geschieht mit der Übertragung des Signals Int3 über den Tristate-Puffer 106 zu der Leitung 104, die mit der Leitung D3 der Datenbusleitung 13 verbunden ist. Die Subroutine, in die über diesen Unterbrechungsvektor eingetreten wird, setzt das Bit 6 des Video-Statusregisters gemäß Fig. 4, um den Unterbrechungsvektor auf die neue Routine zeigen zu lassen. Das Lesebit wird dann periodisch überprüft, so daß das eintreffende Zeichen zusammengesetzt werden kann,,

Der Mikroprozessor 14 tastet außerdem die Tastatur 12 über Abtastleitungen 107 ab, wie dies in Fig. 14 näher veranschaulicht ist. Ein sieben Bit umfassender ASCII-Code wird von der Tastatur benutzt, wobei die vier höchstwertigen Bits (MSB) auf den Leitungen BA0-BA3 der Adreßbusleitung 15 gemäß Fig. 9 auftreten. Die auf diesen Leitungen auftretenden Bits werden durch den vier Eingangsleitungen und zehn Ausgangsleitungen aufweisenden Decoder 16 gemäß Fig. 9 decodiert. Der Decoder 16 decodiert die auf den Leitungen BA0-BA3 auftretenden Bits zu einem mit niedrigem Pegel auftretenden Signal auf einer der zehn Abtastleitungen Scan. Der Signalpegel auf diesen Abtastleitungen wird nacheinander durch eine Reihe von Eingabe/Ausgabe-Lesebefehlen abgesenkt, die durch den Mikroprozessor 14 ausgeführt werden. Jede Abtastleitung ist dabei mit einer Seite einer Schalterspalte in der Tastatur verbunden, während Jede Leseleitung von acht Leseleitungen 17 mit der anderen Seite einer Zeile von Tastaturschaltern verbunden ist. Diese acht Leseleitungen 17 werden selektiv auf die Datenbusleitung 13 durchgeschaltet, und zwar unter der Steuerung des Mikroprozessors 14 über den Tristate-Puffer 108 gemäß Fig. 7.

030065/0733

Die Bits von den Leseleitungen werden durch den Mikroprozessor 14 zu den drei niederwertigsten Bits des ASCII-Zeichencodes codiert. Die Verschiebe-, Steuer-, Wiederholungs-, Zeigerpositionierungs- und Unterbrechungstasten sind mit den Leseleitungen 17 über NAND-Glieder 109 bis 113 verbunden, um die Ausnutzung von lediglich acht Leseleitungen freizugeben.

Eine Tastatur-Abtastung wird je Halbbild einmal ausgeführt. Während der Abtastung der Abtastzeilen durch den Mikroprozessor 14 werden die Daten von den Leseleitungen gelesen und in ein Internregister des Mikroprozessors geladen. Dort werden die Daten nach jeder Abtastung auf von Null abweichende Bits überprüft, um das Vorliegen einer Schalterschließung bzw. einer Schalterbetätigung anzuzeigen. Dadurch ist es möglich, die gleichzeitige Betätigung zweier Tasten zu ermitteln bzw. zu überprüfen. Wenn ein Zeichen ermittelt bzw. gelesen wird, wird die Abtastung fortgesetzt. Lediglich dann, wenn dassselbe Zeichen mehrere Male aufeinanderfolgend ermittelt bzw. gelesen worden ist, nimmt der Mikroprozessor 14 das Vorliegen eines gültigen Zeichens an. Diese Prozedur eliminiert ein Schalterprellen.

Ein Parallelanschluß kann in dem System enthalten sein, so daß Daten im Parallelformat von einer anderen Datenverarbeitungseinrichtung her aufgenommen und auf dem Anzeigeschirm angezeigt werden können. Außerdem können von dem Modem oder der Tastatur her aufgenommene Daten von dem Parallelanschluß zu der anderen Datenverarbeitungseinrichtung bei entsprechender Wahl durch die Bedienperson ausgesendet werden, indem gewisse Steuerzeichen auf der Tastatur betätigt werden.

Das Endgerät kann als Einrichtung aufgefaßt werden,

030065/0733

-SS-

die drei periphere Eingabeeinrichtungen (Tastatur, Modem, Parallelanschluß) und drei periphere Ausgabeeinrichtungen (Anzeigeschirm, Modem und Parallelanschluß) aufweist. Die Software wird so geschrieben, daß durch die Verwendung von Steuerzeichen von der Tastatur her spezielle periphere Eingabeeinrichtungen einem oder mehreren peripheren Ausgabeeinrichtungen zugeordnet bzw. zugeteilt werden können. Dabei wird eine Drei-Byte-Tabelle benutzt, um die gewünschten Zuordnungen aufzuzeichnen. Das erste Byte kennzeichnet den Parallel-Eingangsanschluß} das zweite Byte kennzeichnet die Eingangsleitung von dem Modem; das dritte Byte kennzeichnet die Tastatur. Wenn in irgendeinem dieser Bytes das Bit 7 vorhanden bzw. 1 ist, dann ist der Anzeigeschirm der peripheren Eingabeeinrichtung zugeordnet; dies wird durch Bytes gekennzeichnet, bei denaidas Bit 7 vorhanden bzw. 1 ist. Wenn das Bit 6 eins ist, dann ist die Ausgabeleitung für den Modem mit der betreffenden peripheren Eingabeeinrichtung verbunden. In entsprechender Weise kennzeichnet das Bit 5 den Ausgabe-Parallelanschluß .

Fig. 8 zeigt die Verknüpfungsanordnung des externen Parallelanschlusses 11. Die betreffende Verknüpfungsanordnung umfaßt zwei 8-Bit-Tristate-Register, ein Eingaberegister 11 für die Aufnahme und ein Ausgaberegister 36 für die Abgabe bzw. übertragung. Wenn ein Zeichen übertragen wird, wird das Ausgaberegister 36 geladen, und auf der Leitung 116 wird ein die Belegung des Ausgabeanschlusses anzeigendes Kennzeichen gesetzt. Die das Zeichen aufnehmende Einrichtung muß das betreffende die Belegung des Ausgabeanschlusses anzeigende Kennzeichen lesen bzw. ermitteln, um zu bestimmen, wann das Zeichen für die übertragung von der Datenbusleitung 13 geladen worden ist. Wenn aus dem Ausgaberegister 36 gelesen worden ist, vird das die Belegung des

030065/0733

• 5(o-

Ausgangsanschlusses anzeigende Kennzeichen über die Leitung 117 zurückgesetzt, um dem Endgerät zu ermöglichen, ein weiteres Zeichen zu laden.

Eine ähnliche Situation existiert bezüglich des Eingaberegisters 11. Wenn ein Zeichen zu dem Endgerät bzw. Terminal übertragen wird, wird das auf der Leitung 118 auftretende, die Belegung des Eingabeanschlusses anzeigende Kennzeichen gesetzt, wenn ein Zeichen in das Register geladen wird. Die Software tastet das die Belegung des Eingabeanschlusses anzeigende Kennzeichen ab. Wenn dieses Kennzeichen gesetzt ist, dann wird der Inhalt des Eingaberegisters 11 gelesen, und das betreffende Kennzeichen wird über die Leitung 119 zurückgesetzt. Die externe Einrichtung muß den Status des die Belegung des Eingabeanschlusses anzeigenden Kennzeichens ermitteln, bevor der Versuch unternommen wird, das Eingaberegister wieder zu laden.

Der in Fig. 11 veranschaulichte Modem 10 benutzt eine Frequenzumtastungsmodulation. Zwei Frequenzen werden dabei dazu herangezogen, ein Verknüpfungssignal 0 (Zeichenschritt) und ein Verknüpfungssignal 1 (Trennschritt) wiederzugeben. Die beiden Frequenzen sind um 200 Hz voneinander entfernt. Für Zweiweg-Datenübertragungen werden zwei Frequenzpaare benutzt, wodurch das System zu einem Vollduplex-System wird. Das untere Frequenzpaar wird für die übertragung von dem Endgerät benutzt, während das höhere Frequenzpaar für die Aufnahme im Ursprungsbetrieb benutzt wird. Der Modem kann außerdem in einen Antwortbetrieb umgeschaltet werden, bei dem die Situation umgekehrt ist. Während der Vollduplex- Operation übertragen beide Einrichtungen zur gleichen Zeit,

030065/0733

. SJ-

Wenn keine Daten übertragen werden, sendet der Modem eine Dauer-Trennschrittfrequenz oder ein Verknüpfungssignal 1. Die Zeichenübertragung beginnt mit einem Startbit, bei dem es sich um den ersten Wechsel von einem hohen Pegel zu einem niedrigen Pegel handelt. Die das zu übertragende Zeichen bildenden Trenn- und Zeichenschritte folgen diesem Startschritt, Dem Zeichen kann, sofern erwünscht, ein Paritätsbit folgen; es kann durch die übertragung eines Stopbits abgeschlossen werden, wodurch die Datenübertragungsleitung in den Dauer-Trennschrittzustand zurückgeführt wird. Dieser Trennschrittzustand dauert solange an, bis das nächste Zeichen ausgesendet wird.

Der Modem 10 vermag bei Geschwindigkeiten bis zu 600 Baud zu arbeiten; er kann eine Einrichtung der Firma Motorola mit der Bezeichnung MC14412 sein. Der Chip enthält den vollständigen Frequenzumtastungsmodulator und die Demodulatorschaltung , die für die Frequenzumtastungsmodulation erforderlich ist. Ein 1-MHz-Quarz 119 liefert in Verbindung mit einem internen Oszillator in diesem Chip eine stabile Bezugsfrequenz. Das Oszillator-Ausgangssignal wird intern untersetzt und durch einen internen siebenstufigen Frequenzzähler hindurchgeleitet. Die zu übertragenden Daten gelangen zu dem Modem 10 auf der Digitalformat—TX-Signalleitung 100 von dem Mikroprozessor 14 hin, wo sie in einen internen Modulator-Frequenzdecoder eingeführt werden. Die Daten werden dort unter Anwendung der Frequenzumtastungsverfahren moduliert. Der Modulator-Frequenzdecoder ist mit einem siebenstufigen Frequenzzähler verbunden; er ist mit dem Frequenzzähler und einem internen digitalen Sinussignalgenerator derart kombiniert, daß ein in der Frequenz umgetastetes moduliertes digital synthetisiertes Sinusausgangssignal über die Leitung 120 als

030065/0733

TX-Autosignal abgegeben wird. Im Ursprungsbetrieb beträgt die Frequenz des Sinussignals 1270 Hz für einen Trennschritt und 1070 Hz für einen Zeichenschritt gemäß dem US-Standard-Format, während beim Antwortbetrieb ein Trennschritt 2225 Hz und ein Zeichenschritt 2025 Hz betragen. Dieses Ausgangssignal wird in dem Sende-Operationsverstärker 121 verstärkt und einem Lautsprecher 132 für ein Handapparat-Mundstück zugeführte

Das auf der Leitung 122 auftretende Typensignal wählt entweder die Operationsfrequenzen entsprechend dem US-Standard oder gemäß der CCITT-Empfehlung sowohl für die Sendedaten als auch für die Empfangsdaten aus. Das auf der Leitung 123 auftretende Signal TXENBL gibt das auf der Leitung 120 auftretende TX-Autoausgangs signal frei, wenn der Mikroschalter 124 das Signal TXENBL zum Verknüpfungssignal 1 setzt. Dieser Mikroschalter wird durch die Einstellung des Handapparats in der Gabel betätigt.

Durch das auf der Leitung 125 auftretende Ursprungssignal werden zwei Frequenzen der Sende- und Empfangsfrequenzen ausgewählt, die während der Modulation und Demodulation benutzt werden. Wenn dieses Signal mit hohem Pegel auftritt, dann ist der US-Ursprungsbetrieb oder der CCITT-Kanal-Nr. 1-Betrieb ausgewählt. Wenn das Ursprungssignal 0 ist, dann ist der US-Antwortbetrieb oder der CCITT-Kanal-Nr.2-Betrieb ausgewählt.

Das auf der Leitung 126 auftretende Testsignal bewirkt als mit hohem Pegel auftretendes Signal, daß in den Selbsttestbetrieb eingetreten wird, bei dem der Demodulator derart umgeschaltet wird, daß das übertragene Signal von dem Modem selbst demoduliert wird. Die Selbsttest- und Antwort-Ursprungsbetrieb-Auswahlvor-

030065/0733

.59·

gänge werden durch die Betätigung der Schalter 127 und 128 vorgenommen.

Das Empfangssignal von dem Handapparat wird mittels einer induktiven Aufnahmeeinrichtung 127 aufgenommen und mittels eines Empfangs-Operationsverstärkers 128 verstärkt. Das auf der Leitung 129 auftretende Empfangs-Verstärkungs-Ausgangssignal wird entweder durch das dreistufige Ursprungsbetrieb-Filter 138 oder durch das dreistufige Antwortbetrieb-Filter 139 gemäß Fig. 12 hindurchgeleitet. Die Auswahl des Filters erfolgt durch die Schalter 130 und 131. Jedes Filter umfaßt drei Operationsverstärker, die so abgestimmt sind, daß sie ein sehr scharf begrenztes Bandpaßfilter bilden, welches das empfangene Frequenzpaar verstärkt und alle übrigen Frequenzen ausfiltert.

Das auf der Leitung 132 auftretende Ausgangssignal dieser Filter wird mittels eines Signalbegrenzer-Operationsverstärkers 133 zu einem Rechtecksignal umgeformt und begrenzt und als RX-Autosignal über die Leitung 134 an den Demodulator des Modems 10 gemäß Fig. 11 abgegeben.

Der Modem 10 leitet das Rechteck-RX-Autosignal einem internen Pegeländerungsdetektor und einem Demodulator-Zähler zu, der mit einem internen 1-MHz-Oszillator verbunden ist. Das Signal wird dann durch einen internen Demodulator-Decoder hindurchgeleitet, um in ein digitales Signal für die Abgabe als RX-Signal über die Leitung 102 an den Mikroprozessor 14 umgesetzt zu werden.

In der nachstehenden Tabelle ist ein in dem EROM-Speicher 18 bei der bevorzugten Ausführungsform der Erfindung gespeichertes Programm aufgeführt. Andere Programme, die speziell an besondere Benutzerforderungen angepaßt sind, können ebenfalls benutzt werden«,

030065/0733

Durch die Erfindung ist also eine Anordnung geschaffen, die zur Anzeige von Daten und zur Herstellung einer Datenübertragung zu einer anderen Datenverarbeitungseinrichtung über einen Parallel-Anschluß oder über ein Fern-Datenübertragungsnetzwerk mittels eines Vollduplex-Modems dient. Das somit geschaffene Rechner-Datenendgerät verwendet einen Mikroprozessor zur programmierten Steuerung des betreffenden Endgeräts. Das Endgerät vermag eine Information auf einem Schwarzweiß-Standardfernsehgerät anzuzeigen; es benutzt eine Tastatur zur Eingabe der anzuzeigenden Information oder zum Abgeben der Information an das Haupt-Datenverarbeitungssystem. Durch die Verwendung des Mikroprozessor-Chips · sind außerdem begrenzte graphische Muster, und zwar 64 graphische Muster, verfügbar, wobei eine Abtastung der Tastatur und eine Datenübertragung mit dem Modem und den Parallelanschlüssen und die Ausnutzung eines Standard-Fernsehgeräts anstelle einer Kathodenstrahlröhre erfolgen. Dadurch ergibt sich eine erhebliche Materialkosteneinsparung hinsichtlich des Aufbaus des Endgeräts, das im Jahre 1979 zum Teil mit einem Kostenaufwand unter 250 Dollar aufgebaut werden konnte.

030065/0733

Tabelle

PIP-Assembler-Version 4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	1	0000
	2	0001
	3	0002
	4	0003
	VJl	0001
	6	0002
	7	0003
	8
	9	0080
O	10	0040
ca	11 .	0020
ο	12	0007
ο	13
cn	14
	15	0000
ο	16	0020
-j	17	0010
co	18	0008
CJ	19	0002
	20	0001
	21
	22
	23	0000
	24	0001
	25	0002
	26	0000
	27	0001
	28	0002
	29	0003
	30
	31
	32
	33

RO	EQU	EQU	czwei
R1	EQU	EQU	EQU
R2	EQU		EQU
R3	EQU		EQU
R4	EQU	EQU	EQU
R5	EQU	EQU	EQU
R6	EQU	EQU	EQU
		EQU	EQU
Lesen	EQU	EQU
Kennzeichen EQU	ÜbertragEQU
II	*
SP	* Ve]
*	Z
*	P
CC	N
IDC	EQ
RS	L
WC	GT
COM	UN

0
1
2
3
1
2
3

H¹80' H¹40 H¹20 H»07·

H^f O¹ H¹20« ΗΊ0' ΗΌ8' ΗΌ2·

ΗΌ1

PSU Lesen
Kennzeichen-Bit
PSU-Unterbrechungssperre PSU-Stapelzeiger

PSL-Bedinungscode

PSL-Zwischenziffern-Übertrag PSL-Registerbank-Auswahl

PSL-1 = mit Übertrag PSL-1 = Verknüpfungs-Vergleich,

0 = Rechen-Vergleich PSL-Übertragbit

0	Null
1	Positiv
2	Negativ
0	Gleich
1	kleiner als
2	größer als
3	unbedingt

* Schnittstellenbits

* Register ist 08

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

0004 0002 0001 0008 0010 0080 0008 0040 0080 0010 0040

	34	0000
	35	0002
	36	0004
	37	0006
	38
	39
	40
	41	0008
	42	000Α
	43	000D
	44	0010
	46
O	47	0012
ω	48	0014
ο	49	0015
ο σ>	50
απ	51
	52
ο	53
-j	54
CO	55
OJ)	56
	57
	58
	59
	60
	61
	62
	63
	64
	65
	66
	67
	68
	69

76

77 05

75

05	14	9Ε
OD	41	02
CD	68
59	78
06	13
ZO		16
Ce	48

EVOD	EQU	ΗΌ41
BLNK	EQU	ΗΌ21
SYNC	EQU	H101»
OPTI	EQU	H108'
VECT	EQU	HMO1
WIND	EQU	H180·
CRLN	EQU	8
PSRD	EQU	H'40'
Taste	EQU	H'80'
PDAT	EQU	HMO1
PWRT	EQU	H'40'
*

gerades, ungerades Bit

Austastbit

Synchroni si erbit

Optionbit

Vektor-Steuerung

Fenster

Bits pro Zeichen

Anschluß-Status, Leseadresse

Tastatur-Anschlußadresse

Anschluß-Datenregisteradresse

Anschluß-Schreibregister

* Unt e rbre c hunge η

* 0 LOG 0, Initialisierung

* 4 LOG 32 Normalunterbrechung

* LOC 40 Normal oder Ausgabe
*

ORG
PPSU
PPSL
LODI,R4

CPSL

II+Kennzeichen Sperrungs-Unterbrechungen RS+COM Setzen auf Indexbank 1 1 Setzen auf R4 für eintreffende

Daten RS Setzen auf Indexbank 0

Löschen des Datenbereiches

LODI,R1
LODA,RO
STRA,RO
BRNR,R1

LFLT Fehler,
BFLT,R1J-KEYT,R1
S-6

1 Initialisierung

LODI,R2 LDAT Null-Bereich EORZ RO Laden von 0 in RO SIRA,RO SDAT,R2,-

PIP-Assembler-Version 4 Ebene Zeile ADDR LABL B1 B2 B3 ß4 Fehler Quelle

70	0018	SA	7Β
71
72	001Α	3F	03 21
73	001D	1F	00 9D
74
75
76
77
78
79
80
81	0020	77	12
82	0022	FB	11
83	0024	1Β	19
84	0026	1Β	UD
85
86
87
88
89	0028	77	12
90	002Α	FB	02
91	002C	1Β	11
92
93	002Ε	002Ε F9	US
94	0030	3U	19
95	0032	1F	98 09

96

BRNR,R2
BSTA,3
BCTA,UN

ORG

S-3
SCS

BEGN

32

Löschen der Seite und Setzen des Zeigers

*Normal- oder Ausgäbe-Vektor
*

PPSL RS+COM Setzen auf Registerbank 1 BDRR,R6 RV2 R6 ist gesetzt für übrige

Zählungen

DCTR,UN INT Übergang zur Unterbrechungsroutine BCTR,UN RV2 Fortsetzen mit R2

* Normal-, Eingabe- oder Ausgabevektor

PPSL RS+COM Auswahl der Registerbank 1 UDDR,R6 RV12 R6 ist für die übrigen

Zählungen gesetzt

BCTR,UN INT Übergang zur Unterbrechungsroutine

RV12 BDRR,R4 RV2

BSTK,UN
BCTA,UN

ISAV
*ISR1

R1 ist für die übrigen

Zählungen gesetzt ^

Aufbewahren von PSL und RO _o

Übergang zur Eingabe- Js₀

Bedienungsroutine oj

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

97 0035 0035 FA 05 '

	98	0037	003C	003C	003F	003F	004B	004B	3B	12	08
	99	0039	003E	0042	004E	1F	88
	100			0043	004F
	101		0045	0051
	102		0048	0054	75	10
	103		0056	37
	104
	105
	' 106
O	107			10
to	108	CC	08
O	109	13
O	110	44	EF	14
<n cn	111	CC	08	OD
·>, ο	112	1F	88
	113
ca	114
ca
	115
	116			1D
	117	CC	08
	118	13
	119	44	EF	14
	120	CC	08
	121	75	09
	122	17
	123
	124
	125

126

RV2 BDRR,R5 DONE

	BSTR,UN	ISAV
	BCTA,UN	*OSR1
■*
DONE	RES	O
	CPSL	RS
	RETE,UN
*
*
INT	RES	O
	STRA,RO	SAVO
	SPSL	O
	ANDI,RO	H1EF'
	STRA,RO	SVPLh

R5 ist für die übrige Zählung gesetzt Aufbewahren von PSL und RO Übergang zur Ausgabe-Bedienungsroutine

Rücksetzen auf Bank O

BCTA,UN *DSR1

Sicherstellen von RO

Sicherstellen von PSL

Keine Sicherstellung der Bank

Dadurch wird der PPSL-Befehl

modifiziert

Zu Unterbrechungsroutinen

Anfang dieser Routine sicher RO und PSL in der Unterbrechungs-Rückkehrroutine

ISAV RES

STRA,RO
SPSL
ANDI,RO
STRA,RO
CPSL
RETC,UN

SAVO Sicherstellen von RO

O Anzeigen zu RO

H¹EF¹ Entfernen der Bank 1

SVPL+1 Sicherstellen der Anzeigen

WC+1 Rücksetzen von WC und Übertrag

Diese vier Routinen sind die Anzeigeschirm Managementroutinen

IS) CO -<! CD CO

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	127	0057	0057	07	OE
	128	0059	Ε6	64
	129	005Β 005D 005F 0061	1Α 06 75 66	02 FF 11 82
	130 131 132 133	0063 0064 0066	02 44 84	04 6Α
ω ο	134 135 136	0068 006Α 006C 006Ε	18 006Α 04 F8 07	1Α 02 7Ε 03
Ö65/0733	137 138 139 140 141 142	0070 0072 0074	75 66 04	10 01 7Α
	143 144 145	0076 0078	D6 1Β 007Α	08 OC
	146 147 148 149	007Α	07	11
	150	007C	75	10
	151

IN96	RES	0
	LODI,R6	14
	COMI,R5	100
CPS	BCTR,2 LODI,R5 CPSL I0R1,R2	CPS 255 RS+1 BLNK+
	L0D2 AND1,R0 ADD1,R0	R2 EVOD 1110
* 1110	BCTR,.UN RES LODI,RO BDRR,RO	RETW 0 2 1
	LODI, Ro	3
	CPSL I0RI.R2 LODI,RO	RS SYNC 1113
* 1113	WRTE,K2 BCTR,UN RES	H108' RETN 0
	LODI,R6	17
	CPSL	KS

96te Unterbrechung sendet
das Austastbit
Setzt die Verzögerung bis
zur Synchronisierung
Überprüfen,ob Ausgaberoutine
benutzt wird
Verzweigen,wenn ja
Erhöhen des Verzögerungszählers
Rücksetzen auf Bank Null
BLNK+WIND Setzen des Austastbits

in EOCY

Kopiervektor zu RO
Test auf gerade oder ungerade
Addieren 1110 für Eintrittspunkt

110te Unterbrechung '

Laden der Verzögerungszählung
Verzögern für Vertikal-

Synchronisierung
Setzen der Zählung für das
Zurücksetzen der Synchronisierung Rückkehr zur Bank 0
Addieren des Synchronisierbits
Abholen der nächsten Routine-Adresse
Schreiben in Steuerregister

113te Unterbrechung,Rücksetzen O der Synchronisierung N> Setzen der Verzögerung für to Beginn der Anzeige ¹^³

Rückkehr zur Bank 0 <°

PIP-Assembler-Version 4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	152 153 154 155 156 157 158	ΟΟ7Ε 0080 0082 0084 0086 0089	0084 0086	46 26 04 D6 CC 1F	7E 04 8C 08 08 DE 08 DF
	159 160		008C
O	161	008C		OF	08 16
3006	162 163	008F 0091		87 D7	FE 10
cn 'S*	164	0093		07	61
O «α	165	0095		04	57
ü»	166 167 168	0097 0099 009Β		75 46 1B	10 FD 67
	170 171 172 173	009D	009D	D6	08
	174	009F		74	20
	175 176

RETW REIN	ANDI,R2 EORI,R2 LODI,RU WRTE 'R2 RES STRA, RO BCTA,UN	Η'7Ε· EVOD 1113 ΗΌ8· 0 ROUT EXIT
* 1131	RES	0
	LODA,R6	SCRL
	ADDI,R6 WRTE,R6	-2 Η·10·
	LODI, R6	97
	LODI,RO	IN96
	CPSL ANDI,R2 BCTR,UN	RS H1FD' RETW

Rücknahme des Synchronisierbits Umschalten gerade/ungerade Nächste Routine-Adresse Schreiben in Steuerregister

Sicherstellen der Adresse Rückkehr bzw. Rückgabe zum Benutzer

131te Unterbrechung,Abtastungsende

Abholen der Startadresse für die Anzeige

Laden der Adresse in das Hardware-Startadreßregister Neue Initialisierung der Unterbrechungszählung Einstellen der nächsten Routine-Adresse
Rückkehr zur Bank 0 Ausschalten der Austastung Übergang zum Lade-Status-Register und RO

* Initialisierungsroutine BEGN RES O

WRTE,N2 ΗΌ8¹

CPSU

11

Initialisierung des Steuerregisters
Zulassen von Unterbrechungen

* Initialisierung beendet

ro co

--j

CO

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

* MAIN

HLT

	177	00A1	00A1	F6	80	B2
	178	00A3		18	03
	179	00A5		40
	180	00A6	00A5	1B	79
	181
	182
	183					07
	184
	185	0OAB	00A8	3F	01
	186	OOAB		65	OO
	187
	188	OOAD		18	07
O						27
b» O	189	OOAF		1A	23
O ■ o>		00B1		OF	08
«n	190	00B4		39	24	27
O	191
O	192
ΟΛ	193
	194
	195	00B6	00B6	OD	08
	196	00B9		18	OA
	197	OOBB		20
	198	OOBC		CC	08
	199
	200

■RES
IMI,R2
BCTR,RO
HALT
BCTR,UN

WIND

TKEY

MAIN

Überprüfung der Austastzeit Halt,wenn Anzeigezeit

Schleife zurück

* Test bezüglich Tastatureingabe
*

TKEY RES

BSTA, UN
I0RI,R1

GETK
O

BCTR,Z TCOM

BCTR,N BRK

LODA,R5
BSTR,P

KBAT
DSPB

Übergang zur Tastaturabtastung

Setzen von CC in den Status

der Tastaturrückführung

Wenn Null - kein Byte, so

daß Überprüfung der Serien-

eingabe

Wenn minus - Unterbrechung und

Übergang zur Sende-Unterbrechung

Laden des Tastatur-Anschlußbytes

Abgabe von Sendedaten an

Ausgabeeinrichtungen

* Testen von Datenübertragungssingaben
*

TCOM RES 0 Testen auf CIMM in Zeichen

LODA,R1 CMCR Abholen von eintreffenden Zeichen BCTR,Z TPRT Verzweigen, wenn keine Unterbrechung

EORZ RO Null zu RO

SIRA,RO CMCR Rücksetzen des CIMM-Eingabe- O3

zeichens O

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 Bh Fehler Quelle

	201	OOBF	01	00C5	54	00D4	4	08 06
	202	OOCO	OF	F4	3B	15
	203	00C3	39	98	1B
	204			54
	205			OF
	206			39
	207				40
	208	00C5	1B		40
	-209	00C7		56
ö	210	00C9		10
«*> O	211	OOCB		08 05
O o>	212	OOCD	08
σι -"«►	213	00DO
O			4D
«α	214	00D2
co	215
ο»	216
	217
	218		OU
	219	00D4	19
	220	00D6	6U
	221	00D8
	222
	223
	224
	225

LODZ R1 Weiterleiten des Zeichens zu RO LODA,R3 CIAT Laden von COM in Anschlußbyte DSTR,P DSPB Abgabe von Sendedaten an

angeschlossene Einrichtungen ■*

* Test bezüglich Parallelanschluß-Eingabe

EQU
REDE,RO

TMI, RO
BCFR,Z
REDE,RO

LODA,R5
BSTR,P
BCTR,UN

S
PSRD

H'40¹

MAIN PDAT

PPAT DSPB MAIN

Abrufen des Status des Eingabeanschlusses

Liegt irgendeine Eingabe vor? Wenn nicht, Schleife zurückgehen Lesen von Daten vom Parallelanschluß

Laden des Parallelanschluss-Ans chluß ge rät e s Aussenden zu den Ausgabeeinrichtungen Schleifenrücklauf

* Abgabe der Unterbrechung über die COMM-Leitung *

RES

LODI,RO

BSTR,UN

CMOT

UCTR,UN TPRT

Aussenden der Unterbrechung

über die COMM-Leitung

Nullabgabe an RO

Aussenden von Leerzeichen

für Unterbrechung

Testen des Parallelanschlusses

* Diese Routine verteilt das Byte in RO auf die richtigen

* Ausgaberoutinen, die durch das Byte in R3 spezifiziert

* sind

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

DSPB

	226 227 228 229	00DA 00DA OODC OODE	F7 98 D4	04 02 40	1D F1
	230 231 232	OOEO 00E3 OOE5	CF F7 3C	08 02 OO	1D
	233	00E8	OF	08	91
O t*>	234 235	OOEB OOED	F7 3C	01 02
O O cn	236 238 239	OOFO	17
'073	240 241	00F1 00F1	C3
to
	242
	243 244 245 246 247 248 249	00F2 00F4 00F6 OOF7	75 05 53 85	01 OO OO

250 00F9

SB 7B

EQU
TMI,R3
BCFR,O
WRTE,RO

ΗΌ4¹ S+4 PWRT

STRA,R3
TMI,R3
BSTA,EQ

DSCH

ΗΌ2¹

CMOT

LODA,R3 DSCH

Ist Parallelanschluß verbunden Verzweigen, wenn nicht Schreiben des Bytes in Parallelanschluß

Sicherstellen des Leitweg-Bytes Ist COM-Leitung angeschlossen Wenn dies der Fall ist, wird das Byte darüber ausgesendet Wiederherstellung des Leitweg-Bytes

Ist Anzeigeschirm angeschlossen Wenn ja, Sendebyte an Anzeigeschi nn Rückkehr zum Anrufenden ₍

* Diese Routine wird aufgerufen, währenddessen in

* der Bank 0 ein Zeichen über die COM-Leitung J abgegeben wird

CMOT RES

Sicherstellen des Zeichens Setzen auf Null/Nichtnull-

ÄX12* θ Χ H θ

*** Keine Parität,Falls freigegeben ***

TMI,R3
BSTA,EQ

RETC,3

STRZ

BCTR,3

ΗΌ2' PUTC

0
R3

CMNP

* Erzeugen eines Paritätsbits

CPSL
LODI,R1
RRR,R3
ADDI,R1

H¹01' 0

SHIFT 0

BRNR, R3 S-3

Übertrag =

Niederwertiges Bit in Übertrag Addieren zur Zählung der Bits _ vom Übertrag r^J

Zurückgehen, falls mehr Bits _ω vorhanden sind ^

PIP-Assembler-Version 4 Ebene

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle 251 OOFB 45

252 253

254 255

256 257 258 259 260 261 262

263 264 265 267 268 269

270 271 272

273 274 275

OOFD OOFE

51 51

OOFF

0100 0100 CC 08

0103 0105 0108 01OA 01OC 01OF 0111

0113 0114 0118

05 CD 08

76

77

OE 08 75 74

05 CD 08 OC 17

0119

CMNP

CIMS

ANDI, R1 ΗΌ1

RRR,R1 RRR,R1

IORZ
STRA,RO

LODI,R1

STRA,R1

PPSU

PPSL

LODA,R2

CPSL

CPSU

LODI,R1 STRA, R1 RCTC, UN

R1
OCAR

CRLN+1

OCNT

BAUD

FLAG+II

COBT
0CM1

Eingrenzen aller Bits mit Ausnahme des geraden/ungeraden Bits

Verschieben in Übertrag Übertragsverschiebung zum Bit höchster Wertigkeit OCAR-Wiederherstellungs-Zeichen mit Parität Sicherstellen des Zeichens für Ausgabe
Initialisieren der Zeichenlänge

Sperrungs-Unterbre chungen Setzen der Bank 1 Setzen der Bit-Zeitsteuerung Rückkehr zur Bank O Freigabe von Unterbrechungen und Senden des Starts Abholen des Routine-Zeigers Speichern des Zeigers

Eingabe· RES

Verarbeiten von CIMM-Eingabedaten Bestimmen, ob irgendeine Eingabe begonnen hat

Wenn nein, dann Selbst-Neuorganisation nach 1-Unterbrechungsverzögerung Wenn ja, dann Neu-Organisation für jedes Bit

Zeichen wird in LOC-CMCR- sichergestellt
Startroutine

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	276	0119	05	0137	12	013A	05	08	23
	277	011B	CD	1A	CD	08
	278	011E	05		013F OD	00	25
	279	0120	CD	1F	08
	280	0123	05		37	OA
	281	0125	CD		08	04
	282	0128	OD		08
	283	0128	45	FE
	284	012D	51
ο	285	012E	75	11
	286	0130	66	10
O	287	0132	D6	08	OF
O	288	0134	1F	08
σ> ent	289
	291
	292
ta	293
Ca»	294
	295	0137
	296	0138	1A
	297
	298
	299	013A	45	OA
	300	013C	08	04
	301	013F	08	OF
	302	0142	08
	303
	304
	305

LODI,R4	CRLN
SIRA,R4	ICNT
LODI,R4	O
STRA,R4	ICAR
LODI,R4	CIMH
STRA,R4	ICM1
LODA,R4	BAUD
ANDI,R4	H'FE1
RRR,R4	O
CPSL	RS+1
I0RI,R2	VECT
WRTE,R2	ΗΌ81
BCTA,UN	EXIT

Bit-Zählung

Vorliegende Zählung verlassen

Rücksetzen des Eingabe-Zeichens, welches zusammengesetzt worden ist

Verzögerungs-Zählung Entfernen des Bits niedrigster Wertigkeit
Halbbitzeit'

Setzen des Vektors für Eingabe Schreiben zum Steuerregister

* Halbbit-Routine

* Mitte des Startbits

* Handelt es sich tatsächlich um den Start
*

CIMH	RES	0	CIMB
	SPSU		ICM1
	BCTR,N	COMI	BAUD
* Ja,	es ist		EXIT
CIMN	RES	0	* Vollbitzeit-Routine
	LODI,R4
	STRA,R4
CIM2	LODA,R4
	BCTA,UN

Verzweigen, wenn nicht

(JD U)

PIP-Assembler-Version 4 Ebene 1

Zeile ADDR LAHL B1 B2 B3 B4 Fehler Quelle

CIMB

	306	0145	0145	OD	08	23
	307	0148		18	OA
	308	014A		12
	309	014B		44	80
	310	014D		6D	08	25
	311	0150		F9	18
	312	0152		10	17
	313
	314
	315	0154	0154	OC	08	25
	,316	0157		CC	08	27
	317
O	318	015A		05	19
<*>	319	015C		CD	08	OA
O O	320	015F		05	01
cr> cn	321	0161		75	10
	322	0163		46	EF
O	323	0165		D6	08
c*>	324	0167		1F	08	OF
to»	325
	326
	327
	328	016A	016A	50
	329
	330	016B	01 6b	CC	08	25
	331	016E		CD	08	23
	332	0171		1B	4C
	333
	335
	336

RES

LODA,R4 BCTR,2 SPSU
ANDI, RO I0RA,R0 BDRR, R4 BCTR,UN

ICNT COMI

SENS ICAR CIMM CIMP

* Abholen des gesamten Zeichens

Zeichenlänge in Bits

Ist dies die Stopbitzeit?

Abholen des Eingabebits

Übergang zur Paritätsbit-Eingabe

COMI

CIMM CIMP RES
LUDA,RO STRA,RO

LODI,R4 STRA, R4

LODI,R4 CPSL
ANDI,R2

WRTE,R2 BCTA,UN

RES
RRR,RO RES
STRA, RD

STRA,R4 BCTR,UN

ICAR CMCR

CIMS ICH1

1 RS

H¹EF¹

H¹08'

EXIT

0 ICAR

ICNT CIM2

Abholen des zusammengesetzten Zeichens Sicherstellen des Eingabezeichens

Sicherstellen des Unterbrechungs-Zeigers Neue Initialisierung von R4 Rücksetzen zur Bank Setzen der Unterbrechung auf normal Schreiben zum Steuerregister

Eintritt hier für Paritätsbit Sicherstellen des gerade zusammengesetzten Zeichens. Sicherstellen der übrigen <λ) Bit-Zählung

Abholen des nächsten Bits M

337

Ausgabe eines Zeichens über die COM- bzw« Übertragungsleitung Kennzeichenbit = 1 = Trennschritt

PIP-Assembler-Version 4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	338	0173	0173	OE	08	26	* Kennzeichenbit	= 0 = Zeichenschritt	= 1, wenn Daten = 1	*	CPSU	*	aus sieben Bits + Parität + ein	Abholen eines Zeichens	I
	339	0176		52			* Kennzeichenbit	ist normalerweise = 1	* oder Kennzeichen = 0, wenn Daten = 0	BCTR,UN	* letztes Bit	Stopbit	Schieben nach rechts 1	Va
	340	0177		1Α	04		* erster Übergang	auf Null ist ein Zeichenschritt	* Endet mit Stopbit = Kennzeichen = 1	COST RES	PPSU		Bit setzen
	341						* Gefolgt von Kennzeichen	* Zeichen besteht	PPSU	LODI,R5	werden während des Unterbrechungs-		I
	342	0179		74	40		Startbit +ein	CONX RES			Bit nicht setzen
	343	017Β		1Β	02		* Diese Routinen	STRA,R5	STRA,R5	0	nächstes Bit
	344						vektors benutzt	LODA,R5	COMM STRA,R5	OCAR
		017D	017D	76	40		COBT RES	BDRR,R5	LODA,R5	0	Setzen des Bits
	345						LODA,R5	UCTA,UN	COST
		017F	017F	CE	08	26	RRR,R5	COLS RES		Zeichenwiederherstellung
	346	01 .2		OE	08	24	BCTR,N	PPSU	FLAG	Abrufen des Routine-Zählers
	347	0185		FA	07		LODI,R5	CONX	mehr
	348						BCTA,UN	0
O	349						FLAG
ω	350	0187		76	40		0	Setzen des Stopbits
ο	351	0189		06	97		OCAR	Abholen des Zeigers für die	m -\
ο	352						OCNT	End-Routine	XAJ /■—%
ο> J* VY	353	018Β		CE	08	OC	COMM	Sicherstellen des Zeigers	NJ
Ul	354	018Ε		CE	08	24		Sicherstellen des Zählers	ι ^^ CjJ)
O	355	0191	018Ε	OE	08	04		Abruf der Rate	Verzögerung solang wie möglich»^
	356	0194		1F	08	OF	FLAG
G*	357						COLS		CO CO
ca	358	0197	0197	76	40			Ausgabe-Stop
	359	0199		06	FF		0CM1
	360	019Β		1F	08	OF	OCNT
	361					BAUD
	362					EXIT
						0
	363					FLAG
	364					H'FF'
	365					EXIT
	366
	367
	368
	369
	370

PIP-Assembler-Version 4 Ebene

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

372 373 374 375 376

cn.
cn

Ca» COb

377 378 379 380 381 382 383 384 385 386 387 388

389 390

391 392 393 394 395 396 397 398 399 400 401 402 403

019E

019E 019F 01A0

01A1 01A2

01 A3 01A4

01A5 01A7 01A9

4D 53 19

00 01

03 00

01 01 00

DFLT * * *

•κ- * Dieser Konstanten- und Codebereich stellt eine Reihe von Vorgabewerten und einen modifizierbaren Code dar, der in den RAM-Speicher durch die Initialisierungs-Routine eingeführt wird
EQU S

Vorgabe-Operationsart

DATA A¹M¹ Vielfache (obere/untere) DATA A¹S¹ Durchlaufbetrieb DATA 25 Geschwindigkeit (300 Baud)

Vorgäbe-Anschlußtabe11e

DATA
DATA

DATA
DATA

H¹OO¹
ΗΌ1¹

H¹03'
0

Parallelanschluß nicht verbunden Eingabeübertragung mit Schirm verbunden

Tastatur mit Ausgabeübertragung, Schirm verbunden Hilfseinrichtung zur Sicherstellung von drei Bytes

Vorgabe-Bedienungsroutine-Adressen

ACON CIMS Eingabe-Bedienungsroutine-Zeiger ACON COLS Ausgabe-Bedienungsroutine

ACON IN96 Anzeige-Bedienungsroutine-Adresse^ Der folgende Code wird dem RAM-Speicher zugeführt ^ und als Ausgabe-Routine von den Unterbrechungen ^₀ benutzt. Es sei bemerkt, daß die Konstante für ^j L0D1 die Speicherstelle für RO wird und daß die 40 Konstante in PPSL die Speicherstelle für das PSL- to Register wird.

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL 131 B2 B3 B4 Fehler Quelle

	404	01AB	01B2	04	00
	405	01AD	0014	75	FF
	406	01AF		77	00
	407	01B1		37
	408
	409
	411
	412
	413
	414		01B2
	415
	416
O	417
o»	418
O	419	01B2		77	08
O	420	01B4	01BC	3B	35
o> in	421	01B6		59	04
%^ P	422	01BS		CD	08 18
O	423	01BB		17
-~a	424	01BC		OF	08 18
O
CO
	425	01BF		E7	01
	426	01C1		18	OC
	427	01C3		E7	06
	428	01C5	01CD	98	06
	429	01C7	01CF	07	03
	430	01C9		FS	02
	431	01CB	18	02
	432	01CD	05	00
	433	01CF	DB	00
	434	01D1	DF	08 18

EFLT LFLT

■*

*
GETK

GK1

GKNV GKSC

L0D1,R0 H¹OO¹ Wiederspeichern von RO

CPSL H¹FF⁸ Löschen von PSL zuerst

PPSL H¹OO¹ Wiederherstellen von PSL

RETE,UN Rückkehr von Unterbrechung

EQU S

EQU EFLT-DFLT Länge der weiterzuleitenden Daten

Diese Routine entprellt die Tastatur RO = ? R1 = -1 BRK RU =? R1 = O nicht entprellt RO = BYTE R1 = 1 gültiges Byte RO = BYTE R1 = 2 gültiges Byte & REP

EQU
PPSL

BSTR,3 BRNR,R1 STRA, R1 RETC,3 LODA,R3

COMI,R3 BCTR,O COMI, R3 BCFR,O LODI,R3 TMI,R1 BCTR,O LODI,R1 BIRR, R3 STRA,R3

ΗΌ8'

RDK

GK1

GKC

Rückkehr

GKC

WC =

Lesen Tastatur

Gültige Zeit =

Ermitteln der Zeitspanne, während der die Taste unten ist

1 Noch entprellt GKSC Verzweigen, wenn ja 6 Wiederholungszeit noch GKNV Verzweigen, wenn nicht 3 Setzen zum Senden H¹02· Wiederholung eingeschaltet? GKSC Verzweigen, wenn ja 0 Setze kein Zeichen

S+2 Inkrementierungszeit GKC Sicherstellen für das nächste Mal

PIP-As sembler-Version-4 Ebene

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

435	01D4	01Ε2	65	00
436	01D6		14
437	01D7		OF	08 1C
438	01DA	01EA	09	06
439	01DC		Ε4	11
440	01DE		98	OA
441	01ED		07	04
442	01Ε2		CF	48 US
443	01Ε5		CF	08 IC
444	01EB		05	00
445	01EA		17
447
448		01EB
449
450
451
452		01F2
453
454
455	01EB	54	86
456	01ED	9Α	03
457	01EF	05	FF
458	01F1	17
459	01F2	C3
460	01F3	47	03

01F5

01F8

CF 08 50

GK4

* * RDK

RDK1 I0RI,R1 0 Setzen von Anzeigen RETC,0 Rückkehr,wenn nicht gültig

LODA,R3 ATSW Abruf des Anschlußschalters BCFR,Z GK3 Verzweigen, falls gesetzt COMI,RO H¹H¹ Ist gegenwärtiges Byte DC1 BCFR,Z GK4 Übergang zur Rückkehr,

falls nicht DC1

LODI,R3 4 Sonst Verbindungsschalter setzen STRA,RO PAT,R3,-Sicherstellen des gegenwärtigen

Bytes

STRA,R3 ATSW Sicherstellen des Verbindungsschalters

LODI,R1 0 Anzeige keines gültigen Zeichens RETC,3 Rückkehr zum Rufenden

Diese Routine liest die Leitungen 1 bis 8 und kehrt zu RO R1 zurück

BYTE
BYTE

-1
-0

REDE,RO
BCFR,2
LODI,R1
RETC,3
STRZ
ANDI,R3

SIRA,R3
RRR, RO

Falls BRK

Falls zwei Datentasten unten bzw. gedrückt sind

Gültiges Byte

Gültiges Byte & REP

KEY+6 BRK ....RPT, CTL, Verschieben RDK1 Verzweigen,wenn Unterbrechung aus -1 Setzen von BRK- ein Rückkehr

R3
H¹03'

REGS

Sicherstellen von CTL,Verschiebung Belassen von lediglich CTL,Verschieben U) Sicherstellen von CTL,Verschie-O ben für später ¹^ ISOLATE RPT ^

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL B1 B2 S3 Bh Fehler Quelle

	463	01F9	50	00	19
	464	01FA	DS	03
	465	01FC	44	08
	466	01FE	CC
	467
	468	0201	20
	469	0202	C3	01	80
	470	0203	75	80
	471	0205	55	02
	472	0207 0207	3F	81
	473	020A	55	FA
O	474	020C	3B	82
ti»	475	020E	55	F6
O	476	0210	3B	83
O	477	0212	55	F2
en,	478	0214	3B	84
cn	479	0216	55	EE
	480	0218	3B	85
	481	021A	55	EA
	482	021C	3B	87
ca	483	021E	55	E6
	484	0220	3B		77
	485				87
	486			02	77
	487	0222	1C	02	1A
	488	0225	3F	02
	489	0228	5C	08
	490	022B	CD
	491	022E	03

RRR,RO BIPR,RO S+2 ANDI,RO H'03'

STRA,RO STRA,R0 VC VC = 1 oder * JMunmehr Lesen der Tastatur

KTSA EORZ
STRZ
CPSL
REDE,R1 BSTA,3 REDE,R1 BSTR,3 REDE,R1 BSTR,3 REDE,R1 BSTR,3 REDE,R1 BSTR,3 REDE,R1 BSTR,3 REDE,R1 BSTR,3

RO

R3

CARY

KEY₊O

KTST

KEY+1

*KTSA+1

KEY+2

*KTSA+1

KEY+3

*KTSA+1

ΚΕΫ+4

*KTSA+1

KEY+5

■«■KTSA+1

KEY+7

Null RO - (Eingabedaten)

Null R3 - (aktive Leitungen)

Übertrag =

Null zu BEL, clzuG,¹ 'zu G

Aufruf von KTST

BSP zu SI,H zu 0,H zu

DLE zu EIB,P zu W,P zu ¥ CAT zu US, X zu _, zu DEL ¹B¹ zu ',0 zu (zu /,8 zu

CR,LF, ,, SR, SL,SU,SD *KTSA+1

* Nunmehr Umsetzen des Eingangssignals, sofern vorhanden

* CC gibt den RO-Status wegen KTST wieder

BCTA,0 NOVC Falls nicht BSTA,3 U2B Umsetzen der Bits 0,1,2 BRNA,RO NOVC Verzweigen,falls nicht zwei

Tasten betätigt bzw. unten sind

STRA,R1 B012 Sicherstellen der Bits 0,1,2 _ω LODZ R3 Abruf der Zeile nicht für die

Umsetzung ^

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle 492 022F 3F 02 87

	493	0232	024B	5C	02	77
	494	0235		D1
	495	0236		D1
	496	0237		D1
	497	0238		45	38
	498	023A		UC	03	1A
	499	023D		E5	30
	500	023F	0259	98	OA
	501	0241		07	05
O tu»	502	0243		E4	07
O	503	0245	025F	08	18
O	504	0247	0262	04	20
a> cn	505	0249		1B	17
O	506	024B		OF	08	28
CtX	507	024E	61
CA	508	024F	E4	1F
	509	0251	99	OC
	510	0253	E4	ZQ
	511	0255	99	02
	512	0257	64	10
	513	0259	F7	01
	514	025B	18	05
	515	025D	01	04
	-51.6	025F	2F	62	7A
	517	0262	OF	08	02
	518	0265	E7	47
	519	0267	98	OA

RD44

RDK5 VRET

BSTA,3 BRNA,RO

RRL,R1 RRR,R1 RRL,R1 ANDI,R1 LODA,RO

COMI, R1 BCFR,EQ LODI,R3

COMI,RO BCFR,EQ LODI,RO BCTR,3

IORZ
COMI, RO BCFR,1 COMI, RO BCFR,LT IORI,RO IMI, R3 BCTR,0 LODI, R3 EORA,RO LODA,R3 COMI, R3 BCFR,0

U2B Umsetzen der Zeilennummer NOVC Verzweigen,sofern zwei aktive

Leitungen Verschieben Zeilennummer zu den Bits 3,4,5

B¹001 8012

B »001

RDK5 H¹20» VRET

RDK4 LODA,R3 REDS

R1
H¹TF'

H«2ß· RD44 HMO¹ H¹OV VRET

CSTB, KEYT

11000' Erzeugen des Bytes abzüglich CTL/Verschieben

10000» Leitung-8-Eingabe? Verzweigen, falls nicht Setzen der richtigen "Verschiebe "-Bits War es ein Leerzeichen Verzweigen, falls nicht Setzen eines Zeichenschritts Übergang zum Rückkehr-Zeichenschritt Wiederherstellen von CTL,Verschiebung

Leitung 5 oder Verzweigen, falls nicht

Ist Verschiebebit eingestellt Rückkehr, falls nicht Einstellen für Nicht-Verschiebung R3 oder in richtigen CTL/Schiebe-Bits

Große Buchstaben

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LAHL B1 B2 B3 B4 Fehler Quelle

	520	0269	0273	E4	61
	521	026B		1A	06
	522	026D	0277	E4	7A
	523	026F		19	02
	524	0271	027A	44	DF
	525	0273		OD	08
	526	0276		17
	527	0277		05	00
	528	0279		17
	529	027A		60	40
				10	08
	531
O	532
Ca)	533		0280
O	534
O	535
Oi CJI	536
	537
O	538	0280		18	02
—»	539	0282		67	8Ü
CWk	540	0284		53
ca
	541	0285		61
	542	0286		17
	543		0287
	544
	545		028B
	546
	547
	548	0287	05	FF
	549	0289	75	01
	550	028B	D9	00
	551	028D	50

19

VRT1 NOVC CSTB

*
KTST

U2B
U2B1

C0MI,R0 H¹61· »A«

BCTR,GT VRT1

COMI,RO H'7A' 'Z*

BCTR LT VRT1

ANDI^RO ß¹11011111' Verschieben

LODA,R1 VC Setzen des gültigen Bytes

RETC,3 Rückkehr Zum Anrufenden

LODI,R1 0 Setzen, falls nicht gültig

RETC,3 Rückkehr

DATA H'60,40,00,00,10,08'

Diese Routine bewirkt eine ODER-Verknüpfung

des Eingangssignals R1 zu RO, falls R1 nicht ,

Null ist; dabei wird ein 1-Bit in R3 gesetzt,

um die Leitung anzuzeigen. Da jeder Aufruf R3 S nach rechts verschiebt, führt nach sieben Auf- ₍

rufen R3 eine unäre Zahl der Eingabeleitung.

BCTR,BQ S+4 Verzweigen, falls keine Eingabe

I0RI,R3 H'80' Anzeige der aktiven Leitung

RRR,R3 Verschieben R3, um in Synchronismus

zu halten

IORZ R1 Oder Eingabe in RO
RETCE3 Rückkehr

Diese Routine setzt die unäre Zahl in RO in eine
Binärzahl in R1 um. Falls RO zwei Bits enthält,
dann wird RO in eine von Null verschiedene
Stellung zurückgeführt.

L0DI,R1 H¹FF* Setzen der Zählerstellung = -1 cj CPSL CARY Setzen Übertrag =0 cd BIRR,R1 S+2 Addieren 1 zur Zählung ro

(kein Übertrag) co

RRR, RO -J

PIP-Assembler-Version-4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	552	028E	0291	0291	10	7B	1B
	553	0290	0293	17		3F
	554		0295
	555		0297
	556		029A
	557		029D
	558
	559	029F
	560	02A1	44	7F	1E
	561	02A3	3B	22	00
	562		77	08
	' 563	02A5	OF	08
CS	564	02A8	5F	03
ca	565		E4	20	96
O		02AB			16
O	566	02AC	1A	1F	B6
o> CTt	567	02AE	E4	7F
\J W	568	02B1	18	12
O		02B4			00
^a	569		6C	08
	570		CC	88
CO		02B7 02B7
	571	02BA	20
	572	05	01
	573	3F	03
	574	BC	03
	575	3F	03
	576
	577
	578	OF	88
	579	27	80

BCTR,1 U2B1 Verzweigen, falls plus RETC,3 Rückkehr Falls Null (okay) oder

-(2 Bits)

* Diese Routine führt das Byte in bzw. von RO in den

* Puffer
*

Löschen des Paritätsbits

Ausschalten des Zeigers

WC, COM = 1

Setzen des Spezialkennzeichens

Verzweigen, falls ja

Handelt es sich um die

Steuerung?

Verzweigen, falls ja

Handelt es sich um DEL?

Keine Anzeige,falls dies der

Fall ist

Setzen des richtigen Anzeigetyps

Einführen des Zeichens in den

Speicher

EQU	S
AND,RO	H«7F'
BSTR,3	RVRS
PPSL	WC+COM
L0DA,R3	SPF
BRNA,R3	SSE
COMI,RO	H1 20«
BCTA,GT	PISP
COMI9RO	H'7F«
BCTR, EQ	RVRS
I0RA,R0	DSPI
STRAjRO	*LNPT
EORZ	RO
LODI,R1	1
BSTA,3	INCP
BSFA,O	SHU

LNPT = LNPT +1
Rücksetzen von LNPT,falls SchJjhn abgeschaltet
Läuft Durchlaufbetrieb ?

* Nunmehr wird auf die nächste Position hingewiesen

* Einstellen des Zeigers

RVRS LODA,R3 *LNPT Abrufen des gegenwärtigen

Zeichens.
EORI,R3 H'80¹ Setzen des umgekehrten Bits

BSTA,3 CKSW

CD OJ)

PIP-Assembler-Version-4 Ebene

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	580	02BC	02C0	02C0	CF	88 00
	581	02BF	02C3	17
	582		02C4
	583		02C5
	584		02C6
	585	02C9
	586		OC	63 76
	587		C3
	588	20
O	589	C1
ω	590	BF	02 CB
ο	591	1B	6C
C3
ro cn	593

595 596 597 598 599 600 601 602

603 604 605 606 607 608 609 610

02CB

02CB 02CB

02CC 02CC OC 08

02CF 44 CO 02B1 CC 08 02D4

02D5 02D5 05 STRA,R3 *LNPT Zurückführen des Bits RBTC,3 Rückkehr Zum Anrufenden

* Es erfolgt eine spezielle Berechnung der Adresse in

* der Tabelle und der Übergang zu der betreffenden Routine ;

PTST

EQU.
LODA,RU

STRZ
EORZ
STRZ
BSXA
BSTR,3

SPAT,RO Abholen des Adressenversatzes für dieses Steuerbyte

R3 Einstellen für die Indizierung

RO Null RO für Routinen

R1 Null R1

STCC,R3 Aufruf einer Speziairoutine

RVRS Setzen des Zeigers an der vorliegenden Stelle

* Start von Spezial-Byte-Routinen

STCC EQU S
*

* Keine Spezial-Steuerungs-Bytes

NSPC RETC,UN
#

* Wagenrücklauf
SCR

Rückkehr ohne etwas zu tun

LODA,RU LNPT+1 Abholen des gegenwärtigen bzw.

aktuellen Zeigers B¹11000000' Null-Byte-Position LNPT+1 Umspeicherungs-Zeiger

ANDI,RO
STRA,RO
RETC,3

* Verschieben des Zeigers nach unten

* Zeilenvorschub
SLF EQU S

LODl,R1 64 Einstellen der Konstante von

64 (1 Zeile)

NJ CO "--J CD OJ

PIP-Assembler-Version-4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	611	02D7	02E1	3F	03	96
	612	02DA		18	05
	613	02DC		04	10
	614	02DE		CC	08	00
	615	02E1	02E5	3F	03	E6
	616	02E4		17
	617
	618
	619
	620	02E5		05	01
O	621	02E7		3F	03	96
	622	02EA	02ED	B8	2A
O	623	02EC		17
	624
cn	625		02EF
	626	02ED		05	FF
ο	627
	628
ca	629	02EF	02F7	04	FF
	630	02F1		65	CO
	631	02F3		3F	03	96
	632	02F6		14
	633	02F7		04	15
	634	02F9		6C	08	03
	635	02FC		44	17
	636	02FE	0302	CC	08	00
	637	0301		17
	638
	639
	640	0302	84	03
	641
	642

BSTA,3 BCTR,EQ

INCT SLFO

LODI,RO £LN01

STRA, RO BSTA,3 RETC,3

LNPT CKSD

LNPT = LNPT +

Verzweigen, falls auf dem

Schirm

Rücksetzen zur Zeile

(Byte-Position unverändert)

Erfolgt Durchlaufbetrieb?

* Verschieben des Zeigers bzw. der Zeigermarke in Vorwärtsrichtung

EQU
LODI, R1 BSTA,3 BSFR,0 RETC,3

S 1

INCP SHU

LNPT = LNPT +1 Zurücksetzen von LNPT

* Zurückführen des Zeigers SCB LODI,R1 -1

* Bewegen des Zeigers nach oben

LODI,RO I0RI,R1 BSTA,3 RETC,0 LODI,RO I0RA,F0 ANDI,RO STRA, RO RETC,3

-1

-64

INCP LNPT = LNPT -64

Rückkehr Falls auf dem Schirm

<LN24

MODE

HM7¹

LNPI

* ETA (Zeiger-Positionierung)

SEIB ADDI,RO 3 Mache DC4 zu

* DC4 (Setzen von Zusätzen)

PIP-Assembler-Version-4 Ebene 1 Zeile ADDR LAHL B1 B2 B3 B4 Fehler Quelle

O O CJ)

643 644 645 646 647 648

649 650 651 652 653 654 655 656 657 658 659 660 661 662 663 664 665

666 667

668 669 670 671

672 673

0304 0304 84 0306 CC 03 1B 0309

030A 030A 26 030C

030D 030D OC 08 1E 0310 24 0312 CC 08 1E 0315

0316 0316 05 0318 CD 08 031B 05 031D CD 08

SDC4

ADDI,RO
STRA,R0
RETC,3

3 SPF

* DC2 (.Eintritt in den Graphik-Betrieb)

SDC2 EORI,R2 OPTI Umschalten des Graphik-Betriebs

RETC,3
*

* DC3 (,Umkehrung des Anzeigetyps)

LODA,RO
EORI,RO
STRA,RO
RETC,3

DSPT

H'80¹

DSPT

Wiedergewinnung des Anzeigetyps

Umkehrung des Typs

Speichern des geänderten Typs

* Überführen in die Ausgangsstellung SHU LODI,R1 <LN01 STRA,R1 LNPT LODI, R1 >LN01 STRA,R1 LWPT+1

* Die folgenden Zusatzinstruktionen t21 Bytes) führen

* zur Zurückführung tund Zeigerpositionierung) in ge-

* eigneter Weise im Durchlaufbetrieb

LODA,R1 SCRL

EORZ
LODI,R3

RO 3

Abholen der Hardware-Ausgangsposition

Einstellen zur Multiplikation

mit

RRL,R1 Multiplikation mit

RRL,RO (,beide Register)

BDRR,R3 S-2 Dreifach ausführen BSTA,3 INCT Addieren zur Software-Ausgangs*^

stellung

* RETC,0 Rückkehr, falls auf dem Schiraf⁰

* Nach dem Ende - deshalb Subtrahieren von 24 Zeilen ^ω

PIP-Assembler-Version-4 Ebene

Zeile ADDR LABL B1 B2 B3 BA Fehler Quelle

SHU1

674	0320	0320	17	OA	16
675				01	01
676
677					00
678	0321		77	08
679	0323		75	08	E6
680				10
681	0325	0321	20	08
682	0326		CC	00
683	0329		CC	03
684	032C		07	00
685	032E		CF	18
686	0331		05	72
687	0333		3F	58
688	0336		DB
689	0338	032E	E7
690	033A		1A
691	033C		3B
692	033E		17	05
693				09
694				20
695
696	O33F		E7
697	0341		18
698	0343		1A
99
700	O33F
701
702

EQU S

LODI,N1

LODI,RU -6 24 Zeilen

BSTA,3 INCP Addieren von -24

RETC,3 Rückkehr

* Löschen des Schirms SCS EQU

PPSL

CPSL
* Einstellen der EORZ

STRA,RO

SCSI

STRA,RO LODI,R3 STRA,R3 LODI,R1 BSTA,3 BIRR, R3 COMI,R3 .BCTR,GT

BSTR,3 RETC,3

WC+COM WC+COM =

CARY Übertrag = Startadresse

RO

SCRL Ebenso zurücksetzen des Hardware-Zeilenzeigers Setzen der Byte-Position auf Start bei Zeile Setzen der Zeile nicht im Zeiger Setzen bis zu 256 mal (4 Zeilen) ' Löschen von 256 Bytes Inkrementierran. der Zeile um Überprüfen, falls beendet

LNPT+1

LN01 LNPT 0

CLCL S+2 ΗΊ8· SCSI SHU

Falls erfolgt, Rücksetzen zur Oberseite des Schirmes Rückkehr Zum Anrufenden

* Eingetreten für Zeichen nach

* ETB oder DC4

SSE COMI,R3 S Ist spezielles Kennzeichen

(Y-Position)

BCTR,EQ SETT Verzweigung, falls ja BCTR,GT DC4A Verzweigung, falls 4,3,2,1

(DC4)

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	704	0345 0345	034C	034C	44	3F
	705	0347		CC	08 17
	706	034Α	034F	FB	24
	707		0351
	708	0352
	709	0354	3F	03 16
	710	0355
	711	0358	44	1F
	712	035Α	C1
	713	035Β	75	01
	714		20
	715		CC	08 1B
O			07	06
O			D1
O			DO
σ>	716
σι	717
	718
O	719
	720
ca	721
	722
	723
	724
	725
	726
	727
	728
	729
	730
	731

Zeiger-Einstellroutine

CTL-W- gibt die Zusatz-Zeigereinstellung frei und die nächsten beiden Eingabe-Bytes werden als Zeichenposition (X) und Zeile (Y) benutzt. Das X-Byte wird als M0D64 benutzt, so daß "A", ein "A" im ASCII-Code (101 Octal,65 Dezimal), auf die Zeichenposition 1 zeigt. In entsprechender Weise wird das Y-Byte (Zeilennummer) in einer M0D32-Weise derart benutzt, daß ein "A" im ASCII-Code die Zeile 1 liefert. Es sei darauf hingewiesen,

* daß "Z" als Zeilennummer die Zeile 26 angibt,

die jenseits der Zeile 24 liegt und vor bzw. unterhalb der Zeile 32. Irgendwelche auf den Zeile 25 bis 31 untergebrachten Daten treten nicht auf! '

* Aufbewahren der X-Zeigerposition SETX UND?l,RO ΒΌ0111111¹ MOD(RO,64) STRA,RO XPOS
BDRR,R3 DC4B

* Setzen des Zeigers bei (X,Y)
SETY EQU S

BSTA,3 SHU Rücksetzen des Zeigers

* Um Platz zu sparen, wird M0D32 anstelle von M0D24 benutzt

B¹00011111^f MOD(RO, 32) R1

UND1,R0
STRZ
CPSL
EQRZ
STRA,KO

CARY

RO

SPF

LODI,R3
RRL,R1
RRL,RO

Übertrag = 0

Null SPF,während eine Multiplikation mit 64 vorzunehmen ist

PIP-Assembler-Version-4 Ebene 1 Zeile ADDR LA-BL B1 B2 S>3 Bk Fehler Quelle

	732	035C	FB	0365	E7	7C	17
	733	035E	6D	18	08	96
	734	0361	3F	44	03
	735			64
	736			CF
	737			0370 CF
	738			1F
	739	0364	17
	741
	742
SlI W Oi	743
O
O	744
CD	745
OI ^,	746
O -~3	747
CO
CO	748
	749
	750	0365	03
	751	0367	04
	752	0369	1F
	753	036B	40	02
	754	036D	48	1B
	755	0370	08	G7
	756	0373	02
	757
	758
	759

GDRR,R3 S-2

I0RA,R1 XPOS Addieren in der S-Position BSTA,3 INCP Addieren zur Basis Die folgende Zusatzinstruktion ermöglicht bei Benutzung mit dem Zusatz-Code in der Ausgangsstellung, * den Zeiger richtig im Durchlaufbetrieb zu verwenden

*
DC4A

einzusetzen. BCFA,EQ SHUI

RETC,3

^- Falls Schirm abgeschaltet,

erfolgt Einstellung' Rückkehr Zum Anrufenden

ist eingeschlossen

Zusatz Dzw. "Wahlmöglichkeiten (in der Reihenfolge der Eingabe)

1.
2.

K/2/CTLY S/P

3. M/G

EQU

COMI,R3 BCTR, EQ ANDI,RO IORI,RO STRA,RO STRA,R3

BCTA,3

Geschwindigkeit Betriebsart

Tastatur

10/15/30 BAUD Durchlaufbetrieb oder Seiten-Betrieb Vielfache oder GCOS (lediglich CAPS)

Keine Störung der Baud-Rate

S+6

B¹OOO11111·« Sicherstellen von CAPS

B'01000000'

KEYT,R3,-

SPF Sicherstellen der Zählung für

das nächste Mal W

RVRS Setzen des Zeigers und Rückkehr⁰

Diese Tabelle enthält die Adressen der Spezialroütinen

(JD CO

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

SPAT

	760	0376	0376	00
	761	0377	00
	762	0378	00
	763	0379	00
	764	037A	00
	765	037B	00
	766	037C	00
	767	037D	00
	768	037E	22
	769	037F	1A
	770	0380	OA
	771	0381	00
	772	0382	56
O	773	0383	01
O	774	0384	00
O	775	0385	00
cn	776	0386	00
cn	777	0387	00
	778	0388	3F
CD	779	0389	42
ω co	780	038A	39
	781	038B	00
	782	038C	00
	783	038D	37
	784	038E	00
	785	038F	00
	786	0390	4B
	787	0391	00
	788	0392	24
	789	0393	OA
	790	0394	00
	791	0395	00
	792

EQU	S	Funktion	Taste	H	NAK	CTL	¥	HEX
Daten	NSPC-STCC	Null		I	SYN			(00)
Daten	NSPC-STCC	SOH		J	ETB (Zeiger)			(01)
Daten	NSPC-STCC	STX			KANN	CTL	Z	(02)
Daten	NSPC-STCC	ETX		L	EM			(03)
Daten	NSPC-STCC	EOT			Überführung in die			(04)
Daten	NSPC-STCC	ENO		M	Ausgangsstellung	CTL	/	(05)
Daten	NSPC-STCC	ACK			ESC	CTL	J	(06
Daten	NSPC-STCC	BEL			Zeiger nach oben			(07
Daten	SCD-STCC	Zeiger zurück	CTL		Zeiger nach unten			(08
Daten	SCF-STCC	Zeiger vorwärts	CTL		RS		(09)
Daten	SLF-STCC	Zeilenvorschub	CTL	R	US		(OA)
Daten	NSPC-STCC	VT		S		(OB)
Daten	SCS-STCC	An- τ. eigeschirm	CIL	T		(OC)
		löschen		Zusatzeinrichtungen)
Daten	SCR-STCC	Wa ge nrückführung	CTL	(OD)
Daten	NSPC-STCC	SO		(OE)
Daten	NSPC-STCC	SI		(OF)
Daten	NSPC-STCC	DLE		(10)
Daten	NSPC-STCC	DC1		(11)
Daten	SDC2-STCC	DC2 (graphische Zeichen) (Rückkehr)	CTL	(12)
Daten	SDC3-STCC	DC4 (Setzen von	CTL	(13)
Daten	SDC4-STCC	CTL	(14)
Daten	NSPC-STCC		(15)
Daten	NSPC-STCC		(16)
Daten	SETB-STCC		(17;
Daten	NSPC-STCC		(18;
Daten	NSPC-STCC		(19;
Daten	SHU-STCC		(1A)
Daten	NSPC-STCC	(1B)
Daten	SCU-STCC	(1C)
Daten	SLF-STCC	(1D)
Daten	NSPC-STCC	(1E)
Daten	NSPC-STCC	MF)

CD K) OJ

PIP-Assembler-Version-4 Ebene Λ Zeile ADDR LABL Β1 Β2 Β3 ß4 Fehler Quelle

	794	0396	0396	75	01	01
	795	0308		8D	08	OO
	796 7QV	039B		8C	08
	798	039E	039S	44	17	01
	799	03A0		CD	08	OO
	800	03A3		CC	08
	801	03A6		E4	10
	802	03A8		16		03
	803 804	03A9		OF	08
O	,805	03AC		E7	53
to	806	03AE		18	03
O	807	03B0		E4	15
O	808	03B2		15
O)	809		03B3
«s.	810	03B3		75	CO
O	811	0385		17
-j	812
Ct>	813
<*>	814
	815
	816
	817
	818		0386			01
	819	0386		OD	08
	820	0389		45	CO
	821	0388		07	05
	822	038D		D1
	823
	824
	825

* Diese Routine addiert R0+R1 zu LNPT und nimmt

* eine Einstellung bezüglich des Schirmendes vor *

INCP CPSL CARY Übertrag = 0 ADDA,R1 LNPT+1

ADDA,80 LNPT
INCS ANDI,RO H"17'

STRA,R1 LNTT+1

STRA,RO LNPT

* Nunmehr Überprüfung bezüglich des abgeschalteten Schirmes

COMI,RO <LN01
RETC,GT Rückkehr
LODA,R3
COMI,R3 A¹S'
BCTR,EQ CXS
COMI,RO <LN25-1
RETC,LT

CXS RES O
CPSL CC
RETC,3 Rückkehr

Nach Start? Falls nicht Betriebsart

Setzen von CC = O Bei Gleichheit

* Die.se Routine überprüft das Vorliegen des

* Durchlaufbetriebs und gelangt zum Ende, falls

* dieser Betrieb nicht vorliegt. Falls der Durch-

* laufbetrieb vorliegt, dann wird der Zeiger über-

* prüft, und die Zeile wird gelöscht (die nächsten

* 64 Zeichen), falls am Beginn einer neuen Zeile ge-

* arbeitet wird.

CKSD EQU S

LODA,R1 LNPT+1

ANDI,R1 H¹CO¹ Unberücksichtigt lassen der

Byte-Position

LODI,R3 5 Auffinden der Zeile * 8 RRL, R1

PlP-Aa*embler-Version-4 Ebene 1

-	Zeile	ADDR	LABL	B1	B2	B3
	826	038E		DU
	827	038F		FB	7C
	828	03C1		77	01
	829	03C3		AC	08	16
	830	03C6		E4	D9
	831	03C8		16
	832	03C9		77	01
	833	03CB		A4	B8
	834	03CD		75	01
	635	03CF		8C	08	16
	836	03D2		CC	08	16
	837	03D5		OC	08	01
	838	03D8		C3
O
O
O	839	03D9		44	CO
O) cn	840	03DB		CC	08	01
01	841	03BE		05	40
CD -α	842	03E0		3B	04
c*>	843	03E2		CF	08	01
co	844	03E5		17
	845
	846	03E6	03E6	04	20
	847	03E8		6C	08	1E
	848	03EB		CD	C8	00
	849	03EE		59	7B
	850	03F0	03F0	17
	851		000F
	853
	854		1000
	855
	856		1580
	857		1500

RRL,RO BDRR,R3 PPSL
SUBA,RO COMi, 80 RETC,DT PPSL
SUBI,RO CPSL
ADDA,RO STRA,RO LODA,RO STRZ

AUDI, RO STRA,RO LODI,R1

BSTR,3 STRA,R3 RETC,3

* Diese Routine

CLCL LODI,RO

I0RA,R0

STRA,RO

BRNR,R1

CLEX
SLAK

LN01

LN23
LN24

RETC,3

EQU

ORG

RES

RES

RES

RES

S-2 ΗΌ1¹ SCRL 185

ΗΌ1¹ 184 ΗΌ1¹ SCRL SCRL LNPI+1

H¹CO¹ LNPT+1 64

Setzen des Übertrags = Falls so - zum HDWR-Zeiger 23 Zeilen χ

Setzen Übertrag = 23 Zeilen χ Rücksetzen Übertrag

Sicherstellen der Byte-Position für die spätere Wiederabspeicherung der Null-Byte-Position für die Lösch-Zeile

Einstellen zum Löschen der

aktuellen Zeile

CLCL Löschen der aktuellen Zeile LNPT+1 Rücksetzen der Byte-Position Rückkehr Zum Anrufenden löscht die aktuelle Zeile A¹ « DEPT Setzen des richtigen Anzeigetyps *LNPT,R1,-S-3 Fortsetzen bis sämtliche Zeilen

erfaßt sind

Rückkehr Zum Anrufenden 1024-S CO

4096

1344

21*64

PIP-Assembler-Version-4 Ebene 1

Zeile AIlDR LABL B1 B2 B3 B4 Fehler Quelle

LN25

	858	080F	1600	04 00
	859	0811		75 FF
	860	0813		77 00
	861	0815		37
	862		0800
	863
	864	0816		00
	865	0802
	866	0803
	867	0804
	868
	869	0805
	870	0805
ca	871	0806
O	872	0807
O	873
CO	874
cn	875	0809
*»^ *™%	876	080A
	877	0808
	878	080C
ca	879	080D
	880	080E
	881	080F
	882
	883	0810
	884
	885
	886	0813
	887
	888
	889	0816
	890	0816

LNPT

* Die

KEYT

MODE

BAUD

PAT PPAT CIAT KBAT

ISR1

ICM1

0SR1

0CM1

DSR1

ROUT

EXIT

SAVO

SVPL

SDAT

SCRL

2048 2

(ACON LN01)

nächsten 20 Bytes sollten zusammenhängend bleiben RES 1 Tastaturtyp RES 1 Durchlauf/Seite RES 1 100/150/300

EQU RES RES RES RES

RES RES RES RES RES RES RES

LODI,RO CPSL PPSL RETE,UN

EQU Daten

S 1 1 1 1

1 1 1 1 1 1 O

Periphere Verbindungstabelle Parallelanschluß-Verbindung Kommunikation in Verbindung Tastatur-Verbindung DC1-Speicherung

Adresse der Eingabe-Routine

Adresse der Eingabe-Routine

Adresse der Ausgabe-Routine

Adresse der Ausgabe-Routine

Adresse der Anzeige-Routine

Adresse der Anzeige-Routine

S+1

H¹OO¹

H¹FF¹

H¹OO¹ Wiederherstellen von

Rückkehr von Unterbrechung

Wiederherstellen von RO

PSL

S 0

Start des Datenbereiches Durchlauf-Zähler

PIP-Assenibler-Version-4 Ebene 1 Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	891	0817	0817	00
	892	0818	0818	00
	893	0819	0819	00
	894	081A	081A	00
	895	081B	081B	00
	896	081C	081C	00
	897	081D	081D	00
	898	081E	081E	00
	899	081F	081F	00
	900	0820	0820	00
O	901
ta O	902	0821	0821	00
O	903	0822	0822	00
VJ on	904
	905	0823	0823	00
O
	906	0824	0824	00
OS
ca	907	0825	0825	00
	908	0826	0826	00
	909	0827	0827	00
	910	0828	0828	00
	911		0829
	912		0013
	913
	914
	915
	916
	917

XPOS	Daten	0
GKC	Daten	0
VC	Daten	0
B012	Daten	0
SPS	Daten	0
ATSW	Daten	0
DSCH	Daten	0
DSPT	Daten	0
DCNI	Daten	0
ICM2	Daten	0
*
DCMO	Daten	0
0CM2	Daten	0
*
ICNT	Daten	0
OCNT	Daten	0
ICAR	Daten	0
OCAR	Daten	0
CMCR	Daten	0
REGS	Daten	0
EDAT	EQU	S
LDAT	EQU	EDAT-SDAT
*
*
*
*

Gültiges Byte
Bits 0,1+2
Spezial-Kennzeichen Verbindungs-Schalter Leitweginformation für Verzweigung
Umkehr-Zeichen

Verzögerungswert für Eingabeübertragung COMIN
für COMIN

Verzögerungswert für Ausgabeübertragung COMOUT für COMOUT

COMIN-Anzahl der Bits, die für das Byte zurückgelassen sind COMOUT-Anzahl von Bits, die für das Byte zurückgelassen sind COMIN-Zeichen, das zusammgesetzt wird

COMOUT-Byte, welches aua-einander genommen wird
COMIN- letztes Eingabezeichen Temporär für R3 festgehalten

Länge des Datenbereiches

LC -J LO LO

PIP-Assembler-Version-4 Ebene 1

Zeile ADDR LABL B1 B2 B3 B4 Fehler Quelle

	918	= 0	ft
	919		*
	920		*
	921		*
	922
	923
	924
	925
	Gesamt-Assembler-Fehler
O
O
cn
ο

Anzahl der Unterbrechungen pro Bit 300 Baud erfordert 25 Unterbrechungen 150 Baud erfordert 50 Unterbrechungen 110 Baud erfordert 75 Unterbrechungen

Claims (4)

Patentansprüche

1. Rechner-Endgerät zum Aussenden von Daten an eine weitere Datenverarbeitungseinrichtung und zum Empfang von Daten von einer weiteren Datenverarbeitungseinrichtung sowie zum Anzeigen von Daten, dadurch gekennzeichnet,

a) daß eine Tastaturanordnung (12) vorgesehen ist, die Daten und Steuersignale mittels einer Bedienperson einzugeben gestattet,

b) daß eine Anschlußeinrichtung (11) vorgesehen ist, die als Schnittstelleneinrichtung zu der genannten weiteren Datenverarbeitungseinrichtung dient und über die Daten von der betreffenden vetteren Datenverarbeitungseinrichtung aufnehmbar bzw. an diese abgebbar sind,

c) daß eine erste Einrichtung (25,33,21,23,34,22) vorgesehen ist, die anzuzeigende Daten zu speichern und die Daten auf einem Standard-Heimfernsehgerät anzuzeigen gestattet,

d) und daß mit der Tastaturanordnung (12), der Anschlußeinrichtung (11) und der ersten Einrichtung eine zweite Einrichtung (10) verbunden ist, die zur Datenübertragung mit der genannten weiteren Datenverarbeitungseinrichtung dadurch dient, daß die Tastaturanordnung abgetastet wird und daß die von der Tastaturanordnung her erhaltenen Daten aufgenommen und eine Feststellung in dem Fall getroffen wird, daß Daten von der Anschlußeinrichtung (11) aufgenommen sind, wobei die Daten von der Tastatur oder der Anschlußeinrichtung in der genannten ersten Einrichtung zum Zwecke der Anzeige und der

030Ö65/0733

-Z-

Steuerung der Anzeige durch die betreffende erste Einrichtung gespeichert werden und wobei die angezeigten Daten an die genannte andere Datenverarbeitungseinrichtung über die Anschlußeinrichtung (11) in dem Fall aussendbar sind, daß ein bestimmtes Steuersignal von der Tastaturanordnung (12) her aufgenommen wird.

2. Endgerät nach Anspruch 1, dadurch gekennzeichnet, daß eine Modemeinrichtung (10) als Schnittstelleneinrichtung vorgesehen ist, die über ein Datenübertragungsnetzwerk mit der genannten weiteren Datenverarbeitungseinrichtung verbunden ist und die ihr endgeräteseitig zugeführte Binärdaten in für die Übertragung über das Datenübertragungsnetzwerk geeignete Signale umsetzt und die von der genannten anderen Verarbeitungseinrichtung über das Datenübertragungsnetzwerk aufgenommenen Signale in endgeräteseitig verarbeitbare Binärdaten umsetzt, daß die erste Einrichtung Binärdaten in alphanumerischer und graphischer Form auf einem Standard-Heimfernsehgerät selektiv im Format von schwarzen Zeichen in einem weißen Bild oder von weißen Zeichen in einem schwarzen Bild anzuzeigen und zu speichern gestattet,

und daß die genannte zweite Einrichtung periodisch die Anschlußeinrichtung zur Überprüfung des Empfangs von Daten und zum Zwecke der Ermittelung der Aufnahme von Daten durch die Modemeinrichtung (10) abzutasten gestattet, wobei die betreffende zweite Einrichtung selektiv die empfangenen Daten entsprechend von der Tastatur (12) her empfangenen Steuersignalen dadurch überträgt, daß die betreffenden Daten in der genannten ersten Einrichtung zur Anzeige und/oder Datenübertragung von der Anschlußeinrichtung und/oder der Modemeinrichtung übertragen werden, wozu jeweils

Ö3Ö065/0733

023733

ein entsprechendes bestimmtes Steuersignal dient, welches durch das von der Tastaturanordnung (12) her aufgenommene Steuersignal festgelegt ist, und wobei das Bildformat der Anzeige und die Auswahl des alphanumerischen oder graphischen Anzeigebetriebs entsprechend den benutzergesteuerten Steuersignalen von der Tastaturanordnung (12) festgelegt sind.

3. Endgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet,

a) daß die genannte erste Einrichtung Binärdaten in Signale umsetzt, die für die übertragung von der Endgerätseite zu der genannten anderen Datenverarbeitungseinrichtung über ein Datenübertragungsnetzwerk geeignet sind, und von der betreffenden anderen Datenverarbeitungseinrichtung über das DatenUbertragungsnetzwerk aufgenommene Signale in endgerätseitig verwendbare Binärsignale umsetzt,

b) daß die zweite Einrichtung zur Aufnahme von Binärsignalen im Parallelformat von der genannten anderen Datenverarbeitungseinrichtung für die endgerät se itige Verwendung und zur Abgabe von Binärsignalen von der Endgerätseite im Parallelformat an die betreffende andere Datenverarbeitungseinrichtung ausgelegt ist,

c) daß eine dritte Einrichtung vorgesehen ist, die die endgerätseitige Eingabe von Daten und Steuersignalen durch eine Bedienperson ermöglicht,

d) daß eine vierte Einrichtung vorgesehen ist, die Binärdaten zu speichern und auf einem Standard-Heimfernsehgerät anzuzeigen gestattet,

e) und daß eine fünfte Einrichtung vorgesehen ist, die eine Vielzahl von vorprogrammierten Befehlen derart ausführt, daß eine feststellung dann treffbar ist, wenn Daten von der ersten Einrichtung oder der zweiten Einrichtung aufgenommen

03ÖÖ6S/0733

werden, und daß die dritte Einrichtung daraufhin abtastbar ist, daß die Eingabe von Daten oder Steuersignalen feststellbar ist und daß aus den Steuersignalen feststellbar ist, ob die von der ersten Einrichtung, der zweiten Einrichtung oder der dritten Einrichtung eingegebenen Daten anzuzeigen und gleichzeitig von der ersten oder zweiten Einrichtung an die genannte andere Datenverarbeitungseinrichtung ausgesendete Daten durch von der Bedienperson abgegebene Steuersignale aufgenommen oder angezeigt werden, wobei gegebenenfalls die Daten in der vierten Einrichtung abgespeichert und das Anzeigeformat der betreffenden vierten Einrichtung in Übereinstimmung mit Steuersignalen steuerbar ist, die von einer Bedienperson eingebbar sind, derart, daß die vierte Einrichtung veranlaßt wird, eine durch Steuersignale geforderte und in Übereinstimmung mit den durch eine Bedienperson eingegebenen Daten festgelegte graphische Information oder alphanumerische Information anzuzeigen.

4. Endgerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

a) daß ein Fernsehgerät zur Anzeige von Daten vorgesehen ist, die einem Eingang als Bildsignalgemisch zuführbar sind, welches Videodaten, Horizontal-Synchro nisi er- und Austastdaten sowie Vertikal-Synchronisier- und Austastdaten umfaßt,

b) daß eine erste Einrichtung ausgangsseitig am Eingang des Fernsehgerätes angeschlossen ist und an einem Zeichendateneingang anzuzeigende Daten und H-Synchronisiersignale bzw. Leitungsaktivitätssignale aufzunehmen gestattet, durch die Horizontalsynchronisiersignale, Austastsignale, Vertikal-Synchronisiersignale und Austastsignale zur Steuerung

030065/0733

der Vertikal-Synchronisierung bzw. der Austastung aufnehmbar sind, wobei die betreffende erste Einrichtung die ihr eingangsseitig zugeführten Signale in das Bildsignalgemisch umzusetzen gestattet,

c) daß eine zweite Einrichtung vorgesehen ist, die anzuzeigende Daten zu speichern gestattet und die an einem Dateneingang die anzuzeigenden Daten aufzunehmen vermag, wobei ein Zeichen-Datenausgang mit dem Zeichendateneingang der genannten ersten Einrichtung zur Abgabe der anzuzeigenden Daten an die betreffende erste Einrichtung verbunden ist, wobei ein Adresseneingang zur Aufnahme der Adresse vorgesehen ist, unter der an dem betreffenden Dateneingang aufgenommene Daten in einem Schreibbetrieb speicherbar sind, wobei der betreffende Adresseneingang zur Aufnahme der Adresse dient, unter der Daten zur Abgabe am Datenausgang in einem Lesebetrieb wieder bereitstellbar sind, und wobei ein Steuereingang zur Aufnahme eines 0MEM-Signals vorgesehen ist, durch welches die zweite Einrichtung entweder im Lesebetrieb oder im Schreibbetrieb steuerbar ist,

d) daß eine dritte Einrichtung vorgesehen ist, die ausgangsseitig an dem Adresseneingang der zweiten Einrichtung angeschlossen ist und die einen Adreßbuseingang sowie einen Horizontal- und Vertikal-Adresseneingang aufweist, wobei die betreffende dritte Einrichtung die Adresse am Adreßbuseingang zu dem genannten Ausgang fUr die Verwendung durch die genannte zweite Einrichtung in dem Fall durchzuschalten gestattet, daß der Schreibbetrieb vorliegt, während die Adresse an dem Horizontal- und Vertikal-Adresseneingang zu dem Ausgang für die Verwendung von der zweiten Einrichtung im Lesebetrieb durchschaltbar ist, wobei das betreffende Umschalten durch ein ISW-Steuereingangssignal

030065/0733

steuerbar ist,

e) daß eine Takteinrichtung zur Abgabe einer Zeittaktsignalfolge vorgesehen ist,

f) daß eine vierte Einrichtung vorgesehen ist, die Perioden der Zeittaktsignalfolge zu zählen und die Horizontal- und Vertikal-Adressensignale zu erzeugen vermag, die an die dritte Einrichtung ausgesendet werden, wobei die betreffende vierte Einrichtung außerdem die H-Synchronisiersignale und die Leitungsaktivitätssignale erzeugt und an die genannte erste Einrichtung abgibt und ferner ein Unterbrechungsanforderungssignal nach dem Schreiben von jeweils N Zeilen erzeugt, wobei N eine bestimmte Zahl ist,

g) daß eine Tastatureinrichtung mit einer Vielzahl von Schaltern und einer Vielzahl von Abtastleitungen sowie einer Vielzahl von Leseausgängen vorgesehen ist, an denen für jede gesonderte Kombination von VerknUpfungszuständen der Abtasteingänge und der Schalteraktivierung der Tastatureinrichtung ein gesonderter Verknüpfungszustand hervorrufbar ist,

h) daß die Parallelanschlußeinrichtung ein Eingaberegister und ein Ausgaberegister aufweist, wobei das Eingaberegister zur Aufnahme von Daten von der genannten anderen Datenverarbeitungseinrichtung und zum Setzen eines die Belegung des Anschlusses auf der Eingangsseite anzeigenden Speicherbits auf die Aufnahme eines Signals hin dient und wobei in dem betreffenden Ausgaberegister zu der genannten anderen Datenverarbeitungseinrichtung hin zu übertragende Daten aufnehmbar sind und ein die Belegung des betreffenden Anschlusses in Abgaberichtung anzeigendes Speich#rbit vorgesehen ist, i) und daß eine Steuereinrichtung vorgesehen ist, die die Endgerätefunktion zu steuern gestattet und bei der eine Datenbusleitung mit dem Dateneingang

03ÖÖ65/0733

der genannten zweiten Einrichtung verbunden ist und das jSMEM-Signal für den Steuereingang der zweiten Einrichtung erzeugt und an diesen abgibt, derart, daß die betreffende zweite Einrichtung in dem Fall in den Schreibbetrieb umschaltet, daß die Steuereinrichtung versucht, anzuzeigende Daten in der zweiten Einrichtung abzuspeichern, wobei die Anzahl von Unterbrechungsanforderungen von der vierten Einrichtung aufnehmbar und zählbar ist, wobei die Vertikal-Synchronisier- und Austastsignale für die erste Einrichtung auf die Ermittlung einer bestimmten Zählung der Unterbrechungsanforderung hin erzeugbar und abgebbar sind, wobei die Adresse und das ISW-Steuersignal an den Adressenbuseingang und das ISW-Steuereingangssignal an die dritte Einrichtung abgebbar sind, derart, daß diese Einrichtung die Adresse zum Adresseneingang der zweiten Einrichtung in dem Fall durchschaltet, daß die betreffende zweite Einrichtung sich im Schreibbetrieb befindet, derart, daß die Lage der Speicherung von anzuzeigenden Daten in der betreffenden zweiten Einrichtung gesteuert wird, wobei eine selektive Verbindung mit der Tastatureinrichtung über die Datenbusleitung vorhanden ist, die mit dem Leseausgang verbunden ist, wobei ein Teil der Adreßbusleitung mit dem Abtasteingang derart verbunden ist, daß die Tastatureinrichtung zur Ermittelung der Aktivierung des jeweiligen Zeichens und der Steuertasten abtastbar ist, wobei die Daten an den Abtasteingängen und den Leseausgängen in einen Code codierbar sind, wobei die so gewonnenen Zeichendatan in Übereinstimmung mit den Steuerzeichen verarbeitbar sind, die von der Tastatureinrichtung her aufgenommen werden, und den Eingabe- und Ausgaberegistern der Parallelanschlußeinrichtung dazu zuführbar sind, daß zu der genannten anderen Datenverarbeitungseinrichtung zu übertragende Daten in das Ausgaberegister

030065/0733

auf Wunsch durch eine Bedienperson ladbar sind, wobei das die Belegung des Ausgabeanschlusses anzeigende Speicherbit derart setzbar ist, daß der betreffenden anderen Datenverarbeitungseinrichtung signalisiert wird, daß Daten für ein Auslesen verfügbar sind, und wobei das die Belegung des Eingabeanschlusses anzeigende Speicherbits zur Ausführung eines Lesevorgangs in dem Fall abtastbar ist, daß Daten in das betreffende Eingaberegister durch die betreffende andere Datenverarbeitungseinrichtung geladen worden sind, um endgeräteseitig verarbeitet zu werden und um die Daten in Übereinstimmung mit vorliegenden Wünschen auszulesen und zu verarbeiten.

Endgerät nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,a)daß die Tastaturanordnung eine Vielzahl von Zeichen- und Steuerschaltern in einer Matrix enthält, wobei eine Seite der Schalter der jeweiligen Spalte mit einer Abtastzeile verbunden ist, wobei die andere Seite der Schalter in der jeweiligen Zeile mit einer Leseleitung verbunden ist, wobei die Tastatur einer Bedienperson ermöglicht, Zeichendaten und Steuersignale durch Abgabe jeweils eines binären Datenbytes über die Leseleitungen für jede gesonderte Kombination von Zeichen- oder Steuerschalterbetätigungen und Binärdatenbytes über die Abtastleitungen abzugeben, b) daß eine Modemeinrichtung zur endgerätseitigen Verbindung mit der genannten anderen Datenverarbeitungseinrichtung über ein Fernübertragungssystem vorhanden ist, wobei die betreffende Modemeinrichtung ihr endgerätseitig zugeführte Binärdaten in für die übertragung über das betreffende übertragungssystem geeignete Signale und von der genannten anderen Datenverarbeitungseinrichtung über das

038065/0733

genannte Übertragungssystem aufgenommene Signale in Binärdaten für die endgerätseitige Verarbeitung umzusetzen gestattet und wobei die betreffende Modemeinrichtung an einem Dateneingang an die betreffende andere Datenverarbeitungseinrichtung auszusendende Daten aufzunehmen und an einem Datenausgang endgerätseitig abzugebende Daten auszusenden gestattet,

c) daß eine Parallelanschlußeinrichtung vorgesehen ist, die eine Verbindung zwischen der Endgerätseite und der genannten anderen Datenverarbeitungseinrichtung über eine Vielzahl von Parallelleitungen vorzunehmen gestattet, über die Datensignale zu bzw. von der betreffenden Datenverarbeitungseinrichtung übertragbar sind, wobei die betreffende Parallelanschlußeinrichtung ein Eingaberegister zum Aufnehmen und Festhalten von Daten von der betreffenden anderen Datenverarbeitungseinrichtung und zum Setzen eines Belegungskennzeichens auf das Laden hin sowie ein Ausgaberegister zum Aufnehmen und Festhalten von Daten von

der Endgerätseite für die Übertragung zu der genannten Datenverarbeitungseinrichtung und zum Setzen eines Belegungskennzeichens auf ein Laden hin aufweist,

d) daß eine Speichereinrichtung vorgesehen ist, die endgerätseitig anzuzeigende Daten zu speichern gestattet und die an einem Dateneingang die zu speichernden Daten in einem Schreibbetrieb aufzunehmen gestattet und an einem Zeichen-Datenausgang Daten in einem Lesebetrieb bereitzustellen gestattet, die aus dem Speicher für eine Anzeige bereitgestellt werden,

wobei der Zeichen-Datenausgang selektiv mit dem Ausgaberegister der Parallelanschlußeinrichtung derart verbunden ist, daß eine gleichzeitige Anzeige und Übertragung von Zeichendaten zu der genannten anderen Datenverarbeitungseinrichtung ermöglicht ist, wobei die selektive Verbindung unter der Steuerung

030065/0733

eines Memo-Steuersignale erfolgt, wobei die Speichereinrichtung einen Adresseneingang aufweist, der zur Aufnahme der Adresse für die Abspeicherung der Daten im Schreibbetrieb und zur Aufnahme der Adresse dient, unter der Daten im Lesebetrieb abgeholt werden, und wobei ein Steuereingang vorgesehen ist, der zur Aufnahme eines #MEM-Steuersignals dient, durch das die Auswahl des Lesebetriebs oder des Schreibbetriebs vornehmbar ist,

e) daß eine Schalteinrichtung vorgesehen ist, die die Adresse von einem von zwei Eingängen zu einem mit dem Adresseneingang der Speichereinrichtung von jedem der beiden ein Adressenbyte aufnehmenden Eingänge durchzuschalten gestattet, wobei ein Steuereingang ein ISW-Steuersignal aufzunehmen gestattet, durch welches die Eingangsumaschaltung vornehmbar ist,

f) daß eine Takteinrichtung vorgesehen ist, die eine stabile Zeitsteuersignalfolge abzugeben gestattet,

g) daß eine Untersetzer-Zählereinrichtung vorgesehen ist, die die Perioden der Zeitsteuersignalfolge zu zählen gestattet und die ein Advhosp-Signal nach jeweils N Perioden der Zeitsteuersignalfolge zu erzeugen gestattet, wobei N eine bestimmte Zahl ist, die anzeigt, daß eine Zeichenanzeigezeit verstrichen ist,

h) daß ein Fernsehgerät für die Anzeige der Videodaten vorgesehen ist, die in einem einem Eingang des Fernsehgeräts zugeführten Bildsignalgemisch enthalten sind,

i) daß eine Einrichtung vorgesehen ist, die das Bildsignal zu erzeugen gestattet, 1) und daß diese Einrichtung einen Horizontal-Adreßzähler zur Zählung der Perioden des Advhosp-Signals sowie zur Erzeugung eines H-Synchronisiersignals am Ende jeder von dem Fernsehgerät geschriebenen Zeile zum Zwecke der Synchroni-

030065/0733

sierung des Horizontal-Ablenkoszillators des Fernsehgeräts und eines Zeilenaktivitätssignals zur Austastung der Fernsehanzeige auf der rechten und linken Seite . der anzuzeigenden Datenzeichen oder graphischen Daten umfaßt, wobei eine binäre Darstellung der Zählerstellung der Advhosp-Signalperioden als Horizontal-Adressenausgangssignal erzeugbar ist, durch welches die Horizontaladresse des anzuzeigenden Datenbytes darstellbar ist, wobei der Horizontal-Adressenausgang mit einem Teil eines der Eingänge der Schaltereinrichtung derart verbunden ist, daß der betreffende Horizontal-Teil der Adresse des von der Speichereinrichtung im Lesebetrieb wieder bereitzustellenden Zeichens verbunden ist,

m) daß ein Vertikal-Adreßzähler für die Zählung des Auftretens des H-Synchronisiersignals und zur Erzeugung einer binären Darstellung der betreffenden Zählerstellung als Vertikal-Adressenausgangsbyte vorgesehen ist, welches die Zeile bezeichnet, die das Fernsehgerät anzeigt, wobei ein Unterbrechungsanforderungssi gnal nach jeder M-ten Zeile erzeugbar ist, wobei M eine bestimmte Zahl bedeutet, und wobei der Vertikal-Adressenausgang mit dem übrigen Teil des Eingangs der mit dem Horizontal-Adressenausgang verbundenen Schaltereinrichtung verbunden ist, n) daß eine Zeichengeneratoreinrichtung vorgesehen ist, die eine Vielzahl von Gruppen von binären Bytes zu speichern gestattet, wobei jede Gruppe von Bytes ein Zeichen charakterisiert, welches endgerätseitig anzeigbar ist, wobei jedes Zeichen aus einer Punktmatrix besteht, die aus hellen und dunklen Punkten aufgebaut ist, wobei jede Gruppe der binären Bytes ein Byte umfaßt, welches die jeweilige Zeile in der betreffenden Punktmatrix angibt, wobei der Zeichengenerator einen Zeichen-

030068/0733

3023733

Dateneingang aufweist, der mit dem Zeichen-Datenausgang der Speichereinrichtung derart verbunden ist, daß er die Zeichendaten des anzuzeigenden Zeichens aufzunehmen gestattet, derart, daß diese Daten als Adresse für die in einer Zeile zum jeweiligen Zeitpunkt anzuzeigende bestimmte Matrix dienen, wobei der Zeichengenerator einen Eingang für die Aufnahme eines Teiles des Vertikal-Adressenausgangsbytes aufweist, wobei der betreffende Teil zur Steuerung der anzuzeigenden Matrixzeile dient, und wobei der Zeichengenerator einen Punkt-Zeilenausgang aufweist, von dem ein Punkt-Zeilenbyte abgebbar ist, welches eine angezeigte Zeile der Punktmatrix bezeichnet,

o) daß ein Zeichenschieberegister mit einem Parallel-Ladeeingang an dem betreffenden Punkt-Zeilen-Byteausgang und an einem Video-Ausgang angeschlossen ist und mit einem Takteingang mit der betreffenden Takteinrichtung verbunden ist, wobei das betreffende Zeichen-Schieberegister zur Aufnahme des betreffenden Punkt-Zeilenbytes im Parallelformat und zum Herausschieben des betreffenden Bytes vom Video-Ausgang in Synchronismus mit der Takteinrichtung dient, wobei das Herausschieben im Serienformat erfolgt und wobei die abgegebenen Daten als Video-Datenkomponente des Bildsignalgemischs auftreten,

p) daß ein Video-Statusregister mit einem Daten-Buseingang und Vertikal-Synchronisier- und Austastausgängen für die Aufnahme von Daten vorgesehen ist, die kennzeichnend sind dafür, daß ein Vertikal-Synchronisationsimpuls zur Synchronisation des Vertikal-Ablenkoszillators des Fernsehgeräts auftreten sollte, wobei das Vertikal-Synchronisieramsgangssignal einen bestimmten Verknüpfungszustand

030068/0733

auf das Auftreten eines weiteren bestimmten Verknüpfungszustands auf der genannten Datenbusleitung anzunehmen gestattet und wobei das Video-Statusregister Daten auf der Datenbusleitung aufzunehmen gestattet, die kennzeichnend sind dafür, daß eine Vertikal-Austastung der Anzeige in dem Fernsehgerät auftreten sollte, und die die Abgabe des Austast-Ausgangssignals mit einem bestimmten Verknüpfungszustand bewirken, q) daß eine Verknüpfungseinrichtung vorgesehen ist, die mit dem Videoausgang des Zeichen-Schieberegisters und mit den Vertikal-Synchronisier- sowie Austastausgängen des Video-Statusregisters verbunden ist und die die Horizontal-Synchronisier- und Aktivitätssignale von der Horizontal-Adreßzählereinrichtung her aufnimmt, wobei die betreffende Verknüpfungseinrichtung sämtliche Signale zu einem einzigen Bildsignalgemisch verknüpft, das an den Fernsehempfänger abgebbar ist,

r) und daß eine digitale Prozessoreinrichtung vorgesehen ist, die die Eingabe- und Ausgabefunktionen sowie die Anzeigefunktion auf der Endgerätseite steuert und die eine Adreßbusleitung aufweist, welche mit den Abtastleitungen der Tastatureinrichtung derart verbunden ist, daß jede Abtastleitung periodisch gespeist wird, wobei ferner eine Datenbusleitung vorgesehen ist, die mit den Leseleitungen selektiv verbunden ist und über die die Datenbytes lesbar und in Übereinstimmung mit der Information auf der Adreßbusleitung zu einem gesonderten Zeichen-Datencode je Zeichen und Steuerzeichen der Tastatureinrichtung codierbar sind, wobei die Verarbeitung der Daten in Übereinstimmung mit den Wünschen einer Bedienperson vornehmbar ist, wobei die Datenbusleitung mit dem Eingaberegister und dem Ausgaberegister verbunden

030065/0733

ist und die Belegung des Eingangsanschlusses und des Ausgangsanschlusses der Parallelanschlußeinrichtung anzeigende Kennzeichen umfaßt, wobei die Ermittelung des Status des die Belegung des Ausgabeanschlusses anzeigenden Kennzeichens und das Laden des Ausgaberegisters mit den zu der genannten anderen Datenverarbeitungseinrichtung auszusendenden Daten erfolgt, wobei periodisch der Status des die Belegung des Eingabeanschlüsses anzeigenden Kennzeichens und das Lesen der in das Eingaberegister durch die genannte andere Datenverarbeitungseinrichtung geladenen Daten erfolgt, wobei die Verarbeitung der Daten in Übereinstimmung mit bedienungsseitigen Wünschen erfolgt, wobei eine Steuerung in dem Fall erfolgt, daß das betreffende Zeichen-Datenausgangssignal der Speichereinrichtung dem Ausgaberegister durch Steuerung des Memo-Signals zugeführt wird, wobei ein Steuerausgang mit der Modemeinrichtung derart verbunden ist, daß Binärdaten an die betreffende Modemeinrichtung für die Übertragung zu der genannten anderen Datenverarbeitungseinrichtung abgebbar sind, wobei ein Steuereingang mit der Modemeinrichtung derart verbunden ist, daß die Aufnahme von Daten durch den Modem feststellbar ist, wobei die Verarbeitung der Daten entsprechend bedienungsseitigen Wünschen erfolgt, wobei die Verarbeitung unter der Steuerung durch eine Bedienperson durch Steuerzeichen erfolgt, die von der Tastatureinrichtung eingebbar sind, wobei die Verarbeitung die Aufnahme von Daten entweder von der Tastatureinrichtung, der Modemeinrichtung oder der Parallelanschlußeinrichtung und die Aussendung an irgendeine Kombination des Fernsehgeräts, der Parallelanschlußeinrichtung und der Modemeinrichtung einschließt, wobei die Datenbusleitung mit dem Daten-

030065/0733

-15- 3023-733

eingang der Speichereinrichtung zur Abgabe der abzuspeichernden Zeichen im Schreibbetrieb verbunden ist, wobei die Adressenbusleitung mit dem anderen Eingang der beiden Eingänge der Schaltereinrichtung derart verbunden ist, daß die Adresse zur Speicherung von Daten im Schreibbetrieb abgebbar ist, wobei die digitale Prozessoreinrichtung auf die Unterbrechungsanforderung von dem Vertikal-Adreßzähler hin die Anzahl von Unterbrechungsanforderungen zählt und das Vertikal-Synchronisierbit bei zwei bestimmten Zählerstellungen setzt bzw. zurücksetzt, und wobei das Setzen und Zurücksetzen des Austastbits bei zwei bestimmten Zählerstellungen über die Datenbusleitung erfolgt, die mit dem Eingang des betreffenden Video-Statusregisters zur Steuerung der Anzeigefunktion verbunden ist.

030065/0733

ORIGINAL INSPECTED