DE3023834A1 - Schaltungsanordnung fuer ein rechnerendgeraet - Google Patents

Description

DIPL. ING. HEINZ BARDEHLE PATENTANWALT

Aktenzeichen:

München, 2 5. Juni 1980

Mein Zeichen: ρ 30 J6

Honeywell Information Systems Inc. 200 Smith Street Waltham, Mass., V.St.v.A.

Schaltungsanordnung für ein Rechnerendgerät

030063/0884

^- ρ 3036 302383A

Beschreibung

Die Erfindung liegt generell auf dem Gebiet der Digitalrechner-Peripheriegeräte und insbesondere auf dem Gebiet der programmierbaren Computer-Terminals bzw. -Datenendgeräte. Die bisher bekannten Datenendgeräte bzw. Terminals haben teure Kathodenstrahlröhren und spezielle Schnittstellenchips, wie USART-Chips (universielle synchroneasynchrone Empfangs-Sende-Bausteine) für die Abwicklung des Datenaustausches mit dem Hauptrechner und für die Anzeige der von dam Hauptrechner bereitgestellten Information verwendet. Die billigsten im Jahre 1979 erhältlichen Datenendgeräte betrugen etwa 500 Dollar; diese Datenendgeräte waren dabei nicht so leistungsfähig oder flexibel wie das nachstehend angegebene Datenendgerät gemäß der vorliegenden Erfindung.

Die hier beschriebene Hardware gestattet das Lesen und Schreiben auf einer Serien-Datenübertragungsleitung mit einstellbaren Geschwindigkeiten bis zu 600 BAUD unter Verwendung eines Modems. Dabei können eine Tastatur gelesen und an einem Parallel-Anschluß Lese- und Schreibvorgänge ausgeführt werden. Sämtliche von irgendeiner Eingabe her stammenden Daten können auf einer Schwarz-Weiß-Fernsehanlage dargestellt werden, und sämtliche angezeigten Daten können gleichzeitig über Serien- oder Parallel-Anschlüsse ausgegeben werden. Dabei sind große und kleine Buchstaben sowie ein Seiten- und Rollbetrieb möglich, und außerdem kann jegliche Kombination von Eingaben und Ausgaben von der Tastatur her eingestellt werden. Außerdem ist eine Feldänderung möglich. Überdies sind auch ein Wagenrücklauf, ein Zeilenvorschub, ein Schirmlöschen, ein überführen

030063/0884

in die Ausgangsstellung und eine Zeigereinstellung ermöglicht. Schließlich existieren begrenzte graphische Eigenschaften infolge der Verwendung eines PROM-Speichers, also eines programmierbaren Festwertspeichers, der mittels irgendwelcher graphischer Muster programmiert sein kann, die von einem einzelnen Benutzer erwünscht sind.

Die Vielzahl von Funktionen und die Flexibilität der angegebenen Anordnung gehen auf die Verwendung eines programmierten Mikroprozessors zurück. Die geringen Kosten werden hauptsächlich durch die Verwendung eines Standard-Heimfernsehempfängers in Verbindung mit einem Mikroprozessor erzielt, der so programmiert ist, daß viele der Funktionen ausgeführt werden, die früher durch gesonderte Chips ausgeführt worden sind.

Zum Stand der Technik gehört eine Vielzahl von Computer-Datenendgerätanordnungen. Das bisher billigste Rechnerendgerät kostet jedoch mehr als das Zweifache des erfindungsgemäßen Rechnerendgerätes, wobei dieses bisher erhältliche billigste Rechnerendgerät aus einem Bausatz zusammengebaut werden konnte. Überdies weist kein bisher bekanntes Datenendgerät soviele Wahlmöglichkeiten und Fähigkeiten auf wie das erfindungsgemäße Datenendgerät, welches zu_jdem sehr billig ist.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein verbessertes Datenendgerät zu schaffen, das einfacher und billiger ist als.die bisher bekanntgewordenen Datenendgeräte.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

030063/0884

-Je -

Gemäß der Erfindung ist eine Unterkombination eines Gesamtsystems geschaffen, welches für Eingabe/Ausgabe-Datenübertragungen und für die Anzeige von Daten von einer anderen Datenverarbeitungseinrichtung her dient. Die Erfindung könnte allein benutzt werden, d.h. ohne die besondere Anzeigeanordnung des Gesamtsystems, oder sie könnte mit einem Drucker oder einem anderen Typ einer Anzeigeanordnung unter Verwendung einer Kathodenstrahlröhre oder mit einer anderen Schaltungsanordnung für die Ausnutzung eines Standard—Fernsehgeräts verwendet werden. Der Klarheit halber wird die Erfindung jedoch im Zusammenhang mit dem Gesamtsystem der bevorzugten Ausführungsform erläutert werden. Weitere Ausführungsformen werden ohne weiteres ersichtlich werden.

Allgemein gesagt umfaßt das angegebene Endgerät eine Kombination mehrerer verschiedener Unterkobminationen. Jede dieser Unterkombinationen kann gesondert hergestellt und allein oder in Verbindung bzw. Kombination mit der anderen Unterkombination oder in Kombination mit einer anderen Anordnung verwendet werden, die dieselben oder ähnliche Funktionen ausführt wie die hier angegebenen Unterkombinationen .

Die hier beschriebene bevorzugte Ausführungsform könnte generell in zwei Unterkombinationen aufgeteilt werden_e Die erste Unterkombination bildet eine Einrichtung zur Speicherung von Daten, die anzuzeigen sind und die auf einem Standard-Heimfernsehempfänger angezeigt werden. Die zweite Unterkombination und die hier erfaßte Erfindung bildet eine Einrichtung, die Daten an eine weitere Datenverarbeitungseinrichtung aussendet und Daten von einer weiteren Datenverarbeitungseinrichtung aufnimmt oder die Daten von einer Tastatur her aufnimmt und diese Daten an die erste Unterkombination abgibt, und zwar zum Zwecke der Abspeicherung

030063/0864

und zur Aussendung der ausgesendeten oder empfangenen Daten in der ersten Unterkombination. Die zweite Unterkombination arbeitet außerdem in Synchronismus mit der Anzeige durch die erste Einrichtung zusammen.

Die zweite Unterkombination umfaßt eine Tastatur zur Eingabe von Daten und Steuersignalen durch eine Bedienperson, einen Parallelanschluß und/oder ein Modem sowie einen Mikroprozessor. Die Daten von der Tastatur können angezeigt und/oder vom Parallelanschluß und/oder dem Modem ausgesendet werden.

Der Parallelanschluß dient als Schnittstelleneinrichtung zwischen dem Rechnerendgerät und einer weiteren, in der Nähe befindlichen Datenverarbeitungseinrichtung, so daß Daten an die betreffende andere Datenverarbeitungseinrichtung im Parallelformat ausgesendet oder von dieser empfangen werden können.

Der Modem dient als Schnittstelleneinrichtung zwischen dem Endgerät und einer weiteren Datenverarbeitungseinrichtung, die in einer Entfernung von dem Endgerät über Fernsprechleitungen oder über irgendein anderes Datenübertragungsnetzwerk angeschlossen ist. Der Modem setzt die binären Daten von dem Rechnerendgerät in für die Übertragung über das Übertragungsnetzwerk geeignete Signale um» Außerdem setzt der Modem die von der anderen Datenverarbeitungseinrichtung über das Übertragungsnetzwerk empfangenen Signale in binäre Daten um, die von dem Endgerät in der Anzeigeeinrichtung und/oder für die gleichzeitige Aussendung von dem Parallelanschluß verwendet werden.

Der Mikroprozessor ist mit der Tastatur, dem Modem, dem Parallelanschluß und der ersten Unterkombination über eine Datenbusleitung, eine Adreßbusleitung oder

030063/008

-S-

ein bzw. mehrere Steuereingabe- und Steuerausgabesignale verbunden. Der Mikroprozessor dient dazu, die Eingabe/Ausgabe-Datenübertragungsfunktionen des Rechnerendgerätes zu steuern. Bei der bevorzugten Aus führungsform dient der Mikroprozessor dazu, Vertikal-Synchronisations- und Austastsignale an die erste Unterkombination abzugeben, in der die betreffenden Signale für die Anzeigefunktion verwendet werden.

Die Eingabe/Ausgäbe-Funktionen werden durch den Mikro~ prozessor dadurch gesteuert, daß die Tastatur, der Parallelanschluß und der Modem .periodisch abgetastet werden, um eintreffende Daten zu testen bzw. festzustellen. Die an den Mikroprozessor über die Tastatur ausgesendeten Steuersignale steuern die Operation des Systems und der ausgewählten Zusatzeinrichtungen. Die bei dem Modem eintreffenden Daten werden durch den Mikroprozessor abgetastet bzw. ermittelt, wenn ein Startbit aufgenommen wird. Dieses Startbit bildet den ersten Übergang von einem konstanten Strom von Verknüpfungssignalen 1 zu einem ersten Verknüpfungssignal Die Steuersignale von der Tastatur her veranlassen den Mikroprozessor eine Steuerung dahingehend vorzunehmen, ob die Anzeige durch die erste Unterkombination im alphanumerischen Betrieb oder im graphischen Betrieb erfolgt und ob eine weiße Darstellung in einem schwarzen Bild oder eine schwarze Darstellung in einem weißen Bild erfolgt. Außerdem erfolgt eine Steuerung dahingehend, ob die Anzeige im Seitenbetrieb oder im Durchlaufbetrieb erfolgt. Dazu wird an die erste Unterkombination die Vertikal-Adresse der ersten anzuzeigenden Zeile abgegeben. Schließlich gibt der Mikroprozessor die anzuzeigenden Daten an die erste Unterkombination ab und steuert unter der Leitung einer Bedienperson durch Steuersignale von der Tastatur die Datenübertragungsart, d.h. ob diese Daten gleichzeitig von dem Modem oder dem Parallelanschluß oder von beiden Einrichtungen übertragen

030063/0884

werden. Die zweite Unterkombination könnte ohne die erste Unterkombination allein verwendet werden, sofern die Anzeigefunktion nicht erwünscht ist.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm das Gesamtsystem. Fig. 2 und 3 zeigen Verknüpfungsdiagramme eines RAM-Speichers.

Fig. 4A und 4B zeigen ein "\fentnupfungsdiagramm eines Video-Generators.

Fig. 5 zeigt ein Verknüpfungsdiagramm einer Taktschaltung sowie eines eine Untersetzung um neun vornehmenden Zählers.

Fig. 6 zeigt ein Verknüpfungsdiagramm von Horizontal- und Vertikal-Zählern sowie einer zwei zuführende Leitungen und eine abführende Leitung aufweisenden Multiplexer-Schalte inrichtung.

Fig. 7A und 7B veranschaulichen anhand eines Verknüpfungsdiagramms die Beziehung eines EOM-Programmspeichers hinsichtlich der vorhandenen Adreß- und Datenbusleitungen. Fig. 8 zeigt in einem Verknüpfungsdiagramm einen Parallelanschluß .

Fig. 9 zeigt in einem Verknüpfungsdiagramm einen Mikroprozessor sowie eine Adreßbusleitung und einenTastatur-Ausgang.

Fig. 10 zeigt in einem Verknüpfungsdiagramm eine graphische Zusatzeinrichtung.

Fig. 11 zeigt in einem Verknüpfungsdiagramm eine Modem/ Telephon-Schnittstelleneinrichtung. Fig. 12 zeigt einen Schaltplan von Modem-Filtern.

030063/0864

_^_ 3023334

-44-

Fig. 13 zeigt den Aufbau eines Bildsignalgemischs. Fig. 14 zeigt einen Verknüpfungsplan einer Tastatur.

Im folgenden wird die bevorzugte Ausführungsform der Erfindung im einzelnen erläutert. Zunächst sei auf Fig. 1 Bezug genommen, in der die Hauptelemente des Systems bzw. der Anlage als hinsichtlich ihrer gesamten Funktionsbeziehung miteinander verbunden dargestellt sind. Die anzuzeigenden Daten werden dem Endgerät bzw. Terminal entweder über den Modem 10, den Parallelanschluß 11 oder die Tastatur 12 eingegeben. Die Daten von der Tastatur 12 oder von dem Parallelanschluß bzw. Parallel-Port 11 gelangen über die Datenbusleitung 13 zu dem Mikroprozessor 14 hin.

Der Mikroprozessor 14 dient dazu, die Tastatur 12 abzutasten, wozu die Adreßbusleitung 15 und ein Decoder 16 verwendet werden, der vier Eingangsleitungen und zehn Ausgangsleitungen aufweist. Durch Verknüpfung der Ausgangssignale auf den Leseleitungen 17 - die betreffenden Ausgangssignale werden durch das Schließen von Tasten der Tastatur 12 hervorgerufen mit dem Adreßbitmuster auf dem betreffenden Teil der Adreßbusleitung 15, der die betreffenden Ausgangssignale auf den Leseleitungen 17 hervorruft (Abtastleitungen 107, siehe Fig. 14) bestimmt der Mikroprozessor 14, welche Taste gedrücktworden ist. Außerdem codiert der Mikroprozessor diese Daten in das richtige bzw. in Frage kommende Zeichen, und zwar im ASC II-Code (amerikanischer Standardcode Nr. II).

Der Modem 10 dient zur seriellen Eingabe und Ausgabe für den Mikroprozessor 14, indem er über Fernsprechleitungen oder irgendein anderes Kommunikationsnetzwerk mit einer anderen Einrichtung verbunden ist. Zwei Frequenzpaare, und zwar ein Paar zum Senden und ein Paar zum Empfangen, werden zur Frequenzumtastungsmodulation verwendet.

Ein löschbarer Festwertspeicher (EROM) 18 hält eine Reihe von vorprogrammierte Instruktionen fest, die der Mikro-

030083/0864

prozessor 14 im Zuge der Steuerung der Funktionen des Endgeräts ausführt. Das Programm kann ausgetauscht werden in Anpassung an individuelle Benutzerforderungen; es dient lediglich dazu, die Funktionsfähigkeit des Allzweck-Mikroprozessors 14 in der Gesamtfunktionsfähigkeit der hier beschriebenen Anordnung festzulegen. Der besondere Algorithmus der bevorzugten Ausführungsform umfaßt eine Hauptprogrammschleife, die durch Ausführung von Unterbrechungen durch ein NINTB-Signal gesteuert wird, welches durch einen Vertikal-Adreßzähler 26 über ein Flipflop und die Leitung 24 festgelegt wird. Die Hauptschleife steuert die Vertikal-Synchronisation und die Austastung durch Abzählen von Unterbrechungen. Die Unterbrechungsfunktion liefert außerdem die Zeitbasis zur Abtastung der Tastatur sowie von Parallelanschluß-Kennzeichen und des Modems. In verschiedenen Intervallen wird die Hauptschleife zu anderen Subroutinen hin verzweigen, welche die Serieneingabe-Funktion, die Serienausgabe-Funktion, die Tastatur-Abtastung und die Parallelanschluß-Eingabekennzeichen-Abtastung abwickeln. Da jedes Zeichen aufgenommen wird, muß das Programm bestimmen, was zu geschehen hat. Reguläre Zeichen für die Anzeige werden in dem RAM-Speicher gespeichert, während Steuerzeichen jeweils eine gesonderte Funktion hervorrufen, wie eine graphische Auswahlfunktion, eine Bildumkehrung und eine periphere Anpassung an ein Modem, an einen Anzeigeschirm und an einen Parallelanschluß .

Die gesamte Zeitsteuerung zur Erzeugung der Bildanzeige erfolgt von einer Takteinrichtung 19 her. Ein Oszillator-Ausgangssignal S/C wird über eine Leitung 20 an Zeichen-Schieberegister 21 und an graphische Schieberegister 22 ausgesendet. In diesen Registern wird das betreffende Ausgangssignal dazu herangezogen, das Zeichen- oder Graphik-Informations-Punktzeilenbyte zu dem Bild- bzw. Videogenerator 23 jeweils bitweise zu verschieben. Dabei

030083/0864

werden 64 Zeichen in jeder Horizontal-Abtastzeile angezeigt, wobei jedes Zeichen eine Punktmatrix umfaßt, die neun Punkte breit ist und die eine Höhe von 16 Punktzeilen umfaßt. Dabei ist Platz für 89 Zeichen pro Zeile, wobei jedoch der Überschuß über 64 für die Ränder auf der linken und rechten Seite ausgenutzt wird. Das Zeichen-Schieberegister 21 oder das Graphik-Schieberegister 21 schieben je Zeichen-Anzeigezeit eine Horizontal-Zeile der Punktmatrix heraus. Die Zeichen-Anzeigezeit ist diejenige Zeit, die abläuft, um neun Punkte mit einer Frequenz bzw. Rate von einem Punkt je Periode eines Quarzoszillators 19 herauszuschieben. Eine Punkt-Zeit ist die Umkehrung bzw. der Reziprokwert der Taktfrequenz oder gleich 80 ns.

Die Zeichenzeiten sind für den Mikroprozessor 14 und den Horizontal-Adreßzähler 22 durch einen eine Untersetzung um 9 vornehmenden Zähler 21 markiert. Dies erfolgt dadurch, daß ein Signal Advhosp auf der Leitung 23 jede neunte Periode des Taktsignals erzeugt wird. Durch Zählen der Anzahl der Advhosp-Signale weiß der Mikroprozessor 14, wann das Ende der jeweiligen Horizontal-Zeile erreicht ist. Durch Überwachen des auf der Leitung 24 auftretenden Signals Int B weiß der Mikroprozessor, wann das Vertikal-Austastsignal auf der Leitung 66 einzuschalten ist und wann das Vertikal-Synchronisiersignal auf der Leitung 78 einzuschalten ist. Dies erfolgt über die Datenbusleitung 13.

Der Horizontal-Adreßzähler 22 zählt 89 Zeichenzwischenräume pro Zeile; er dient dazu, die Horizontal-Adresse des Zeichens abzugeben, zu dem ein Zugriff von dem RAM-Speicher 25 erfolgt. Dies erfolgt über die Leitung 29. Außerdem dient der betreffende Zähler dazu, ein Hsync-Signal zu erzeugen, welches das Ende der jeweiligen Horizontal-Zeile markiert. Außerdem wird das Zeilenaktivitätssignal für die Horizontal-Austastung erzeugt, um die linken und rechten Ränder zu bilden.

030063/086/,

Ein Vertikal-Adreßzähler 26 dient dazu zu überwachen, welche Zeile angezeigt wird und insbesondere welche Zeile der eine Höhe von 16 Zeilen aufweisenden Matrix des jeweiligen Zeichens geschrieben bzw. gezeichnet wird. Jeder Horizontal-Synchronisierimpuls Nhsyc auf der Leitung 79 schaltet den Vertikal-Adreßzähler 26 um eine Zählerstellung weiter, wodurch angezeigt wird, daß der Nachlauf um eine Zeile nach unten bewegt worden ist. Ein Flipflop 169 wird durch das erste Bit des Vertikal-Adreßzählers 26 gesetzt und zurückgesetzt.

Das Fernsehempfänger-Bild wird unter Anwendung des Zeilensprungverfahrens geschrieben, so daß acht Horizontal-Zeilen für jede Zeile der dargestellten Zeichen in einem ersten Halbbild geschrieben werden und daß weitere acht Zeilen während des nächsten Halbbildes geschrieben werden. Das zweite Halbbild wird in den Zwischenräumen des ersten Halbbildes geschrieben.

Der Mikroprozessor 14 kann den Vertikal-Adreßzähler 26 über die Datenbusleitung 13 mit einer Anfangs-Vertikal-Adressenzähler stellung laden. Auf diese Weise steuert der Mikroprozessor die Anzeige als Seitenanzeige oder Durchlaufanzeige, indem die Vertikal-Adresse der ersten anzuzeigenden Zeile in jedem Bild bezeichnet wird. Der Mikroprozessor wird außerdem bei der bevorzugten Ausführungsform dazu herangezogen, das Austastsignal auf der Leitung 66 und das Vertikal-Synchronisiersignal auf der Leitung 78 zu bilden bzw. abzugeben, indem diese Bits in dem Video-Statusregister über die Datenbusleitung 13 gesetzt werden. Bei anderen Ausführungsformen könnte der Vertikal-Adreßzähler 26 dazu herangezogen werden, die Vertikal-Synchronisier- und Austastinformation zu erzeugen.

Die Vertikal-Zeichenadressenzählerstellung des Vertikal-Adreßzählers 26 wird einem Teil des Horizontal- und

030063/0864

Vertikal-Adresseneingangs einer zwei Eingangsleitungen und einer Ausgangsleitung aufweisenden Multiplexerschalteinrichtung 27 über die Leitung 28 zugeführt. Der Horizontal-Adreßzähler 22 sendet außerdem seine Zählerstellung, die Horizontal-Zeichenadresse, an den übrigen Teil des Horizontal- und Vertikal-Adresseneingangs der Multiplexer-Schalteinrichtung 27 über die Leitung 29.

Die Multiplexer-Schalteinrichtung 27 dient dazu, eine Adresse an den RAM-Speicher 25 abzugeben, indem die Adresse von der mit dem Adressenbuseingang verbundenen Adreßbusleitung 15 oder die Horizontal- und Vertikal-Zeichenadressen auf den Leitungen 28 bzw. 29 durchgeschaltet werden, die mit dem Horizontal- bzw. Vertikal-Adresseneingang verbunden sind. Eines dieser beiden Eingangssignale wird zu der Multiplexer-Ausgangsleitung durchgeschaltet, die am Adresseneingang des RAM-Speichers angeschlossen ist. Das Umschalten wird durch ein auf der Leitung 31 auftretendes ISW-Signal gesteuert, und zwar unter der Steuerung der Adreßbusleitung 15 des Mikroprozessors 14o

Der Mikroprozessor 14 dient dazu, den RAM-Speicher mit anzuzeigenden Zeichen zu füllen, wobei eine Zeile zum jeweiligen Zeitpunkt über die RAM-Dateneingabeleitungen zugeführt wird. Dies erfolgt dabei dadurch, daß die Zeichendaten im ASCII-Code von der Datenbusleitung 13 in Speicherplätze eingeschrieben werden, die über die Adreßbusleitung 15 in dem RAM-Speicher spezifiziert sind. Die Adreßbusleitung 15 wird über den Multiplexer 27 zum Adresseneingang des RAM-Speichers durchgeschaltet. Ein auf der Leitung 135 auftretendes und durch den Mikroprozessor gesteuertes Signal #Mem bewirkt die Steuerung, ob der RAM-Speicher 25 im Lesebetrieb oder Schreibbetrieb arbeitet. Der Mikroprozessor 14 steuert gleichzeitig die Adressenumschaltung durch die Multiplexer-Schalteinrichtung 27, und

0300S3/0864

zwar durch das auf der Leitung 31 auftretende ISW-Signal. Das ISW-Signal wird durch die auf der Adreßbusleitung 15 auftretende Adresse gesteuert, wie dies aus Fig. 5 hervorgeht. Wenn der Mikroprozessor 14 den RAM-Speicher 25 nicht lädt, veranlaßt das ISW-Signal, daß die Adressenausgangssignale von dem Horizontal-Adreßzähler und dem Vertikal-Adreßzähler zu der Multiplexer-Ausgangsleitung 82 unter Bildung einer Adresse durchgeschaltet werden, durch die ein Zugriff zu den im RAM-Speicher 25 gespeicherten Zeichendaten erfolgt. Diese Daten werden für eine Anzeige oder Übertragung von dem Parallelanschluß oder Modem oder für die Ausführung sämtlicher Funktionen herangezogen, und zwar in Abhängigkeit davon, was die Bedienperson wünscht. Dies wird durch die von der Tastatur eingegebenen Steuerzeichen bezeichnete Bei anderen Ausführungsformen können vorprogrammierte binäre Daten in einem Festwertspeicher (ROM) untergebracht und an die Stelle des RAM-Speichers in solchen Fällen gesetzt werden, daß die Daten keine Veränderung benötigen, wie in Ausbildungs-Anwendungsfällen. Dies würde die Forderung nach der Tastatur, den Anschlüssen, den Multiplexer und den Mikroprozessor eliminieren (sofern die Zähler modifiziert wurden, um die Vertikal-Synchronisier- und Austastsignale abzugeben).

Das Zeichen-Datenausgangssignal von dem RAM-Speicher wird über die Ausgangsleitung 32 abgegeben; es bildet ein Zeichen-Dateneingangssignal sowohl für den ROM-Zeichengenerator 33 als auch für den begrenzte Zeichen enthaltenden PROM-Speicher 34. Diese Festwertspeicher sind mit Gruppen von Bytes programmiert, die die speziellen Punktmuster von hellen und dunklen Punkten angeben, welche als alphanumerische Zeichen der ASCII-Reihe oder als irgendein graphisches Zeichen von 64 speziellen graphischen Zeichen erkennbar sind, die mit Hilfe des Endgerätes angezeigt werden können. Der Graphik-PROM-Speieher 34 verwendet die sechs Bits niedriger Wertigkeit der Daten von dem RAM-Speicher her, um ein 2x3-Bild bzw. -Muster anstelle des

030083/0864

ASCII-Zeichens darzustellen bzw. anzuzeigen. Diese graphische Eigenschaft kann dadurch visualisiert werden, daß die 9xi6-Zeichenpunktmatrix in sechs rechteckförmige Bereiche einer 2x3-Matrixanordnung aufgeteilt wird. Eines der für die graphischen Zeichen benutzten sechs niederwertigen Bits ist dem jeweiligen Rechteck zugeordnet. Wenn ein bestimmtes Bit vorhanden bzw. 1 ist, dann wird sein entsprechendes Rechteck auf dem Anzeigeschirm mittels eines Punktmuster-Ausgangssignals von dem Graphik-Schieberegister 22 zum Leuchten gebracht, was dem Aufleuchten sämtlicher Punkte in der 9x16-Punktmatrix innerhalb des betreffenden zum Aufleuchten zu bringenden besonderen Rechtecks entspricht. Sowohl der ROM-Zeichengenerator 33 als auch der für begrenzte graphische Zeichen vorgesehene PROM-Speicher 34 geben ausgangsseitig ein Punkt-Zeilen-Byte in Parallelform auf das Auftreten von Zeichendaten hin ab, die ihren entsprechenden Eingängen zugeführt werden. Die ersten drei Bits des Vertikal-Adreßzähler-Ausgangssignals werden von diesen Speichern dazu herangezogen zu bestimmen, welche Zeile von Punkten in der vertikalen Richtung der Matrix aufzusuchen ist und als Punkt-Zeilenausgangssignal abzugeben ist. DiesesPunkt-Zeilen-Byte wird dem Zeichen-Schieberegister und dem Graphik-Schieberegister im Parallelformat zugeführt und aus den betreffenden Registern seriell mit einer Schieberate von einem Punkt je Taktperiode herausgeschoben.

Durch Aktivieren eines Tristate-Puffers 35, der drei verschiedene Zustände einzunehmen vermag, und zwar durch das auf der Leitung 115 auftretende Signal Memro, können die Ausgangs-Zeichendaten des ' RAM-Speichers von dem Parallelanschluß 11 über das Ausgaberegister 36 und an den Mikroprozessor 14 über die Datenbusleitung 13 zum Zwecke der Übertragung durch den Modem 10 abgegeben werden. Das Memro-Signal wird durch den Mikroprozessor 14 gesteuert, wie dies aus Fig. 5 ersichtlich ist.

030063/0864

Der Bild- bzw. Videogenerator 23 kombiniert die von dem ROM-Zeichengenerator 33 oder von dem begrenzte graphische Zeichen bereitstellenden PROM-Speicher ~$k aufgenommene ■ Bildinformation mit den Horizontal- und Vertikal-Synchronisiersignalen sowie den Austastsignalen unter Bildung des auf der Leitung 136 für den Fernsehempfänger auftretenden BildsignalgemischsVout. Das Vout-Signal beträgt etwa 2V für die weiße Information und 0,75 V für die schwarze Information, wobei die Synchronisierinformation bei Verwendung einer Negativ-Synchronisation auf den Null-V-Pegel abfällt. Wird mit positiver Synchronisation gearbeitet, so sind die Größenordnungen umgekehrt. Dies bedeutet, daß das Synchronisiersignal +5 V beträgt und daß das Weiß-Signal etwa 0,75 V beträgt. Das Ausgangssignal des Videogenerators wird dem Bildverstärker des für die Wiedergabe verwendeten Fernsehgerätes zugeführt.

In Fig. 4 sind Einzelheiten bezüglich des Betriebs der Verknüpfungsanordnung des Videogenerators 23 und des ROM-Zeichengenerators 33 veranschaulicht. Um ein besseres Verständnis zu erzielen, ist eine detailliertere Erläuterung des Fernsehbildes erforderlich. Das Raster irgendeines Fernsehbildes besteht aus einer Vielzahl von parallel zueinander in horizontaler Richtung verlaufenden Zeilen, die mittels eines Elektronenstrahls auf den Bildschirm geschrieben werden. Die Intensität dieses Strahls wird dabei verändert, um kleine, an dem Schirm befestigte Leuchtstoff punkte mittels des auftreffenden Elektronenstrahls zur Abgabe von Licht zu veranlassen, dessen Intensität dabei proportional der Intensität des Elektronenstrahls ist. Wenn der Strahl über den Anzeigeschirm abgelenkt wird, wird eine Zeile von aufleuchtenden Leuchtstoffteilchen mit sich ändernden Helligkeitsstufen bzw. Schattierungen von schwarz und weiß gebildet.

Bei der Anwendung in einem Rechner-Endgerät besteht das

030083/0864

Interesse darin, einige wenige Zeilen von Zeichen auf dem Schirm anzuzeigen. Zu diesem Zweck muß Jedes Zeichen in eine Matrix aus hellen und dunklen Punkten in einem von der Bedienperson als das gewünschte Zeichen erkennbaren Muster aufgeteilt werden. Bei der hier beschriebenen bevorzugten Ausfüh__rungsform weist die Punktmatrix eine Breite von 9 Punkten und eine Höhe von 16 Punktzeilen auf. Dabei werden 64 dieser Punktmatrizen oder Zeichen je Zeile der auf dem Anzeigeschirm wiedergegebenen Zeichen dargestellt. Eine Zeile von Zeichen erfordert dabei 16 Horizontal-Zeilen, und zwar eine je Punktzeile innerhalb der jeweiligen Zeichen-Punktmatrix.

Die Taktfrequenz beträgt 12,6 MHz; sie weist eine Periode von einer Punktzeit oder 80 ns auf, was eine Gesamt-Zeichenanzeigezeit von 720 ns ergibt. Die Periode einer Zeile beträgt somit 64 MikroSekunden, von denen 57 Mikrosekunden für die Ausführung einer Ablenkung von links nach rechts benötigt werden und von denen sieben Mikrosekunden für die Rückkehr zur linken Seite des Anzeigeschirms benötigt werden. Der Punkt muß für den Rücklauf bzw. die Rückführung ausgeschaltet sein und zur Erzeugung von leeren linken und rechten Rändern auf jeder Seite des angezeigten Textes. Diesem Zweck dient das auf der Leitung 65 auftretende Nline-Aktivitätssignal. Um sicherzustellen, daß ein ausreichender Rand links und rechts der Anzeige vorhanden ist, werden tatsächlich lediglich 48 Mikrosekunden der 57 Mikrosekunden betragenden Ablenkzeit für die Zeichenanzeige benutzt. Aus Fig. 6 geht dabei hervor, daß das Nline-Aktivitätssignal durch das Bit HC64 von dem Horizontal-Adreßzähler 22 her gesteuert wird. Dieser Zähler wird in seiner Zählerstellung einmal je Zeichenanzeigezeit durch das auf der Leitung 23 auftretende Signal Advhosp weitergeschaltet. Wenn eine Zählerstellung von 64 erreicht ist, nimmt das' Signal HC64 einen hohen Pegel an. Dadurch wird das Flipflop 138 zurückgesetzt, wodurch das Nline-Aktivitäts-

03 0063/0864

signal einen hohen Pegel annimmt. Dadurch wird die Leitung 50 geerdet, wodurch der Anzeigeschirm solange abgedunkelt wird, bis das Signal HC64 wieder einen niedrigen Pegel annimmt. Wenn eine Zählerstellung von 72 erreicht ist, erzeugt das Verknüpfungsglied 139 gemäß Fig. AB das Signal #Load auf der Leitung 86, wodurch das Flipflop gelöscht wird. Das daraufhin mit niedrigem Pegel auf der Leitung 79 auftretende Signal NHsysnc gelangt durch die Verknüpfungsglieder 88 und 90 gemäß Fig. 4A und 4B und führt zur Erdung des Signals Vout auf der Leitung 136, und zwar durch das auf der Leitung 81 auftretende Sync-Signal, Das Flipflop 14O wird dann gesetzt, wenn die auf den Leitungen 141 und 142 auftretenden Bits HC16 bzw. HC4 mit hohem Pegel auftreten. Bei der Zählerstellung 72 wird der Horizontal-Adreßzähler 22 gemäß Fig. 6 auf eine Zählerstellung von -17 voreingestellt, und zwar durch das auf der Leitung 86 auftretende Signal $Load, welches dem Lade-Eingang zugeführt wird. Die "Α-Eingänge sind über fest verdrahtete Leitungen 92 bzw. 93 mit Erde bzw. Masse verbunden. Sämtliche sozusagen "schwimmenden" Eingänge nehmen einen hohen Pegel an oder bleiben auf einem hohen Pegel, wenn das Signal $Load auftritt. Somit verbleibt das Bit HC64 auf hohem Pegel, wodurch das auf der Leitung 65 auftretende Nline-Aktivitätssignal veranlaßt wird, auf hohem Pegel zu verbleiben. Dadurch wird die Abtastung ausgetastet. Der Horizontal-Adreßzähler 22 beginnt dann in Vorwärtsrichtung zu Null hin zu zählen. Bei einer Zählerstellung von -11 nehmen die beiden Signale bzw. Bits HC16 und HC4 auf den Leitungen 141 bzw. 142 gemäß Fig. 4 einen hohen Pegel an, wodurch das Flipflop 14O gesetzt wird. Dadurch steigt das Hsync-Signal an. Venn die Zählerstellung Null erreicht ist, nimmt das Signal HC64 einen niedrigen Pegel an, wodurch das auf der Leitung 65 auftretende Nline-Aktivitätssignal abgesenkt wird. Dadurch wird die Anzeige ermöglicht bzw. freigegeben.

030063/om

- 2Θ -

Das Fernsehbild besteht aus 262 1/2 parallel zueinander verlaufenden Horizontal-Zeilen, die mit einer Frequenz von 30 Bildern pro Sekunde gezeichnet werden. Dabei wird das Zeilensprungverfahren angewandt. Demgemäß bedeutet eine Frequenz von 30 Bildern pro Sekunde, daß 60 Halbbilder je Sekunde geschrieben werden, wobei jedes Halbbild aus 262 1/2 Zeilen besteht. Das nächste Halbbild mit 262 1/2 Zeilen ist zwischen die Zeilen des zuvor geschriebenen Halbbildes eingefügt. Mit 525 Zeilen pro Bild und 30 Vollbildern pro Sekunde beträgt die Fernseh-Zeilenablenkfrequenz 15 750 Zeilen pro Sekunde. Die Vertikal- bzw. Bildablenkfrequenz beträgt somit 60 Halbbilder pro Sekunde.

Die beiden Fernseh-Ablenkoszillatoren, nämlich der Horizontal- bzw. Zeilenablenkoszillator und der Vertikal- bzw. Bildablenkoszillator, müssen mit den von dem RAM-Speicher her anzuzeigenden Zeichendaten synchronisiert bzw. eingerastet sein, um ein erkennbares Bild zu liefern. Um diese Synchronisation herzustellen und um an der Oberseite und an der Unterseite sowie auf der linken Seite und der rechten Seite der 24 Zeilen des wiedergegebenen Textes Leerränder hervorzurufen, müssen vier Signale gebildet werden. Die Synchronisation des Zeilenablenkoszillators wird mittels des über die Leitung 79 übertragenen Hsync-Signals bewirkt, und die Synchronisation des Bildablenkoszillators wird durch das auf der Leitung 78 auftretende Vertikal-Synchronisiersignal bewirkt. Die Austastung der Bildinformation von der rechten Seite des letzten Zeichens innerhalb einer Zeile des Textes bis zur Rückführung und bis zum ersten Zeichen der nächsten Zeile wird durch das auf der Leitung 65 auftretende Nline-Aktivitätssignal bewirkt. Das auf der Leitung 66 auftretende Austastsignal bewirkt das Austasten von der rechten Seite des letzten Zeichens der letzten Zeile der 2k Zeilen des Textes über das Zeichnen des unteren Leerrandes, des Vertikal-Rücklaufs und des Zeichnens des oberen Randes bis zum ersten

030063/0884

-"21 -

Zeichen der ersten Zeile des Textes des nächsten Bildes.

Der Horizontal-Adreßzähler 22, der Vertikal-Adreßzähler und der Mikroprozessor 14 erzeugen diese vier Synchronisations- und Austastsignale. Der Horizontal-Adreßzähler zählt'je Zeile 89 Zeichen-Anzeigeperioden und bewirkt, daß das Nline-Aktivitätssignal das Bildsignal links und rechts der in der jeweiligen Textzeile dargestellten 64 Zeichen austastet. Der Horizontal-Adreßzähler veranlaßt außerdem die Erzeugung des Hsync-Signals am Ende der jeweiligen Zeile.

Das auf der Leitung 79 gemäß Fig. 6 auftretende Nhsync-Signal steuert den Vertikal-Adreßzähler 26 am ÜP-Zähleingang. Dieser Zähler liefert die Vertikal-Adressendaten für die zu schreibende Zeile. Diese Vertikal-Adresse wird von dem RAM-Speicher 25 bezüglich des Zugriffs zu dem anzuzeigenden Zeichen benutzt. Das erste Bit des Ausgangssignals, das ist das Bit VSR-A, wird dazu herangezogen, das Unterbrechungs-Flipflop 169 gemäß Fig. 9 zu setzen. Dieses Flipflop sendet ein Signal NINTB an den Eingang Intrea des Mikroprozessors 14 auf jeden positiven Impuls oder auf jedes mit hohem Pegel auftretende Signal VSR-A hin aus. Da das Signal VSR-A mit jedem Signal Nhsync umschaltet, wird der Mikroprozessor 14 jede zweite Zeile in jedem Halbbild unterbrochen.

Die Vertikal-Synchronisiersignale und die Austastsignale werden durch den Mikroprozessor 14 dadurch gesteuert, daß die Vertikal-Synchronisierbits und die Austastbits des Video-Statusregisters 30 gemäß Fig. 4 gesetzt oder zurückgesetzt werden. Der Mikroprozessor entscheidet, wann das Vertikal-Synchronisierbit und das Austastbit ein- bzw_# auszuschalten ist, indem die Unterbrechungen gezählt werden. Zu diesem Zweck werden vier Subroutinen benutzt,

030063/0864

die bei unterschiedlicher Unterbrechungs-Zählerstellung gestartet werden. Eine Routine schaltet dabei den Anzeige schirm für den Beginn der Anzeige ein. Zunächst wird dazu der Vertikal-Adreßzähler mit der Adresse der ersten anzuzeigenden Zeile geladen. Durch die Steuerung dieser Adresse kann entweder ein Durchlaufbetrieb oder ein Seitenbetrieb bei der Anzeige erfolgen. Die Routine lädt dann ein Internregister in dem Mikroprozessor 14, welches Register dazu herangezogen wird, die Unterbrechungs-Zählerstellung mit derjenigen Zählerstellung zu erfassen, bei der in die nächste Subroutine einzutreten ist. Dieses Internregister wird mit jeder Unterbrechung im Inhalt verringert, bis die Zählerstellung Null erreicht ist. Zu diesem Zeitpunkt wird in die nächste Subroutine eingetreten. Schließlich beginnt die Routine die Anzeige, indem das Austastsignal ausgeschaltet wird. Dadurch wird dem Verknüpfungsglied 77 ermöglicht, die Verknüpfungsanordnungs-Ausgangsleitung 50 freizugeben, wodurch die Bildung einer Bildinformation auf der Vout-Leitung 136 ermöglicht ist. Die 24 Textzeilen werden dann angezeigt, wobei mit jeder Unterbrechung die Internregister-Unterbrechungszählerstellung verringert wird.

Das Austastsignal muß am Ende der letzten Textzeile wieder eingeschaltet werden. Diese Aufgabe führt eine zweite Subroutine aus, in die eingetreten wird, wenn das Unterbrechungsregister eine Zählerstellung von Null erreicht. Außerdem wird dadurch die Zählerstellung des Unterbrechungs-Registers auf eine andere Zählerstellung zurückgesetzt, so daß in eine dritte Subroutine eingetreten wird, nachdem die letzte Zeile des Halbbildes beschrieben worden ist. Schließlich wird überprüft um festzustellen, ob das geschriebene Halbbild ein geradzahliges oder ungeradzahliges Teilbild ist. Ferner wird das Bit VSR-EVN des Video-Statusregisters 30 gemäß Fig. 4A gesetzt.

030063/0864

" 302383A

Die dritte Subroutine erfüllt die Funktion des Einschaltens des Vertikal-Synchronisierbits (wobei Einschalten die Überführung in den Zustand niedrigen Pegels bedeutet), um den Vertikal-Rücklauf des Elektronenstrahls von der Unterseite zur Oberseite des Anzeigeschirmes zu bewirken. Das auf der Leitung 78 gemäß Fig. 4 auftretende Vertikal-Synchronisiersignal bewirkt über die Verknüpfungsglieder 88 und 90, daß auf der Vout-Leitung 136 Masse- bzw. Erdpotential auftritt. Der Mikroprozessor hält das Vertikal-Synchronisierbit während dreier Unterbrechungen aufrecht bzw. eingeschaltet, indem die Unterbrechungs-Zählerstellung des Internregisters auf 3 eingestellt wird. Damit wird zur vierten Subroutine drei Unterbrechungen später eingetreten, wodurch das Vertikal-Synchronisierbit abgeschaltet wird. Da das Zeilensprungverfahren benutzt wird, muß das Vertikal-Synchronisiersignal in der Mitte der letzten Zeile jedes zweiten Halbbildes getriggert werden. Die dritte Subroutine erfüllt dabei die Funktion dieser Verzögerung, und zwar in Abhängigkeit davon, ob das Teilbild ein geradzahliges oder ungeradzahliges Teilbild ist, was durch die zweite Subroutine bestimmt worden ist.

Die vierte Subroutine dient dazu, das Vertikal-Synchronisierbit an der Oberseite des neuen Halbbildes abzuschalten. Außerdem setzt die betreffende Subroutine das Unterbrechungs-Zählregister in die Zählerstellung, die erforderlich ist, um zu der ersten Subroutine hin zu verzweigen, damit das Austastsignal zu Beginn der ersten Zeile des Textes abgeschaltet wird und ein oberer Rand aus Leerzeilen gebildet wird. Die betreffende Subroutine schaltet auch ein internes Abtastbit um, wodurch der Abtastungstyp von einem geradzahligen Teilbild zu einem ungeradzahligen Teilbild oder von einem ungeradzahligen Teilbild zu einem geradzahligen Teilbild gewechselt wird. Diese vier Subroutinen werden jeweils während eines Halbbildes ausgeführt;

030063/08S4

sie dienen lediglich zur Veranschaulichung des bei der bevorzugten Ausführungsform benutzten Prinzips. Andere Programme können verwendet werden, oder der Mikroprozessor kann bei einigen Ausführungsformen gänzlich weggelassen bzw. eliminiert werden.

Wie oben bereits ausgeführt, umfaßt jede der 24 Textzeilen von pro Bild dargestellten Zeichen 16 horizontale Punktzeilen. Vier dieser 16 Zeilen, und zwar zwei an der Oberseite und zwei an der Unterseite, werden in den in dem ROM-Zeichengenerator 33 gespeicherten vorprogrammier ten Matrizen leergelassenjdie vier Leerzeilen von Punkten wirken als Zwischenräume zwischen den Textzeilen. Insgesamt werden 384 Zeilen des Bildes für die 24 Textzeilen benutzt. Die übrigen verfügbaren Zeilen werden als oberer Rand und unterer Rand verwendet.

Das Ausgangssignal der Taktschaltung 19, d.h. das auf der Leitung 20 auftretende Signal #C wird dem Zeichenschieberegister 21 und dem Graphik-Schieberegister 22 gemäß Fig. 4A zugeführt. Der Zeichengenerator 33 lädt das Zeichenschieberegister 21 im Parallelformat mit sieben Bits, die kennzeichnend sind für eine Horizontal-Zeile der Punktmatrix des anzuzeigenden Zeichens. Zwei Punkte der Zeile, nämlich ein Punkt auf der linken Seite und ein Punkt auf der rechten Seite, werden für Abstandszwecke leer gelassen (verknüpfungsmäßig O). Diese Bits werden mit einem Bit pro Taktzyklus auf der Leitung 20 als Video- und N-Video-Signale auf den Leitungen 39 und 40 herausgeschoben. Eine ähnliche Situation ergibt sich bezüglich des Graphik-Schieberegisters 22 und bezüglich des Graphik-PROM-Speichers 34 gemäß Fig. 10. Die Graphik-Videoinformation stellt das auf der Leitung 37 gemäß Fig. 10 und 4 auftretende Signal Graf-Vid dar.

030063/0864

Die Video- bzw. Bildinformation gelangt von den Schieberegistern 21 und 22 zu der Verknüpfungsgliedreihe 38 gemäß Fig. 4B hin. Diese Verknüpfungsgliedreihe kann eine integrierte Schaltung des Typs 74S65 der TTL-Familie und durch eine Vielzahl von UND-ODER-Inverter-Verknüpfungsgiiedern gebildet sein. Dabei wird lediglich ein Verknüpfungsglied dieser Verknüpfungsgliedreihe zum jeweiligen Zeitpunkt benutzt, um die Punktmuster-Videoinformation zu dem Fernsehgerät hin abzugeben.

Der Grund, weshalb vier Verknüpfungsglieder dazu benötigt werden, daß die Video-Verknüpfungsfunktion durch die Verknüpfungsgliedreihe 38 ausgeführt wird, besteht darin, eine Anpassung an die Endgerät-Bildumkehrung vorzunehmen und über eine graphische Zusatzmöglichkeit zu verfügen. Jedes Zeichen kann entweder in weißer Form in einem schwarzen Bild oder in schwarzer Form in einem weißen Bild dargestellt werden. Die acht Speicherbits für das jeweilige Zeichen werden dazu herangezogen, die Bildeinstellung zu bestimmen. Das auf der Leitung 41 auftretende Bit MD7 ruft ein schwarzes Bild in einer weißen Anzeige dann hervor, wenn es abgeschaltet ist, und die (von der Tastatur her gesteuerte) graphische Zusatzeinrichtung ist abgeschaltet. Der Status der graphischen Zusatzeinrichtung bzw. der graphischen Auswahl wird durch den Mikroprozessor auf ein Steuerzeichen von der Tastatur her eingestellt. Der Mikroprozessor setzt das Angabebit des Video-Statusregisters 30 gemäß Fig. 4A über die Datenbusleitung 13.

Wie aus Fig. 4B ersichtlich ist, führen die Verknüpf uhgsglieder 45 und 46 eingangsseitig zueinander entgegengesetzte Signale, wenn die graphische Zusatzeinrichtung abgeschaltet ist. Dadurch ist das auf der Leitung 37 auftretende Signal Graf-Vid gesperrt, und das auf der Lei-

030 0 63/0864

tung 40 auftretende Signal Nvideo vermag zu dem Fernsehempfänger hin zu gelangen. Das Bildformat wird mit den Signalen Video und Nvideo umgekehrt. Das Signal Nvideo wird weitergeleitet, wenn die Signale FMD7 und NFMD7 sich im 1-Zustand befinden. Demgegenüber wird das auf der Leitung 39 auftretende Video-Signal dann weitergeleitet, wenn die Signale FMD7 und NFMD7 im entgegengesetzten Zustand sind. Die Signale FMD7 und NFMD7 auf den Leitungen 47 bzw. 48 zeigen den Zustand eines Bildumkehrungs-Flipflops 49 an; sie bewirken eine Steuerung dahingehend, ob eine schwarze Anzeige in einem weißen Bild oder eine weiße Anzeige in einem schwarzen Bild erfolgt. Der Zustand dieses Flipflops wird durch den Zustand des auf der Leitung 41 auftretenden Signals MD7 gesteuert (das siebte Bit des im Speicher gespeicherten Zeichenwortes). Ein Steuerzeichen 0 wird von der Tastatur her eingegeben, um das Bildformat umzukehren. Ein Steuerzeichen N wird von der Tastatur eingegeben, um die graphische Zusatzeinrichtung freizugeben.

Aus vorstehendem dürfte ersichtlich sein, daß in Abhängigkeit von den Zuständen des Bildumkehrungs-Flipflops 49 und der graphischen Zusatzsignale auf den Leitungen 42 bzw. 43 verschiedene unterschiedliche Anzeigemöglichkeiten vorhanden sind. Diese Möglichkeiten lassen sich wie folgt zusammenfassen:

MD7 graphische Zusatzeinrichtung Anzeigetyp

aus aus schwarz auf weiß

ein aus weiß auf schwarz

aus ein schwarz auf weiß

ein ein graphische Zusatz

einrichtung

Das Ausgangssignal der Verknüpfungsanordnung bzw. Verknüpfung^ gliedreihe 38 tritt auf der Leitung 50 mit hohem Pegel dann auf, wenn der Anzeigeschirm weiß zu

030063/0884

-2g-

sein hat; es nimmt einen niedrigen Pegel für einen schwarzen Anzeigeschirm an, und zwar bei negativer Synchronisierung.

Der Zeichengenerator 33 benötigt ein Zeichen-Dateneingangssignal, um die Adresse bereitzustellen, unter der das Punktzeilenbyte aufzufinden ist, welches eine Punktzeile in der Zeichenpunktmatrix umfaßt. Die sieben Bits des ASCII-Codes für das darzustellende Zeichen werden dem Zeichengenerator über die Leitungen 51 bis 57 als Signale MD0 bis 6 gemäß Fig. 4A von dem RAM-Speicher 25 her zugeführt (in Fig. 2 und 3 veranschaulicht). Drei weitere Signale, nämlich die Signale VSRA, B und C, auf den Leitungen 58 bis 60 zuzüglich des auf der Leitung 61 auftretenden Signals VSR-Gerade bilden die Adresse, unter der ein Punktzeilenbyte in der das anzuzeigende Zeichen umfassenden Punktmatrix aufgefunden werden kann. Die Signale VSR A, B und C stellen die ersten drei Bits der Vertikal-Adresse von dem Vertikal-Adreßzähler 26 dar (in Fig. 6 in weiteren Einzelheiten veranschaulicht). Diese drei Bits geben dem Zeichengenerator 33 an, welche Horizontal-Zeile von Punkten von den 16 Punkt-Zeilen in der vertikalen Richtung der Punktmatrix anzuzeigen sind. Die Signale MD0-6 bilden die Adresse mit der Punktmatrix des anzuzeigenden Zeichens; sie stellen die Nachbildung der Vertikal-Adresse dar. Das auf der Leitung 61 auftretende Signal VSR-Gerade zeigt an, welches Halbbild angezeigt wird; das betreffende Signal wird durch das D2-Bit auf der Datenbusleitung 13 von dem Mikroprozessor 14 her gesteuert, der durch die zweite Subroutine bedient wird, wie dies bereits oben erläutert worden ist.

Das Zeichenschieberegister 21 nimmt das im Parallelformat auftretende Punktzeilenbyte von dem Zeichengenerator 33 als Signale Char1-7 auf. Dieses Schieberegister schiebt

030063/0884

das Punktzeilenbyte seriell als Video-Signal bzw. Nvideo-Signal über die Leitungen 39 bzw. 40 gemäß Fig. 4A mit einer Verschieberate von einem Punkt je Zyklus des auf der Leitung 20 auftretenden $C-Signals heraus. Diese Datenbits breiten sich durch die Verknüpfungsanordnung hindurch aus und gelangen zu dem einstellbaren Synchronisiernetzwerk 62 hin.

Das auf der Leitung 65 auftretende Zeilenaktivitätssignal wird Invertern 63 und 64 zugeführt, die offene Kollektorschaltungen aufweisen und durch die der Anzeigeschirm von der rechten Seite des letzten Zeichens in der Textzeile über den Rücklauf und dann nach rechts bis zum ersten Zeichen in der Textzeile abgedunkelt wird. Das auf der Leitung 65 auftretende Zeilenaktivitätssignal wird von dem in Fig. 6 vorgesehenen Zeilenaktivitäts-Flipflop 68 gesteuert, welches seinerseits durch das auf der Leitung 69 auftretende Bit HC64 von dem Horizontal-Adreßzähler 22 her gesteuert wird. Das Zeilenaktivitätssignal tritt mit hohem Pegel auf, wenn das Bit HC64 einen niedrigen Pegel führt.

In entsprechender Weise dient das auf der Leitung 66 auftretende Austastsignal dazu, das Bildausgangssignal von der Verknüpfungsanordnung 38 auf der Leitung 50 auszutasten (d.h. schwarz zu steuern), und zwar vom Ende der letzten Textzeile über den Vertikal-Rücklauf und über den oberen Rand bis zum ersten Zeichen in der ersten Textzeile des nächsten Bildes. Das Austastsignal wird durch den Mikroprozessor 14 über das D1-Bit auf der Datenbusleitung 13 gesteuert.

Das dem Fernsehempfänger über die Leitung 136 zugeführte Bildausgangssignalgemisch Vout ist in Fig. 13 veranschaulicht. Dabei sind die negativen Horizontal-

030083/0864

Synchronimpulse mit 70, 71, 72, etc. veranschaulicht. Wenn diese Impulse auf Null Volt abfallen, dann veranlaßt der Horizontal-Ablenkgenerator im Fernsehempfänger den Elektronenstrahl, zur linken Seite des Schirms zurückzukehren. Aus Fig. 13 ist die Wirkung des Zeilenaktivitätssignals und des H-Synchronsignals deutlich ersichtlich.Der Punkt 140 entspricht dabei einer Zählerstellung von 72 an den Ausgängen des Horizontal-Adreßzählers 22 gemäß Fig. 6. An diesem Punkt wird der Zähler auf eine Zählerstellung von -17 voreingestellt, wie dies oben bereits erläutert worden ist. Der Punkt 141 gemäß Fig. 13 kennzeichnet den Zeitpunkt, zu dem der Horizontal-Adreßzähler 22 eine Zählerstellung von -11 erreicht. Dabei wird das Flipflop gemäß Fig. 4B zurückgesetzt. Der Punkt 142 kennzeichnet eine Null-Zählerstellung sowie das Setzen des Zeilenaktivitäts-Flipflops 138 gemäß Fig. 6. Die Zeitspanne zwischen den Zeitpunkten 141 und 142 stellt die Zeitspanne dar, während der das auf der Leitung 65 gemäß Fig. 6 auftretende N-Zeilenaktivitätssignal mit hohem Pegel auftritt, wodurch die Leitung 50 gemäß Fig. 4 geerdet bzw. auf Massepotential gebracht und der Anzeigeschirm ausgetastet bzw. leergetastet wird. Die Zeitspanne vom Zeitpunkt 142 zum Zeitpunkt 143 gemäß Fig. gibt die Bildinformation des angezeigten Punktmusters wieder. Der Punkt 143 veranschaulicht den Zeitpunkt, zu dem eine Zählerstellung von 64 durch den Horizontal-Adreßzähler 22 erreicht wird und zu dem das N-Zeilenaktivitätssignal (NLine-Active) ansteigt. Die resultierende Erdung der Leitung 50 führt dazu, daß das Bildsignal wieder schwarz wird, und zwar bis der Horizontal-Adreßzähler die Zählerstellung 9 zum Zeitpunkt 144 erreicht. Aus vorstehendem dürfte ersichtlich sein, daß das N-Zeilenaktivitätssignal dafür verantwortlich ist, daß die Ränder auf der linken Seite und der rechten Seite der Anzeige erzeugt werden.

030063/0884

Die Ränder an der Oberseite und an der Unterseite der Anzeige werden durch das auf der Leitung 66 gemäß Fig. 4 auftretende Austastsignal erzeugt. Gemäß Fig. 13 markiert der Punkt 145 das Ende der letzten Textzeile. Zu diesem Zeitpunkt wird das Austastsignal durch den Mikroprozessor 14 eingeschaltet, wobei das Auslöseereignis die Übertragung des Η-Synchronsignals am Ende der letzten Textzeile in dem Halbbild zum Zeitpunkt 146 ist. Dabei werden mehrere Horizontal-Leerzeilen unterhalb der letzten Textzeile geschrieben, während das Austastsignal eingeschaltet ist, bis der Mikroprozessor 14 genügend Η-Synchronsignale gezählt hat, um anzuzeigen, daß die letzte Zeile in dem Halbbild geschrieben worden ist bzw. daß der letzten Zeile nachgelaufen worden ist. Zum Zeitpunkt 147 setzt der Mikroprozessor 14 das Vertikal-Synchronisierbit über die Datenbusleitung 13. Der Mikroprozessor 14 ist so programmiert, daß das Vertikal-Synchronsignal für zumindest drei Horizontal-Zeilenperioden festgehalten wird, so daß die interne Schaltungsanordnung des Fernsehgeräts unterscheiden kann zwischen Vertikal- und Horizontal-Synchronisationssignalen. Zum Zeitpunkt 148 wird das Vertikal-Synchronsignal durch den Mikroprozessor 14 abgeschaltet, und ein Horizontal-Schreibvorgang erfolgt von neuem. Das Austastsignal ist jedoch stets eingeschaltet, so daß die geschriebenen Horizontal-Zeilen ausgetastet bzw. Leerzeilen sind. Auf diese Art und Weise wird ein oberer Rand gebildet. Zum Zeitpunkt 149 wird das Austastsignal abgeschaltet, und die Zeichenanzeige für das nächste Halbbild beginnt. Der Mikroprozessor 14 ist so programmiert, daß der Zeitpunkt 147 um die Dauer einer halben Horizontal-Zeilenabtastung je zweites Halbbild verzögert wird. Auf diese Weise tritt ein Vertikal-Rücklauf in der Mitte der letzten Zeile jedes zweiten Halbbildes auf, wodurch der Elektronenstrahl zur Mitte der ersten Zeile zurückgeführt wird. Auf diese Weise wird ein Zeilensprungver-

030063/0864

fahren erzielt, da die Mitte der "Horizontal"-Zeile unterhalb des linken Endes der betreffenden Zeile liegt, und zwar um eine Größe, die gleich der Hälfte des Zeilenabfalls ist.

Der Bild- bzw. Videodatenteil des Signals Vout erreicht seinen am stärksten positiven Punkt, während sämtliche eingangsseitigen Verknüpfungsglieder der Verknüpfungsanordnung 38 gesperrt sind. Der in Fig. 4A dargestellte Widerstand 73 dient als Potentialanhebewiderstand für die einen offenen Kollektor aufweisenden Verknüpfungsglieder der Verknüpfungsanordnung 38. Der hohe Spannungspegel des Signals Vout wird durch einen Spannungsteiler gesteuert, der durch einen 2K Ohm-Wider stand 7A- in Reihe mit Potentiometern 75 und 76 gebildet ist. Wenn irgendeines der Verknüpfungsglieder der Verknüpfungsanordnung oder des Leitungs-Aktivitäts-Verknüpfungsgliedes 63 oder des Austast-Verknüpfungsgliedes 77 freigegeben ist, dann wird die Leitung 50 geerdet. Das Vout-Potential bildet sich dann lediglich an dem Potentiometer 75 des zuvor erwähnten Spannungsteilers aus, wodurch das Signal Vout auf einen niedrigen Spannungspegel absinkt. Wenn entweder das auf der Leitung 78 auftretende Vertikal-Synchronsignal oder das auf der Leitung 79 auftretende NH-Synchronsignal freigegeben ist (d.h„ mit niedrigem Pegel auftritt), dann befindet sich das auf der Leitung 80 auftretende Vid-Synchronsignal im Verknüpfungszustand 1, wodurch das auf der Leitung 81 auftretende Synchronsignal bewirkt, daß das Signal Vout mit Massebzw. Erdpotential auftritt.

Das einstellbare Synchronisiernetzwerk 62 ermöglicht solche Veränderungen in der Endgerätschaltung vorzunehmen, daß das Endgerät mit Fernsehgeräten kompatibel ist, die mit positiver Synchronisierung arbeiten. Die

030063/0884

Synchronimpulse bei mit positiver Synchronisierung arbeitenden Fernsehgeräten steigen auf einen positiven Pegel von +5V an, während der Schwarzpegel der nächsthöchste Pegel (etwa 2,75V) ist. Demgegenüber ist der Weißpegel der niedrigste Pegel (er beträgt etwa 0,75V). Das einstellbare Synchronisiernetzwerk 62 liefert Lichtflecke bzw. Elemente zur Herstellung geeigneter Schnitte und fügt geeignete Verbindungsstellen bzw. Überbrückungen ein, so daß Inverter hinzugefügt werden können, um sowohl die auf der Leitung 50 auftretende Videoinformation als auch die auf der Leitung 89 auftretende Synchronisierinformation zu invertieren, so daß das obige Spannungsschema erhalten werden kann.

In Fig. 2 und 3 ist ein Verknüpfungsdiagramm der RAM-Speichereinrichtung 25 veranschaulicht. Die zum Abspeichern des eintreffenden Zeichens oder zum Wiederauffinden des anzuzeigenden Zeichens dienende Adresse wird über die Adresseneingabeleitungen 82 (MA1-MA10) von einem zwei Eingangsleitungen und eine Ausgangsleitung aufweisenden Multiplexer 27 abgegeben (der in Fig. 6 im einzelnen veranschaulicht ist). Dieser Multiplexer dient dazu, unter der Steuerung des Mikroprozessors 14, und zwar durch das ISW-Signal gemäß Fig. 1 und 5»eine Auswahl dahingehend zu treffen, welche Reihe von Eingangssignalen zu seinen Ausgangsleitungen hin durchgeschaltet wird. In Fig. 6 sind die Horizontal-Adreßzähler-Ausgangsleitungen 29 (HC1, HC2, HC4, HC8, HC16, HC32, HC64) und die Vertikal-Adreßzähler-Ausgangsleitung 30 (VSR-D, VSR2, VSR4 und VSR8) als mit den beiden Reihen von Eingängen des Multiplexers 27 zu verbindende Leitungen veranschaulicht.

Das in dem RAM-Speicher 25 zu speichernde Zeichen tritt auf den Leitungen DBO-7 gemäß Fig. 2 und 3 von dem Tristate-Puffer 83 her auf (der in Fig. 7 im einzelnen

030063/0864

veranschaulicht ist). Das anzuzeigende Zeichen verläßt den RAM-Speicher über die Leitungen MDO-7 und gelangt zu dem ROM-Zeichengenerator 33 gemäß Fig. 4A bzw. zu dem begrenzte graphische Zeichen enthaltenden PROM-Speicher 37 gemäß Fig. 10 hin.

In Fig. 6 sind in einem detaillierten Verknüpfungsdiagramm der Horizontal-Adreßzähler 22 und der Vertikal-Adreßzähler 26 veranschaulicht. Der Horizontal-Adreßzähler 22 wird dazu herangezogen, die Signalperioden des Advhosp-Signals zu zählen, um die Horizontal-Adresse des angezeigten Zeichens zu erfassen und um die Horizontalsynchronisierung sowie die Austastung zu steuern. Zwischen den Zählerstellungen 0 und 64 erfolgt ein Zugriff zu jedem Zeichen in der darzustellenden Textzeile in bzw. aus dem RAM-Speicher. Der Horizontal-Adreßzähler 22 wird um eins je angezeigtes Zeichen weitergeschaltet, und zwar mittels des auf der Leitung 23 auftretenden Advhosp-Signals. Wenn der Zähler eine Zählerstellung von 72 erreicht (HC64 und HC8), wird das Hsync-Kennzeichen 79 gemäß Fig. 4 durch das ^Load-Signal 86 von dem NAND-87 gemäß Fig. 4 gesetzt.

Jeder Hsync-Impuls schaltet den Vertikal-Adreßzähler 26 durch das auf der Leitung 79 auftretende Nhsync-Signal um 1 weiter. Die ersten drei Bits des Ausgangssignals, nämlich die Bits VSR A, B und C, werden über die Leitungen 58 bis 60 an den ROM-Zeichengenerator 33 abgegeben. Die Ausgangsbits VSR1, 2, 4, 8 und 16 bilden die Vertikal-Adresse der Zeile, die geschrieben wird bzw. der nachgelaufen wird.

In Fig. 5 ist ein detailliertes Verknüpfungsdiagramm der 12,5-MHz-Taktschaltung 19 gezeigt. Wie veranschaulicht, dienen die Verknüpfungssignale des eine Untersetzung um 9 vornehmenden Zählers 21 und einige Steuerverknüpfungsglieder, welche verschiedene Signale von dem Mikroprozessor

O30O63/O864

verknüpfen, da__zu, verschiedene Steuersignale zu erzeugen, welche zur Steuerung der verschiedenen Tristate-Puffer, Statusregister, Zähler und Speicher in dem System verwendet werden.

Das auf der Leitung 31 auftretende Signal ISW veranlaßt den Multiplexer 27, die "A"-Eingänge zu den Ausgangsleitungen 82 durchzuschalten, wenn das betreffende Signal einen niedrigen Pegel führt. Demgegenüber werden die "B"-Eingänge zu den Ausgängen hinjdurchgeschaltet, wenn das betreffende Signal einen hohen Pegel führt. Die "A"-Eingänge sind mit den Ausgängen des Horizontal-Adreßzählers und des Vertikal-Adreßzählers verbunden, und die "B"-Eingänge sind mit der Adreßbusleitung 15 verbunden, w.ie dies in Fig. 6 veranschaulicht ist. Gemäß Fig. 5 stellt das auf der Leigung 31 auftretende Signal ISW das Ausgangssignal des NAND-Gliedes 150 dar, welches eingangsseitig an den Ausgängen "5" und "6" eines vier Eingangsleitungen und 10 Ausgangsleitungen aufweisenden Decoders 151 angeschlossen ist. Der Ausgang "5" nimmt dann einen niedrigen Pegel an, wenn ein Binärsignal 5 an den Eingängen 152 auftritt. Entsprechendes gilt für das Ausgangssignal bzw. den Ausgang "6". Die Ausgänge des Decoders 151 führen normalerweise einen hohen Pegel. Das Signal ISW führt einen hohen Pegel lediglich dann, wenn die Bits A10-A12 und das auf der Leitung 153 von dem Mikroprozessor 14 her auftretende Signal Ml/0 entweder eine binäre 5 oder eine binäre 6 bilden, wodurch angezeigt wird, daß der Mikroprozessor 14 in den RAM-Speicher 25 einzuschreiben wünscht. Das Signal MI/0 ist ein Steuerausgangssignal von dem Mikroprozessor 14, welches eine Anzeige darüber liefert, ob die gegenwärtige Operation des Mikroprozessors auf den Speicher Bezug nimmt oder eine Eingabe/Ausgabe (1/0)-Operation ist.

030063/08Θ4

Das auf der Leitung 135 auftretende Signal ..0MEM dient als Lese/Schreib-Steuersignal für den RAM-Speicher Wenn dieses Signal mit hohem Pegel auftritt, liest der RAM-Speicher Daten an seinen Dateneingaben DB0-DB7 gemäß Fig. 2 und 3 und speichert sie unter der Adresse ab, die an seinen Adreßeingängen MA1-MA1O spezifiziert ist. Wenn das Signal 0Mem mit niedrigem Pegel auftritt, schreibt der RAM-Speicher die Daten, die an dem Speicherplatz gespeichert sind, welcher an seinen Adresseneingängen spezifiziert ist, auf seinen Datenausgabeleitungen MD0-MD7. Das Signal 0Mem nimmt lediglich dann einen niedrigen Pegel an, wenn das Signal ISW einen hohen Pegel führt und wenn das auf der Leitung 153 auftretende Signal 0WRP einen hohen Pegel führt. Das Signal 0WRP führt lediglich dann einen niedrigen Pegel, wenn das Le se/Schreib signal R/W auf der Leitung 15A-, das WRP-Signal auf der Leitung 155 und das auf der Leitung auftretende Signal OPREQ mit niedrigem Pegel auftreten. Das R/W-Signal von dem Mikroprozessor 14 her tritt dann mit niedrigem Pegel auf, wenn der Mikroprozessor Daten von der Datenbusleitung 13 her zu lesen wünscht. Das WRP-Signal von dem Mikroprozessor 14 her tritt normalerweise mit niedrigem Pegel auf; es tritt als positiver Impuls lediglich dann auf, wenn eine Schreiboperation ausgeführt wird. Das Signal OPREQ tritt zu allen Zeitpunkten mit Ausnahme des Zeitpunktes mit niedrigem Pegel auf, zu dem der Mikroprozessor 14 externe Einrichtungen darüber zu informieren wünscht, daß sämtliche Adressen-, Daten- und Steuersignale an seinen Anschlüssen gültig sind. Damit dürfte klar sein, daß das ISW-Signal als Signal mit hohem Pegel dazu führt, daß das Signal 0WRP über das NAND-Glied 157 zu dem Signal 0Mem wird. Wenn die Signale WRP, OPREQ und R/W alle mit hohem Pegel auftreten, führt der Mikroprozessor 14 eine Schreiboperation unter der auf der Adreßbusleitung 15 spezifizierten Adresse aus. Das mit

030063/08ΘΑ

niedrigem Pegel auftretende Signal #WRP bewirkt, daß das Signal #Mem mit hohem Pegel auftritt. Dadurch wird der RAM-Speicher 25 veranlaßt, die Zeichendaten auf den Leitungen DB0-DB7 (Datenbusleitung 13) aufzunehmen und die betreffenden Zeichendaten unter der Adresse abzuspeichern, die auf den Leitungen MA1-MA10 spezifiziert ist. Die Eigenschaften der anderen Steuersignale gemäß Fig. 5 dürften unter Berücksichtigung des Systembe.triebs und in Verbindung mit der Information der Steuersignale bezüglich des Mikroprozessors des Typs 2650 der Firma Signetics verständlich sein, wie er in Publikationen der Firma Signetics veröffentlicht worden ist. An dieser Stelle sei ferner auf das "TTL-Datenbook" zweite Auflage, der Firma Texas Instruments hingewiesen, in dem elektrische Daten und die Stiftbelegungen der verschiedenen TTL-Chips des Systems angegeben sind.

Die Taktschaltung 19 verwendet zwei Verknüpfungsglieder 158 und 159) die im aktiven Bereich bei dem Schwellwert durch die Widerstände 16O bis 162 vorgespannt sind. Ein Quarz 163 wirkt als Reihenresonanzkreis, der als Rückkopplungsweg vom Ausgang des Verknüpfungsgliedes 158 zum Eingang des Verknüpfungsgliedes 159 dient und der das Auftreten einer Schwingung mit der Resonanzfrequenz bewirkt. Das Ausgangssignal $C tritt auf der Leitung 20 auf und wird durch den eine Untersetzung um 9 vornehmenden Zähler 21 auf ein mit niedriger Frequenz auftretendes Signal Advhosp untersetzt. Das auf der Leitung 23 auftretende Signal Advhosp tritt in jeder neunten Periode des ßC-Signals auf. Das Advhosp-Signal wird dem "C"-Eingang des Zählers zugeführt, so daß das Signal Advhosp in der Mitte der Zählerstellung von 0 bis 9 auftritt. Dies ist erforderlich, so daß der Horizontal-Adreßzähler 22 gemäß Fig. 6 die Horizontal-Adreßzählerstellung ändert, während die letzte Horizontal-

030063/0884

Adresse die Ausbreitung von Zeichendaten von dem RAM-Speicher 25 durch den ROM-Zeichengenerator 33 zu dem Zeichenschieberegister 164 hin bewirkt.

Es dauert dabei einige wenige 100 Nanosekunden, um Zugriff zu den Zeichendaten aus dem RAM-Speicher 25 zu erhalten und um zu dem Punktmuster von dem Zeichengenerator 33 oder dem graphische Zeichen enthaltenden PROM-Speicher 3^· zuzugreifen. Deshalb sollten das Parallel-Ladekommando auf der Leitung 168 gemäß Fig. 4 und 10 für das Zeichenschieberegister 21 und das Graphik-Schieberegister 22 von dem Zeitpunkt aus ein wenig verzögert werden, zu dem die Adresse des anzuzeigenden Zeichens dem RAM-Speicher zugeführt wird. Um diese Verzögerung hervorzurufen, wird das Verschiebe-Ladesignal Shift-Load von dem auf der Leitung 167 gemäß Fig. 5 auftretenden Signal WCR abgeleitet. Das Signal WCR ist durch einen Impuls mit einer Dauer von einer Taktperiode gebildet, der dann auftritt, wenn der eine Untersetzung um 9 vornehmende Zähler 21 die Zählerstellung 9 erreicht. Das Signal WCR setzt den eine Untersetzung um -neun vornehmenden Zähler zurück und bewirkt das Laden des Zeichen-Schieberegisters und des Graphik-Schieberegisters dadurch, daß das Schiebe-Ladesignal mit niedrigem Pegel abgegeben wird, wenn das Leitungs-Aktivitätskennzeichen gesetzt ist. Da das auf der Leitung 23 auftretende Signal WCC bei vier ZählerStellungen eingeschaltet ist und bei einer Zählerstellung von fünf während der Zählung bis neun abgeschaltet ist, wird eine Verzögerung von 5x80 oder 400 ns zwischen der Weiterschaltung bzw. Inkrementierung des Horizontal-Adreßzählers 22 bis zur nächsten Adresse und dem Laden eines Schieberegisters mit dem Punktmuster der letzten Adresse hergerufen'.

Der Mikroprozessor 14, der in Fig. 9 näher veranschaulicht ist, wird mit der Spannungsanschaltung durch das auf der Leitung 94 auftretende Signal RC initialisiert.

030083/0884

Die Leitung 94 ist dabei mit einem Widerstands-Kondensator-Netzwerk verbunden. Wenn die Speisespannung über eine Initialisierungs-Drucktaste 95 zugeführt wird, hält der Kondensator 96 das mit niedrigem Pegel auftretende Pause-Eingangssignal über die Leitung 94 fest. In der Zwischenzeit wird das Rücksetz-Eingangssignal durch den Inverter 97 auf hohem Pegel gehalten. Wenn sich der Kondensator auflädt, nimmt das Rücksetz-Eingangssignal einen niedrigen Pegel an, und der Mikroprozessor beginnt mit der Operation.

Das Serien-Eingangssignal von dem Modem wird von dem Mikroprozessor 14 durch das auf der Leitung 101 auftretende Lese-Eingangssignal verarbeitet. Wenn kein Zeichen aufgenommen wird, tritt das Lese-Eingangssignal mit hohem Pegel auf. Das Programm fragt dieses Eingangssignal bzw. diesen Eingang kontinuierlich ab, um eine Feststellung in dem Fall zu treffen, daß ein Zeichen aufgenommen wird. Dabei wird der Beginn eines Zeichens durch einen Signalsprung von hohem Pegel zu niedrigem Pegel auf der Leseeingangsleitung angezeigt. Der Modem 10 steuert das Leseeingangssignal über das auf der Leitung 102 auftretende Signal RX. Der Signalwechsel auf der Leseleitung 101 wird im Bit 6 des Video-Statusregisters 40 gemäß Fig. 4 festgehalten und bewirkt die Änderung des auf der Leitung 103 auftretenden Signals Int3. Die Änderung des Signals Int3 verändert den durch Hardware erzeugten Unterbrechungsvektor mit der nächsten Unterbrechung, indem die Information auf der Datenbusleitung 13 über die Leitung 104 gemäß Fig. 7 geändert wird. Wenn der Mikroprozessor 14 eine Unterbrechungsanforderung aufnimmt, steuert er das auf der Leitung 105 gemäß Fig. 9 und 7 auftretende Signal Intack derart, daß dieses Signal einen niedrigen Pegel annimmt. Dadurch wird der Tristate-Puffer 106 freigegeben. Das Absenken des Pegels des Signals Intack zeigt an, daß der Mikro-

030083/0834

prozessor 14 bereit ist, den Unterbrechungsvektor von der Datenbusleitung her aufzunehmen. Die unterbrechende Einrichtung spricht daraufhin dadurch an, daß sie diesen Unterbrechungsvektor an die Datenbusleitung abgibt. Dies geschieht mit der Übertragung des Signals Int 3 über den Tristate-Puffer 106 zu der Leitung 104, die mit der Leitung D3 der Dateribusleitung 13 verbunden ist. Die Subroutine, in die über diesen Unterbrechungsvektor eingetreten wird, setzt das Bit 6 des Video-Statusregisters gemäß Fig. 4, um den Unterbrechungsvektor auf die neue Routine zeigen zu lassen. Das Lesebit wird dann periodisch überprüft, so daß das eintreffende Zeichen zusammengesetzt werden kann.

Der Mikroprozessor 14 tastet außerdem die Tastatur 12 über Abtastleitungen 107 ab, wie dies in Fig. 14 näher veranschaulicht ist. Ein sieben Bit umfassender ASCII-Code wird von der Tastatur benutzt, wobei die vier höchstwertigen Bits (MSB) auf den Leitungen BA0-BA3 der Adreßbusleitung 15 gemäß Fig. 9 auftreten. Die auf diesen Leitungen auftretenden Bits werden durch den vier Eingangsleitungen und zehn Ausgangsleitungen aufweisenden Decoder 16 gemäß Fig. 9 decodiert. Der Decoder 16 decodiert die auf den Leitungen BA0-BA3 auftretenden Bits zu einem mit niedrigem Pegel auftretenden Signal auf einer der zehn Abtastleitungen Scan. Der Signalpegel auf diesen Abtastleitungen wird nacheinander durch eine Reihe von Eingabe/Ausgabe-Lesebefehlen abgesenkt, die durch den Mikroprozessor 14 ausgeführt werden. Jede Abtastleitung ist dabei mit einer Seite einer Schalterspalte in der Tastatur verbunden, während jede Leseleitung von acht Leseleitungen 17 mit der anderen Seite einer Zeile von Tastaturschaltern verbunden ist. Diese acht Leseleitungen 17 werden selektiv auf die Datenbusleitung 13 durchgeschaltet, und zwar unter der Steuerung des Mikroprozessors 14 über den Tristate-Puffer 108 gemäß Fig. 7.

030063/OS64

Die Bits von den Leseleitungen werden durch den Mikroprozessor 14 zu den drei niederwertigsten Bits des ASCII-Zeichencodes codiert. Die Verschiebe-, Steuer-, Wiederholungs-, Zeigerpositionierungs- und Unterbrechungstasten sind mit den Leseleitungen 17 über NAND-Glieder 109 bis 113 verbunden, um die Ausnutzung von lediglich acht Leseleitungen freizugeben.

Eine Tastatur-Abtastung wird je Halbbild einmal ausgeführt. Während der Abtastung der Abtastzeilen durch den Mikroprozessor 14 werden die Daten von den Leseleitungen gelesen und in ein Internregister des Mikroprozessors geladen. Dort werden die Daten nach jeder Abtastung auf von Null abweichende Bits überprüft, um das Vorliegen einer Schalterschließung bzw. einer Schalterbetätigung anzuzeigen. Dadurch ist es möglich, die gleichzeitige Betätigung zweier Tasten zu ermitteln bzw. zu überprüfen. Wenn ein Zeichen ermittelt bzw. gelesen wird, wird die Abtastung fortgesetzt. Lediglich dann, wenn dassselbe Zeichen mehrere Male aufeinanderfolgend ermittelt bzw. gelesen worden ist, nimmt der Mikroprozessor 14 das Vorliegen eines gültigen Zeichens an. Diese Prozedur eliminiert ein Schalterprellen.

Ein Parallelanschluß kann in dem System enthalten sein, so daß Daten im Parallelformat von einer anderen Datenverarbeitungseinrichtung her aufgenommen und auf dem Anzeigeschirm angezeigt werden können. Außerdem können von dem Modem oder der Tastatur her aufgenommene Daten von dem Parallelanschluß zu der anderen Datenverarbeitungseinrichtung bei entsprechender Wahl durch die Bedienperson ausgesendet werden, indem gewisse Steuerzeichen auf der Tastatur betätigt werden.

Das Endgerät kann als Einrichtung aufgefaßt werden,

030083/0884

die drei periphere Eingabeeinrichtungen (Tastatur, Modem, Parallelanschluß) und drei periphere Ausgabeeinrichtungen (Anzeigeschirm, Modem und Parallelanschluß) aufweist. Die Software wird so geschrieben, daß durch die Verwendung von Steuerzeichen von der Tastatur her spezielle periphere Eingabeeinrichtungen einem oder mehreren peripheren Ausgabeeinrichtungen zugeordnet bzw. zugeteilt werden können. Dabei wird eine Drei-Byte-Tabelle benutzt, um die gewünschten Zuordnungen aufzuzeichnen. Das erste Byte kennzeichnet den Parallel-Eingangsanschluß; das zweite Byte kennzeichnet die Eingangsleitung von dem Modem; das dritte Byte kennzeichnet die Tastatur. Wenn in irgendeinem dieser Bytes das Bit 7 vorhanden bzw. 1 ist, dann ist der Anzeigeschirm der peripheren Eingabeeinrichtung zugeordnet; dies wird durch Bytes gekennzeichnet, bei deneidas Bit 7 vorhanden bzw. 1 ist. Wenn das Bit 6 eins ist, dann ist die Ausgabeleitung für den Modem mit der betreffenden peripheren Eingabeeinrichtung verbunden. In entsprechender Weise kennzeichnet das Bit 5 den Ausgabe-Parallelanschluß .

Fig. 8 zeigt die Verknüpfungsanordnung des externen Parallelanschlusses 11. Die betreffende Verknüpfungsanordnung umfaßt zwei 8-Bit-Tristate-Register, ein Eingaberegister 11 für die Aufnahme und ein Ausgaberegister 36 für die Abgabe bzw. Übertragung. Wenn ein Zeichen übertragen wird, wird das Ausgaberegister 36 geladen, und auf der Leitung 116 wird ein die Belegung des Ausgabeanschlusses anzeigendes Kennzeichen gesetzt. Die das Zeichen aufnehmende Einrichtung muß das be-, treffende die Belegung des Ausgabeanschlusses anzeigende Kennzeichen lesen bzw. ermitteln, um zu bestimmen, wann das Zeichen für die Übertragung von der Datenbusleitung 13 geladen worden ist. Wenn aus dem Ausgaberegister 36 gelesen worden ist, wird das die Belegung des

030-063/0864

Ausgangsanschlusses anzeigende Kennzeichen über die Leitung 117 zurückgesetzt, um dem Endgerät zu ermöglichen, ein weiteres Zeichen zu laden.

Eine ähnliche Situation existiert bezüglich des Eingaberegisters 11. Wenn ein Zeichen zu dem Endgerät bzw. Terminal übertragen wird, wird das auf der Leitung 118 auftretende, die Belegung des Eingabeanschlusses anzeigende Kennzeichen gesetzt, wenn ein Zeichen in das Register geladen wird. Die Software tastet das die Belegung des Eingabeanschlusses anzeigen de Kennzeichen ab. Wenn dieses Kennzeichen gesetzt ist, dann wird der Inhalt des Eingaberegisters 11 gelesen, und das betreffende Kennzeichen wird über die Leitung 119 zurückgesetzt. Die externe Einrichtung muß den Status des die Belegung des Eingabeanschlusses anzeigenden Kennzeichens ermitteln, bevor der Versuch unternommen wird, das Eingaberegister wieder zu laden.

Der in Fig. 11 veranschaulichte Modem 10 benutzt eine Frequenzumtastungsmodulation. Zwei Frequenzen werden dabei dazu herangezogen, ein Verknüpfungssignal 0 (Zeichenschritt) und ein Verknüpfungssignal 1 (Trennschritt) wiederzugeben. Die beiden Frequenzen sind um 200 Hz voneinander entfernt. Für Zweiweg-Datenübertragungen werden zwei Frequenzpaare benutzt, wodurch das System zu einem Vollduplex-System wird. Das untere Frequenzpaar wird für die übertragung von dem Endgerät benutzt, während das höhere Frequenzpaar für die Aufnahme im Ursprungsbetrieb benutzt wird. Der Modem kann außerdem in einen Antwortbetrieb umgeschaltet werden, bei dem die Situation umgekehrt ist. Während der Vollduplex- Op era ti on übertragen beide Einrichtungen zur gleichen Zeit_o

030063/0884

Wenn keine Daten übertragen werden, sendet der Modem eine Dauer-Trennschrittfrequenz oder ein Verknüpfungssignal 1. Die Zeichenübertragung beginnt mit einem Startbit, bei dem es sich um den ersten Wechsel von einem hohen Pegel zu einem niedrigen Pegel handelt. Die das zu übertragende Zeichen bildenden Trenn- und Zeichenschritte folgen diesem Startschritt. Dem Zeichen kann, sofern erwünscht, ein Paritätsbit folgen; es kann durch die übertragung eines Stopbits abgeschlossen werden, wodurch die Datenübertragungsleitung in den Dauer-Trennschrittzustand zurückgeführt wird. Dieser Trennschrittzustand dauert solange an, bis das nächste Zeichen ausgesendet wird.

Der Modem 10 vermag bei Geschwindigkeiten bis zu 600 Baud zu arbeiten; er kann eine Einrichtung der Firma Motorola mit der Bezeichnung MC14412 sein. Der Chip enthält den vollständigen Frequenzumtastungsmodulator und die Demodulatorschaltung , die für die Frequenzumtastungsmodulation erforderlich ist. Ein 1-MHz-Quarz 119 liefert in Verbindung mit einem internen Oszillator in diesem Chip eine stabile Bezugsfrequenz. Das Oszillator-Ausgangssignal wird intern untersetzt und durch einen internen siebenstufigen Frequenzzähler hindurchgeleitet. Die zu übertragenden Daten gelangen zu dem Modem 10 auf der Digitalformat—TX-Signalleitung 100 von dem Mikroprozessor 14 hin, wo sie in einen internen Modulator-Frequenzdecoder eingeführt werden. Die Daten werden dort unter Anwendung der Frequenzumtastungsverfahren moduliert. Der Modulator-Frequenzdecoder ist mit einem siebenstufigen Frequenzzähler verbunden; er ist mit dem Frequenzzähler und einem internen digitalen Sinussignalgenerator derart kombiniert, daß ein in der Frequenz umgetastetes moduliertes digital synthetisiertes Sinusausgangssignal über die Leitung 120 als

030063/0884

TX-Autosignal abgegeben wird. Im Ursprungsbetrieb beträgt die Frequenz des Sinussignals 1270 Hz für einen Trennschritt und 1070 ,Hz für einen Zeichenschritt gemäß dem US-Standard-Format, während beim Antwortbetrieb ein Trennschritt 2225 Hz und ein Zeichenschritt 2025 Hz betragen. Dieses Ausgangssignal wird in dem Sende-Operationsverstärker 121 verstärkt und einem Lautsprecher 132 für ein Handapparat-Mundstück zugeführt.

Das auf der Leitung 122 auftretende Typensignal wählt entweder die Operationsfrequenzen entsprechend dem US-Standard oder gemäß der CCITT-Empfehlung sowohl für die Sendedaten als auch für die Empfangsdaten aus. Das auf der Leitung 123 auftretende Signal TXENBL gibt das auf der Leitung 120 auftretende TX-Autoausgangs signal frei, wenn der Mikroschalter 124 das Signal TXENBL zum Verknüpfungssignal 1 setzt. Dieser Mikroschalter wird durch die Einstellung des Handapparats in der Gabel betätigt.

Durch das auf der Leitung 125 auftretende Ursprungssignal werden zwei Frequenzen der Sende- und Empfangsfrequenzen ausgewählt, die während der Modulation und Demodulation benutzt werden. Wenn dieses Signal mit hohem Pegel auftritt, dann ist der US-Ursprungsbetrieb oder der CCITT-Kanal-Nr. 1-Betrieb ausgewählt. Wenn das Ursprungssignal 0 ist, dann ist der US-Antwortbetrieb oder der CCITT-Kanal-Nr.2-Betrieb ausgewählt.

Das auf der Leitung 126 auftretende Testsignal bewirkt als mit hohem Pegel auftretendes Signal, daß in den Selbsttestbetrieb eingetreten wird, bei dem der Demodulator derart umgeschaltet wird, daß das übertragene Signal von dem Modem selbst demoduliert wird. Die Selbsttest- und Antwort-Ursprungsbetrieb-Auswahlvor-

030063/0884

gänge werden durch die Betätigung der Schalter 127 und 128 vorgenommen.

Das Empfangssignal von dem Handapparat wird mittels einer induktiven Aufnahme einrichtung 127 aufgenommen und mittels eines Empfangs-Operationsverstärkers 128 verstärkt. Das auf der Leitung 129 auftretende Empfangs-Verstärkungs-Ausgangssignal wird entweder durch das dreistufige Ursprungsbetrieb-Filter 138 oder durch das dreistufige Antwortbetrieb-Filter 139 gemäß Fig. 12 hindurchgeleitet. Die Auswahl des Filters erfolgt durch die Schalter 130 und 131. Jedes Filter umfaßt drei Operationsverstärker, die so abgestimmt sind, daß sie ein sehr scharf begrenztes Bandpaßfilter bilden, welches das empfangene Frequenzpaar verstärkt und alle übrigen Frequenzen ausfiltert.

Das auf der Leitung 132 auftretende Ausgangssignal dieser Filter wird mittels eines Signalbegrenzer-Operationsverstärkers 133 zu einem Rechtecksignal umgeformt und begrenzt und als RX-Autosignal über die Leitung 134 an den Demodulator des Modems 10 gemäß Fig. 11 abgegeben.

Der Modem 10 leitet das Rechteck-RX-Autosignal einem internen Pegeländerungsdetektor und einem Demodulator-Zähler zu, der mit einem internen 1-MHz-Oszillator verbunden ist. Das Signal wird dann durch einen internen Demodulator-Decoder hindurchgeleitet, um in ein digitales Signal für die Abgabe als RX-Signal über die Leitung 102 an den Mikroprozessor 14 umgesetzt zu werden.

030083/Οββ*

Durch die Erfindung ist also eine Anordnung geschaffen worden, die Eingabe-Ausgabe-Operationen mit einer weiteren Datenverarbeitungseinrichtung in einer flexiblen und kostengünstigen Art und Weise durchzuführen gestattet. Die Anordnung umfaßt einen programmierten Mikroprozessor, der mit einer Tastatur, einem Parallelanschluß und einem Modem verbunden ist. Der Mikroprozessor ist so programmiert, daß er die Tastatur periodisch abtastet um zu bestimmen, welche Tasten, sofern überhaupt, gedrückt worden sind. Außerdem wird durch den Mikroprozessor der Parallelanschluß hinsichtlich eintreffender Daten abgetastet, und außerdem werden eintreffende Daten von dem Modem dadurch gelesen, daß ein Startbit ermittelt wird. Die Steuerzeichen von der Tastatur können Zusatzeinrichtungen bzw. Zusatzfunktionen setzen, so daß die eintreffenden Daten von einem Eingang her gleichzeitig von dem Modem und/oder dem Parallelanschluß ausgesendet werden können.

030063/088*

L e e Γ-s-e i-t-e

Claims (3)

1. DIPUINCHEINZBARDEHLE München, 25.Juni 1980

   PATENTANWALT

   Aktenzeichen: Mein Zeichen:

   3036

   Patentansprüche

   Schal tungsanordnung für ein Rechner endgerät zum Aussenden von Daten an eine weitere Datenverarbeitungseinrichtung und zur Aufnahme von Daten von einer solchen Datenverarbeitungseinrichtung, dadurch gekennzeichnet,

   a; daß eine Tastaturanordnung (12) vorgesehen ist, die Daten und Steuersignale durch eine Bedienperson einzugeben erlaubt,

   b) daß eine Anschlußeinrichtung (11) als Schnittstelleneinrichtung zu der genannten anderen Datenverarbeitungseinrichtung derart vorgesehen ist, daß Daten von der betreffenden anderen Datenverarbeitungseinrichtung aufnehmbar und an diese abgebbar sind,

   c) und daß eine Verbindungseinrichtung (35,83) vorgesehen ist, die die Tastaturanordnung (12) und die Anschlußeinrichtung (11) derart selektiv zu verbinden gestattet, daß die Tastaturanordnung (12) abgetastet wird und daß Daten und Steuersignale von der betreffenden Tastaturanordnung (12) her aufnehmbar und codierbar sind, wobei außerdem die Anschlußeinrichtung daraufhin abtastbar ist, daß die Aufnahme von Daten feststellbar ist, wobei endgerätseitig aufgenommene Daten an einem Ausgangsanschluß für eine Benutzereinrichtung zur Verfügung gestellt werden und wobei in dem Fall, daß ein bestimmtes Steuersignal von der Tastaturanordnung (12) her auftritt, gleichzeitig von der Tastaturanordnung (12) her aufgenommene Daten von der Anschlußeinrichtung (11) an die genannte andere Datenverarbeitungseinrichtung, abgebbar sind.

   030063/086Ä

   ORIGINAL INSPECTED
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Modemeinrichtung (10) als Schnittstelleneinrichtung zu der anderen Datenverarbeitungseinrichtung über ein Fern-Datenübertragungsnetzwerk vorgesehen ist,

   daß die Moderneinrichtung (10) endgerätseitig zugeführte Binärsignale in für die Übertragung über das Übertragungsnetzwerk geeignete Signale und von der Datenübertragungseinrichtung über das Übertragungsnetzwerk übertragene Signale in endgerätseitig zu verwendende Binärsignale umzusetzen gestattet, und daß die Verbindungseinrichtung selektiv mit der Tastaturanordnung (12), der Anschlußeinrichtung (11) und der Modemeinrichtung (10) derart verbunden ist, daß die Tastaturanordnung (12) abtastbar ist und daß von dieser abgegebene Daten und Steuersignale aufnehmbar und codierbar sind, wobei von der Parallelanschlußeinrichtung (11) oder der Modemeinrichtung (10) her aufgenommene Daten lesbar sind und wobei von irgendeiner dieser Eingabeeinrichtungen aufgenommene Daten endgerätseitig an einem Ausgang für eine Benutzereinrichtung abgebbar sind.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verknüpfungseinrichtung ein derart programmierter Mikroprozessor ist, daß die bezeichneten Funktionen ausgeführt werden, daß der Mikroprozessor eine Adreßbusleitung, eine Datenbusleitung und ein Steuerausgangssignal aufweist,

   daß endgerätseitig eine Decodereinrichtung vorgesehen ist, die die Adresse eines Teiles des auf der Adreßbusleitung auftretenden Signals zu decodieren gestattet,

   daß die Tastaturanordnung (12) aus einer Schaltermatrix besteht, bei der die eine Seite jeder Spalte

   030063/0884

   von Schaltern mit einer Abtastleitung verbunden ist, die mit einem der Ausgänge der Decodiereinrichtung verbunden ist, und wobei jede Zeile der betreffenden Schaltermatrix mit einer Seite an einer Leseleitung angeschlossen ist,

   daß ein Tristate-Puffer vorgesehen ist, der eine Vielzahl von mit den betreffenden Leseleitungen verbundenen Eingängen und einen mit der Datenbusleitung verbundenen Ausgang aufweist, daß der betreffende Tristate-Puffer an einem Steuereingang das Steuerausgangssignal von dem Mikroprozessor zur Verbindung der Leseleitungen mit der Datenbusleitung in dem Fall aufzunehmen gestattet, daß der betreffende Mikroprozessor (14) die Tastaturanordnung abzutasten wünscht, und daß die durch den Mikroprozessor (14) ausgeführte Abtastung durch sequentielles Adressieren der jeweiligen Abtastleitung und Lesen des Ausgangssignals des Tristate-Puffers über die Datenbusleitung erfolgt.

   030063/0864