DE3022748C2 - Photoätzverfahren - Google Patents

Photoätzverfahren

Info

Publication number
DE3022748C2
DE3022748C2 DE3022748A DE3022748A DE3022748C2 DE 3022748 C2 DE3022748 C2 DE 3022748C2 DE 3022748 A DE3022748 A DE 3022748A DE 3022748 A DE3022748 A DE 3022748A DE 3022748 C2 DE3022748 C2 DE 3022748C2
Authority
DE
Germany
Prior art keywords
film
alloy layer
layer
pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3022748A
Other languages
English (en)
Other versions
DE3022748A1 (de
Inventor
Norio Tokyo Hasegawa
Naoki Kawaguchi Saitama Yamamoto
Hiroshi Tokyo Yanazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3022748A1 publication Critical patent/DE3022748A1/de
Application granted granted Critical
Publication of DE3022748C2 publication Critical patent/DE3022748C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Description

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Photoätzverfahren, bei dem auf einer Fläche eine Al —Si-Legierungsschicht, die bis zu 3 Gew.-% Si enthält, und darauf ein Photolackfilm aufgebracht werden, Teile des Photolackfilms zur Ausbildung eines Photolackmusters belichtet und entwickelt werden, dadurch freigelegte Teile der AI — Si-Legierungsschicht unter Verwendung des Photolackmusters als Maske weggeätzt werden und anschließend das Photolackmuster entfernt wird, dadurch gekennzeichnet, daß zwischen der Al — Si-Legierungsschicht (3), die mindestens 1 Gew.-% Si enthält, und dem Photolackfilm ein etwa 10 bis 100 nm dicker Si-FiIm (4) angeordnet wird, von dem beim Ätzen die freigelegten Teile zusammen mit den entsprechenden Teilen der Al — Si-Legierungsschicht weggeätzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Al — Si-Legierungsschicht in einer Dicke von etwa 400 bis 1500 nm aufgebracht wird.
25
Die Erfindung betrifft ein Photoätzverfahren nach dem Oberbegriff des Patentanspruchs 1. Ein derartiges Verfahren wird beispielsweise zur Herstellung mikroskopischer elektrischer Verbindungsleitungen von Halbleiteranordnungen verwendet
Bekanntlich wird Aluminium in großem Umfang als Material für elektrische Verbindungsleitungen bei Halbleiteranordnungen verwendet Gründe dafür liegen in der hohen elektrischen Leitfähigkeit, den geringen Kosten, dem niedrigen Schmelzpunkt, der Möglichkeit, einen dünnen Film ohne weiteres durch Vakuumverdampfung herzustellen, in der leichten Ätzbarkeit und in weiteren Vorteilen. Zur Erzeugung eines Leitermusters aus Aluminium wird üblicherweise eine Aluminiumschicht durch Vakuumverdampfung auf der gesamten Oberfläche eines Siliziumsubstrats, einer Isolierschicht oder dergleichen, auf der das Muster erzeugt werden soll, aufgetragen, und auf diese Aluminiumschicht wird anschließend ein Photolackfilm aufgebracht Gewünschte Bereiche des Photolackfilms werden beispielsweise unter Verwendung einer Maske belichtet und anschließend zur Bildung eines Photolackmusters entwickelt Unter Verwendung dieses Photolackmusters als Maske werden die freiliegenden Teile der Aluminiumschicht weggeätzt Danach wird das Photolackmuster entfernt
Wird nun zur Herstellung eines elektrischen Kontakts zwischen der Al-Schicht und dem Si-Substrat eine Legierungsbehandlung unter Erwärmung durchgeführt, so dringt das Aluminium aufgrund einer Diffusionsreaktion im festen Zustand zwischen dem Si-Substrat und dem Aluminium in das Substrat ein. Soll nur eine im Substrat angeordnete dünne eindiffundierte Zone kontaktiert werden, so kann das eindringende Alumini um diese eindiffundierte Zone ohne weiteres durchsetzen und zu einem Kurzschluß gegenüber dem Substrat führen. Darüber hinaus nimmt die Querschnittsfläche des Ahiminiumkontaktes ab, so daß die Gefahr einer Ionenwanderung besteht
Wird ferner beim Belichten des Photolackfilros mit es ultravioletter Strahlung gearbeitet, so ergeben sich wegen des hohen Reflexionsvermögens von Aluminium stehende Wellen innerhalb des Photolackfilms, die die Schärfe des herzustellenden Musters erheblich beeinträchtigen. Dadurch wird es schwierig, mikroskopische Leitermuster genau herzustellen.
Aus den US-Patentschriften Nr. 33 82 568 und 35 67 509 sind Verfahren nach dem Oberbegriff des Patentanspruchs 1 bekannt, bei denen anstelle einer reinen Aluminiumschicht eine Al — Si-Legierungsschicht verwendet wird, die 2 bis
3 Gew.-% Si enthält. Damit wird zwar das Eindiffundieren von Aluminium in das Siliziumsubstrat verhindert, doch hat auch die Al-Si-Legierung ein hohes Reflexionsvermögen gegenüber ultravioletter Strahlung mit Werten zwischen 50 und 95%. Daher bleibt die Schwierigkeit bestehen, genaue Leitermuster auszubilden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem sich ohne Beeinträchtigung der Kontaktierungseigenschaften Leitermuster hoher Präzision herstellen lassen.
Die erfindungsgemäße Lösung dieser Aufgabe nach dem Kennzeichenteil des Patentanspruchs 1 besteht darin, daß zwischen der Al —Si-Legierungsschicht, die mindestens 1 Gew.-% Silizium enthält, und dem Photolackfilm ein etwa 10 bis 100 nm dicker Si-FiIm angeordnet wird, der das Auftreten störender stehender Wellen bei der Belichtung mit ultravioletter Strahlung verhindert.
Das Aufbringen eines reinen Si-Films ist zwar aus der japanischen Offenlegungsschrift 49-84 788 auf einer reinen Al-Schicht bekannt. Dort dient er zum Eindiffundieren von Si in die Al-Schicht bis zum Grenzwert der Löslichkeit von Si in Al im festen Zustand, um zu erreichen, daß das Aluminium nicht in das Siliziumsubstrat eindringt Um diesen Grenzwert zu erreichen, muß jedoch die Dicke des Si-Films eine Dicke von mindestens 100 nm haben, was dazu führt, daß die Si-Dichte in der Oberfläche der Al-Schicht auch nach Beendigung des Diffusionsvorgangs hoch ist. Dies beeinträchtigt ein nachfolgendes Kontaktieren des Leitermusters mit anzuschließenden weiteren Leitern.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. In den Zeichnungen zeigt
F i g. l(a) bis l(e) schematisch verschiedene Stufen des erfindungsgemäßen Verfahrens; und
F i g. 2(a) und 2(b) Mikrophotographien zur Erläuterung der mit dem erfindungsgemäßen Verfahren erzielbaren Wirkungen.
Bei der nachstehenden Beschreibung soll zunächst auf F i g. 1 zur Erläuterung des Verfahrens Bezug genommen werden. Obwohl in dieser F i g. 1 ein Teil dargestellt ist, bei dem eine Verbindungsleitung, im folgenden kurz als Verbindung bezeichnet, auf einer Isolierschicht hergestellt wird, versteht es sich von selbst, daß die Verbindung in direktem Kontakt mit einem Si-Substrat in einigen anderen Teilen steht
Zuerst wird, wie in F i g. l(a) dargestellt, ein SKVFiIm 2 mit einer Dicke von ungefähr 500 nm auf einem Si-Substrat 1 mit einem herkömmlichen Verfahren, wie z.B. thermischer Oxidation, aufgebracht, und darauf eine Al—Si-Legierungsschicht 3 mit einer Dicke von 800 nm aufgebracht, indem man üblicherweise mit Vakuumverdampfung arbeitet Vorzugsweise beträgt die Menge an Si, die in der Al—Si-Legierungsschicht 3 enthalten sein soll, 1,0 bis 3,0%, was der Grenzwert der Löslichkeit in festem Zustand bei einer Beheizungstemperatur im Falle der Herstellung eines Kontaktes ist Eine derartige Al—Si-Legierungsschicht kann sehr leicht in ganz ähnlicher Weise in ein Al-Film hergestellt
werden, indem man eine Al —Si-Legierung mit einem Gehalt von 1,5 bis 3,0% sowie die herkömmliche Vakuumverdampfung verwendet.
In Fig. l(b) dargestellt, ivird ein Si-FiIm 4 mit einer Dicke von 50 nm mit einem herkömmlichen Verfahren, z. B. Verdampfung und Zerstäubung, aufgebracht. Dieser Si-FiIm 4 ist ein die Reflexion verringender Film, um die Reflexion von ultravioletten Strahlen an der Oberfläche der Al-Si-Legierungsschicht 3 bei der Belichtung mit Licht zu verhindern. Dementsprechend muß er nur in der Lage sein, die Reflexion des darauf projizierten Lichtes zu verhindern, und er braucht nicht sehr dick zu sein, wobei eine Dicke von ungefähr 20 nm oder mehr genügt.
Vor dem Aufbringen des Photolackfilmes wird das Substrat bei einer Temperatur von 2000C für eine Dauer von 20 min beheizt. Der Photolackfilm wird auf die gesamte Oberfläche des Substrats aufgebracht und bei ungefähr 1000C einer Wärmevorbehandlung unterworfen. Anschließend werden die Belichtung und Entwicklung mit einem herkömmlichen Verfahren durchgeführt. Dann wird ein Muster des Photolackfilmes 5 hergestellt, wie es in Fig. l(c) dargestellt ist. Bei der Belichtung fungiert der Si-FiIm 4 in wirksamer Weise als Reflexion verringernder Film. Beispielsweise wird das Reflexionsvermögen gegenüber ultravioletter Strahlung im Falle einer Al —Si-Legierungsschicht 3, das vorher ungefähr 50 bis 95% betrug, aufgrund des Si-Filmes 4 auf ungefähr 10% verringert. Hinsichtlich des auf der Al — Si-Legierungsschicht 3 aufzubringenden Si-Filmes
4 erwiesen sich sowohl ein polykristalliner Film als auch ein amorpher Film als wirksam.
Unter Verwendung des so hergestellten Musters des Photolackfilmes 5 als Maske werden die freiliegenden Teile des Si-Filmes 4 und der Al —Si-Legierungsschicht 3 geätzt und entfernt, wie es in F i g. l(d) dargestellt ist. Das Ätzen kann in diesem Falle ohne weiteres mit einem chemischen Naßätzverfahren unter Verwendung einer Ätzflüssigkeit erfolgen, jedoch ist die Verwendung eines reaktiven Zerstäubungsätzverfahrens günstiger, da ein Ätzen mit höherer Wiedergabetreue möglich ist Das reaktive Zerstäubungsätzen kann zu diesem Zeitpunkt ohne Schwierigkeiten durchgeführt werden, indem man einen bekannten Plasmareaktor mit parallelen Platten verwendet.
Nach dem Entfernen des Musters des Photolackfilmes
5 mit einem herkömmlichen Verfahren wird der restliche Si-FiIm 4 entfernt, wodurch das Verbindungsmuster aus der Al —Si-Legierungsschicht 3 entsteht, wie es in Fig. l(e) dargestellt ist. Obwohl man beim Entfernen des Si-Filmes 4 ohne weiteres ein chemisches Naßätzverfahren unter Verwendung von einer Ätzflüssigkeit auf der Baiss von HF —HNO3 verwenden kann, ist es vorzuziehen, ein Plasmaätzverfahren, dessen Atmosphäre ein Freon enthaltendes Gas ist, oder ein reaktives Zerstäubungsätzverfahren einzusetzen.
Wenn der Si-FiIm dünn gemacht wird, braucht er nicht immer durch Ätzen od. dgl. entfernt werden, nachdem die Al —Si-Legierungsschicht 3 geätzt worden ist. In einem solchen Falle kann das Substrat nach dem Ätzen der Al —Si-Legierungsschicht 3 auf etwa 4000C aufgeheizt werden, um das Si in die Al —Si-Legierungsschicht 3 hineinzudiffundieren. Mit dieser Maßnahme ist, sofern der Si-FiIm 4 dünn ist, die Menge an in die Al —Si-Legierungsschicht 3 eintretendem Si gering, und eine Schicht, die überschüssiges Si enthält, wird nicht in der Oberfläche ausgebildet. Somit ist nicht zu befürchten, daß die Eigenschaften der Verbindungen verschlechtert werden.
Wie sich aus der obigen Beschreibung ergibt, verringert der auf der Al — Si-Legierungsschicht erfindungsgemäß aufgebrachte Si-FiIm sehr drastisch die Reflexion von ultravioletter Strahlung bei Belichtung, und somit wird das Auflösungsvermögen des Photoätzverfahrens gesteigert, so daß sich sehr gute Muster herstellen lassen.
Insbesondere zeigt F i g. 2(a) eine Mikrophotographie eines Photolackmusters, das mit einem derartigen Verfahren hergestellt worden ist. Man erkennt deutlich das Photolackmuster 10, dessen Teile jeweils eine Breite von 1 μπι besitzen, die in Abständen von 1 μηι in sehr gutem Zustand hergestellt wurden. Auch dann, wenn ein
is stufenförmiger Teil in der darunterliegenden Schicht vorhanden war, trat eine Unterbrechung oder dergleichen überhaupt nicht auf.
Demgegenüber zeigt F i g. 2(b) einen Fall, wo ein Photolackfilm direkt auf eine Al—Si-Legierungsschicht aufgebracht wurde, ohne einen Si-FiIm aufzubringen, und wo die Teile des Musters 11 mit einer Breite von 1 μπι in Abständen von 1 μπι hergestellt wurden.
Wie sich aus F i g. 2(b) entnehmen läßt, unterlagen die Teile des Photolackmusters 11 einem Kontakt zwischen benachbarten Teilen und einer Unterbrechung bei einem stufenförmigen Teil. Es versteht sich von selbst, daß derartige Photolackmuster nicht in praktischen Gebrauch genommen werden können, so daß sich die bemerkenswerte Wirksamkeit des die Reflexion verringernden Films bei der Belichtung deutlich ergibt.
Nachdem ein Photolackfilm auf die Oberfläche eines zu ätzenden Materials aufgebracht worden ist, wird üblicherweise eine Wärmebehandlung bei ungefähr 100 bis 3000C vor der Belichtung mit Licht durchgeführt, um das Anhaften zwischen dem Photolackfilm und der Materiaioberfläche sowie die Festigkeit des Photolackfilmes zu erhöhen.
Diese Wärmebehandlung wird als vorbereitende Wärmebehandlung bezeichnet. Wenn ein Si-FiIm, der auf Al als Material aufgebracht ist, dünn ist, wird er als Reflexion verringernder Film nutzlos, da das Si durch das Vorheizen in das Al eindiffundiert wird. Somit kann der Si-FiIm nicht sehr dünn gemacht werden.
Damit der Si-FiIm in wirksamer Weise als Reflexion verringernder Film fungiert, wenn Al als Film für eine Verbindung verwendet wird, muß die Dicke des auf das Al aufgebrachten Si-Filmes ungefähr 100 nm oder mehr betragen. Mit einem derartigen dicken Si-FiIm wird jedoch das Si nicht vollständig eindiffundiert, auch wenn später eine Wärmebehandlung zur Legierungsbildung ausgeführt wird, und es wird eine Schicht mit einem sehr hohen Si-Gehalt in der Oberfläche ausgebildet. Die Anwesenheit einer derartigen Oberflächenschicht macht jedoch die Eigenschaften der Verbindungen sehr minderwertig und macht den Al-Film als Verbindung unbrauchbar.
Das bedeutet, wenn Al als Material für die Verbindung verwendet wird und einen darauf aufgebrachten. Si-FiIm besitzt, ist es sehr schwierig, erfolgreich sowohl die Reflexion bei der Belichtung zu verhindern als auch für ein wirkungsvolles Bonden zum Anschluß weiterer Leiter zu sorgen. Auch wenn die Dicke des Si-Filmes variiert wird, können das Verhindern der Reflexion und das Aufrechterhalten der Eigenschaften der Verbindungen nicht gleichzeitig erzielt werden.
Demgegenüber wird gemäß der Erfindung der Si-FiIm auf die Al — Si-Legierungsschicht aufgebracht,
und somit findet die Diffusion des Si-Filmes in die AI —Si-Legierungsschicht aufgrund der Beheizung bei ungefähr 100 bis 3000C bei der vorbereitenden Wärmebehandlung nicht statt. Der auf die Oberfläche der Al—Si-Legierungsschicht aufgebrachte Si-FiIm verschwindet somit nicht aufgrund der vorbereitenden Wärmebehandlung und arbeitet in wirksamer Weise als Reflexion verringender Film.
Da nicht zu befürchten ist, daß der zur Verhinderung der Reflexion aufzubringende Si-FiIm aufgrund der vorbereitenden Wärmebehandlung eindiffundiert, kann er dünn sein, wobei eine Dicke von ungefähr 20 nm oder mehr genügt Wenn, nachdem der Si-FiIm und die Al —Si-Legierungsschicht durch Photoätzen in eine gewünschte Form gebracht worden sind, die Wärmebehandlung bei ungefähr 400° C durchgeführt wird, um den Kontaktbereich zwischen der Verbindungsschicht und dem Substrat zu legieren und das Anhaften der Verbindungsschicht mit dem Substrat zu erhöhen, wird der Si-FiIm, weil er so dünn ist, vollständig in die Al—Si-Legierungsschicht eindiffundieren. Infolgedessen wird kein Film, der Si in großer Menge enthält, in der Oberfläche der Verbindungsschicht ausgebildet, und das nachfolgende Bonden kann ohne Hindernis durchgeführt werden.
Es versteht sich von selbst, daß aus diesen Gründen das erfindungsgemäße Verfahren weitaus besser ist als die herkömmlichen Verfahren, bei denen der Si-FiIm auf den Al-Film aufgebracht oder die Al—Si-Legierungsschicht alleine verwendet werden.
Gemäß der Erfindung sollte der Si-Gehalt der
Al — Si-Legierungsschicht mindestens 1,0 Gew.-% betragen. Wenn der Si-Gehalt geringer als 1% ist, treten die Diffusion von Al in das Substrat und die damit zusammenhängende Durchverbindung (Kurzschluß) auf. Wenn der Si-Gehalt dagegen mehr als 3% ausmacht, so treten für die Verbindung ungünstige Effekte auf, wie z. B. eine Zunahme des elektrischen Widerstandes, und es besteht die Gefahr, daß Risse auftreten.
ίο Die Dicke des Verbindungsmusters beträgt im Falle von üblichen integrierten Halbleiterschaltungen und hochintegrierten Schaltungen etwa 400 nm bis 1,5 μπι. Bei Anwendung des Verfahrens nach der Erfindung können Verbindungen, die jeweils eine Breite von 1 μπι
is besitzen und in Abständen von 1 μπι angeordnet sind, ohne Schwierigkeiten unter Verwendung von Al-Si-Legierungsschichten hergestellt werden, deren Dicken innerhalb des genannten Bereiches liegen.
Da der Si-FiIm, der über der Al — Si-Legierungs-
schicht liegen soll, zur Verhinderung der Reflexion aufgebracht wird, braucht er keine große Dicke zu haben, und es genügen Dicken von etwa 20 nm oder mehr, wie es oben bereits angegeben worden ist. Wenn der Si-FiIm zu dick ist und ungefähr 100 nm überschrei tet, wird es schwierig, ihn vollständig einzudiffundieren, auch wenn er auf etwa 4000C nach der Herstellung des Verbindungsmusters aufgeheizt wird. Wenn die Dicke in einem Bereich von 20 bis 100 nm liegt, werden die Herstellung des Verbindungsmusters und das anschlie ßende Bonden überhaupt nicht behindert, und es können ausgezeichnete Verbindungen hergestellt werden.
DE3022748A 1979-06-18 1980-06-18 Photoätzverfahren Expired DE3022748C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7571479A JPS561533A (en) 1979-06-18 1979-06-18 Method of photoetching

Publications (2)

Publication Number Publication Date
DE3022748A1 DE3022748A1 (de) 1981-01-22
DE3022748C2 true DE3022748C2 (de) 1984-01-26

Family

ID=13584183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3022748A Expired DE3022748C2 (de) 1979-06-18 1980-06-18 Photoätzverfahren

Country Status (4)

Country Link
US (1) US4321104A (de)
JP (1) JPS561533A (de)
DE (1) DE3022748C2 (de)
NL (1) NL8003539A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731144A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Mamufacture of semiconductor device
JPS5747876A (en) * 1980-09-03 1982-03-18 Toshiba Corp Plasma etching apparatus and method
JPS5812328A (ja) * 1981-07-16 1983-01-24 Fujitsu Ltd 半導体装置の製造方法
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
JPS6029748A (ja) * 1983-07-28 1985-02-15 Nec Corp 写真蝕刻方法
GB2145243B (en) * 1983-08-18 1987-08-26 Gen Electric Optical lithographic processes
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
DE3534600A1 (de) * 1985-09-27 1987-04-02 Siemens Ag Integrierte schaltung mit elektrischen leiterbahnen und verfahren zu ihrer herstellung
JPS63205930A (ja) * 1987-02-21 1988-08-25 Ricoh Co Ltd 半導体集積回路装置の製造方法
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US4810619A (en) * 1987-08-12 1989-03-07 General Electric Co. Photolithography over reflective substrates comprising a titanium nitride layer
DE3930655A1 (de) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5480748A (en) * 1992-10-21 1996-01-02 International Business Machines Corporation Protection of aluminum metallization against chemical attack during photoresist development
US5358574A (en) * 1993-11-22 1994-10-25 Midwest Research Institute Dry texturing of solar cells
US5429985A (en) * 1994-01-18 1995-07-04 Midwest Research Institute Fabrication of optically reflecting ohmic contacts for semiconductor devices
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
DE19828969A1 (de) * 1998-06-29 1999-12-30 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen
US6191046B1 (en) * 1999-03-11 2001-02-20 Advanced Micro Devices, Inc. Deposition of an oxide layer to facilitate photoresist rework on polygate layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3609470A (en) * 1968-02-19 1971-09-28 Ibm Semiconductor devices with lines and electrodes which contain 2 to 3 percent silicon with the remainder aluminum
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure

Also Published As

Publication number Publication date
JPS561533A (en) 1981-01-09
NL8003539A (nl) 1980-12-22
DE3022748A1 (de) 1981-01-22
US4321104A (en) 1982-03-23

Similar Documents

Publication Publication Date Title
DE3022748C2 (de) Photoätzverfahren
DE2448535C2 (de) Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2355567C3 (de) Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3000746C2 (de) Verfahren zur Erzeugung von mikroskopischen Bildern
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3044388C2 (de) Verfahren zur Herstellung von Leiterstrukturen einer Halbleitervorrichtung
DE2052424C3 (de) Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2451902A1 (de) Hochempfindliche positivaetz- bzw. -reliefschichten und ihre anwendung fuer die maskenbildung
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE19525745A1 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE6606541U (de) Halbleiteranordnung
DE3037876A1 (de) Verfahren zum herstellen eines feinen musters aus einem aluminiumfilm
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
DE1302727C2 (de) Verfahren zum herstellen einer mit wenigstens einer elektrode versehenen kornschicht, vorzugsweise fuer halbleiterbauelemente
DE3217026A1 (de) Halbleitervorrichtung
DE2358495A1 (de) Verfahren zur herstellung von substraten mit verbundenen leiterschichten
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation