JPS5812328A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5812328A
JPS5812328A JP11176581A JP11176581A JPS5812328A JP S5812328 A JPS5812328 A JP S5812328A JP 11176581 A JP11176581 A JP 11176581A JP 11176581 A JP11176581 A JP 11176581A JP S5812328 A JPS5812328 A JP S5812328A
Authority
JP
Japan
Prior art keywords
film
wiring
photo resist
light
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11176581A
Other languages
English (en)
Inventor
Masao Kanazawa
金沢 政男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11176581A priority Critical patent/JPS5812328A/ja
Publication of JPS5812328A publication Critical patent/JPS5812328A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法の改良に関するものであ
る。
一般KMO8IIのIC,LSI等の半導体装置を形成
する場合、yyコン(Sl)等の半導体基板に半導体素
子領域を形成後、誼基板上に二酸化yリコン(Sins
)等の絶縁膜を形成し、その後該絶縁膜に前記素子領域
と後で該絶縁膜上に形成するアA/ミニウム(AJ)の
ような金属配線膜と接続をとるためのスルーホー〃を窓
開きしたのち、前記配線膜を蒸着等によって基板上に形
成する。
その後該配線膜上にホトレジスト膜を塗布したのち該ホ
[レジスト膜を所定パターンに露光後プラズマエツチン
グ等によって該ホトレジスト膜を所定パターンに形成す
る。
その後該パターニングされたホトレジスト膜をマスクと
して下部の配線膜をプラズマエツチング等で所定パター
ンに形成する工程がとられている。
ここで最近前述したホ)レジスト膜の露光の工程でステ
ップアントリピーF方式が用いられている。
この方法は、第1図のように基板のホトレジスト膜に形
成すべきパターンの10倍に拡大したパターンlを有す
るレチクlv2に波長が4868オングストローム(A
)の単色光の紫外光線のG線を矢印A方向から照射した
のち縮少レンズ8で紫外光を絞って所望の寸法のパター
ン4を基板δ上のホトレVス)膜6上に露光する方法で
、このように紫外光線の中でも特に波長の長いG線を使
用するのは前記縮少レンズ8によって色収差が発生する
のを防止するためである。
ところで前述した波長の長い紫外線のG線をホトレジス
ト膜に照射した場合、前記ホトレジスト膜にG線が吸収
される割合が少なくしたがって殆んどの光線ホトレジス
ト膜中を通過して下部のAIの配線膜に到達するように
なってしまう。
その丸めAlの配線膜に到達して反射した光が新たにホ
トレジス)膜中に入射されてくる紫外線のG線に影響を
及ぼすようKなって所定のパターンにホトレジスト膜が
露光され難いといった欠点を生じる。
本発明は上述した欠点を除去し、前記AIの配線膜上に
到達した紫外線の反射をやわらげて前記ホトレジスト膜
に入射されてくる紫外線に影響をおよぼさないようにし
、もって前記ホトレジスト膜を所望のパターンに高精度
に露光することを目的とするものである。
かかる目的を達成するための半導体装置の製造方法は、
半導体基板上に配線用金属膜を形成後、該金属膜上にホ
トレジスト膜を塗布し、その後前記ホトレジスト膜を所
定パターンに露光後エツチングして前記ホトレジスト膜
を所定パターンに形成する工程を含む半導体装置の製造
方法において、前記配線用金属膜上にあらかじめ前記露
光用光線の吸収層を形成する工程を含むことを特徴とす
るものである。
以下図面を用いて本発明の一実施例につき詳細に説明す
る。
第2図は本発明の方法を実施した半導体装置の断面図で
、MOS型の半導体装置を示している。
図示するようにp型の81基板11には素子間分離用の
Sin、膜12が形成され、該S10g膜で画定された
領域にはN型の不純物の燐(P)等を拡散してソース領
域18およびドレイン領域14が形成されている。また
東にゲート酸化膜16を介してポリS1よシなるゲー)
電極16が形成されその上には燐硅酸ガフス(PSG)
膜17が形成されゲート電極と該PSG膜上に形成する
Aj配線膜18と接続をとるためのスルーホーμm9が
形成されている。
ζこで本発明は前述したAl配線膜上に前記ホトレジス
ト膜の露光用光線の吸収層20を形成して前記ホトレジ
スト膜を通過してA4配線膜で反射される紫外線の中で
波長の長いG線の反射をやわらげることにある。
このような吸収層を形成するには前記Atと屈折率が異
なり、またすでに形成されているAl配線膜が再結晶す
るような現象が生じるのを防ぐため、2.00℃以下の
温度で形成するのが望ましく、また前記AIの配線膜を
所定のパターンにプラズマエツチングする際に用いる四
塩化炭素(CC14)ガスで容易にエツチングされるも
のが望ましい。
したがってこのような吸収層は、例えば蒸着およびスパ
ッタ、あるいはプラズマ化学蒸着(cvp)法を用いて
Slの層を約24OAの厚さで被着するとよい。
また前記81層の代シにスパッタ法によってモリブデン
シリサイド(MO81s+ )のような金属とSlの化
合物層を100人の厚さで被着してもよい。
このようにMo51gを前記した厚さで被着すると前記
ホトレジスト膜を通過してきてAJ配線膜上で反射した
光と前記吸収層の表面で一部1反射した光とが干渉し合
う形となってAl配線膜上での反射光が20〜50%に
弱められる形となって露光用の紫外線が前記反射光の影
響をうけることが少なくなυ高精度の寸法で露光される
ことになり、高精度に微細にAl配線膜がバタ一二ソグ
されて高信頼度の半導体装置が得られる利点を生じる。
また以上の実施例の他に配線用金属膜としてモリブデン
(Mo)等を用いてもよいし、Mo51gの代わりにタ
ングステンシリサイド(WSi4)やタンタルシリサイ
ド(TaSig)を用いてもよい。
【図面の簡単な説明】
第1図はホトレジスト膜の露光方法を示す図、第2図は
本発明の方法によシ形成した半導体装置の断面図である
。 図において1.4はパターン、2はレチクμ、8は縮少
レンズ、5.11は81基板、6はホトレジスト膜、1
2は5102膜、13はソース領域、14はドレイン領
域、15はゲート酸化膜、16はゲート電極、17はP
SG膜、18はAIの配線膜、19はスルmホール、2
oは吸収層、Aは露光用光線の方向を示す矢印を示す。 第1図 第2図 刀

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に配線用金属膜を形成後、該金属膜上にホ
    トレジスト膜を塗布し、その後前おホトレジスト52所
    定パターンに露光後エツチングして前記ホシレシスF膜
    を所定パターンに形成する工程を含む半導体装置の製造
    方法において、前記配線用金属膜上にあらかじめ前記露
    光用光線の1収層な形成する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP11176581A 1981-07-16 1981-07-16 半導体装置の製造方法 Pending JPS5812328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11176581A JPS5812328A (ja) 1981-07-16 1981-07-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11176581A JPS5812328A (ja) 1981-07-16 1981-07-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5812328A true JPS5812328A (ja) 1983-01-24

Family

ID=14569611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11176581A Pending JPS5812328A (ja) 1981-07-16 1981-07-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5812328A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038821A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd エッチング方法
JPS61265835A (ja) * 1985-05-20 1986-11-25 Nippon Gakki Seizo Kk 金属パタ−ン形成法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158072A (ja) * 1974-11-18 1976-05-21 Matsushita Electric Ind Co Ltd Handotaisochinoseizohoho
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158072A (ja) * 1974-11-18 1976-05-21 Matsushita Electric Ind Co Ltd Handotaisochinoseizohoho
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038821A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd エッチング方法
JPH0455323B2 (ja) * 1983-08-12 1992-09-03 Hitachi Ltd
JPS61265835A (ja) * 1985-05-20 1986-11-25 Nippon Gakki Seizo Kk 金属パタ−ン形成法

Similar Documents

Publication Publication Date Title
JP3320685B2 (ja) 微細パターン形成方法
JP3914386B2 (ja) フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法
US4820611A (en) Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US6645856B2 (en) Method for manufacturing a semiconductor device using half-tone phase-shift mask to transfer a pattern onto a substrate
JP3321100B2 (ja) 半導体デバイスにおける反射防止層の形成方法
JPH0799730B2 (ja) パターン形成方法
JP2004004299A (ja) 電子装置の製造方法
US6864556B1 (en) CVD organic polymer film for advanced gate patterning
US20070037406A1 (en) Methods of fabricating a semiconductor device using a photosensitive polyimide layer and semiconductor devices fabricated thereby
JPS5812328A (ja) 半導体装置の製造方法
JPS5812329A (ja) 半導体装置の製造方法
KR100846678B1 (ko) 반도체 제조에서 포토리소그래피 시스템 및 방법
JP2993003B2 (ja) パターン形成方法
JP3542334B2 (ja) 半導体装置の製造方法
JPH08330249A (ja) 半導体装置の製造方法
WO1986001914A1 (en) Photolithography process using positive photoresist containing unbleachable light absorbing agent
EP0289174B1 (en) Antireflection coatings for use in photolithography
JP3468226B2 (ja) 半導体装置の製造方法
JP3498066B2 (ja) 半導体装置の製造方法
JPH06140300A (ja) 露光方法
JPH0743538B2 (ja) 配線パタ−ン形成方法
JP2002252154A (ja) レジストパターン形成方法
KR100265822B1 (ko) 포토레지스트 패턴 형성방법
JPH0547658A (ja) ホトリソグラフイーのハレーシヨン防止方法
JP2001324795A (ja) ホトマスクおよび半導体集積回路の製造方法