DE2904454A1

DE2904454A1 - Digitale codierschaltung

Info

Publication number: DE2904454A1
Application number: DE19792904454
Authority: DE
Inventors: Richard Eugene Defreitas
Original assignee: Deltalab Research Inc
Current assignee: Analog and Digital Systems Inc
Priority date: 1978-02-06
Filing date: 1979-02-06
Publication date: 1979-08-09
Also published as: US4190801B1; GB2014005A; JPS54119908A; US4190801A; GB2014005B

Description

POSTFACH 8βΟ0 68
B-8000 MUENCEEN 8β

TBLBFON O80/17 00

US Serial No. 875,366 telex β22ββ8

TELEGRAMM SOMBEZ

Filed February 6, 1978

München, 6. Febr. 1979 10507

DELTALAB RESEARCH, INC. 25 Drum Hill Road, Chelmsford, Massachusetts, V.St.A.

Digitale Codierschaltung

Die vorliegende Erfindung betrifft eine elektrische Einrichtung gemäß dem Oberbegriff des Anspruchs 1. Insbesondere betrifft die Erfindung elektrische Einrichtungen für das digitale Codieren und Decodieren elektrischer Signale, beispielsweise zum Zwecke einer effizienten Speicherung von Musik auf Magnetband oder zur Verzögerung von Musik bzw. Audiosignalen zum Nachbilden von Higheffekten.

Bei der Deltamodulation mit kontinuierlich veränderlichem Gradienten (CVSD-Modulation) stellt das codierte Signal die Neigungen oder Gradienten der einzelnen Streckenabschnitte dar, die zusammen das Eingangssignal annähern und wird dadurch erzeugt, daß für jeden Streckenabschnitt die Differenz zwischen dem Eingangssignal und einem Referenzsignal bestimmt wird, dessen Wert durch die vorangehenden Streckenabschnitte des Eingangssignales bestimmt werden. Im einfachsten Falle eines Deltamodulationssystems gibt das digitale Ausgangssignal des Codierers in aufeinanderfolgenden Zeitpunkten an, ob das Eingangssignal größer oder kleiner als das Referenzsignal ist und das Referenzsignal wird dementsprechend mit konstanter Rate vergrößert bzw. verkleinert. Um die Genauigkeit der

909832/0774

Codierung zu erhöhen und das durch den Codierungsprozeß eingeführte Quantisierungsgeräusch zu verringern, wird bei einem CVSD-System das Referenzsignal mit veränderlicher Rate so genau wie möglich entsprechend dem Betrag der augenblicklichen Neigung oder des augenblicklichen Gradienten des Eingangssignals vergrößert oder verkleinert.

Aus den ÜS-PSen 3 857 111 und 4 071 825 ist es bekannt, das Referenzsignal durch Integrieren eines Zwischensignales zu erzeugen, das durch Filtern des digitalen Signales erzeugt worden ist. Bei der Einrichtung gemäß der erstgenannten US-Patentschrift wird das digitale Signal zweimal gefiltert. Aus der als zweites erwähnten US-Patentschrift ist es bekannt, daß das Zwischensignal ein Maß für den Absolutwert der Ableitung des Analogsignals ist.

Es sind ferner Modulatoren und Demodulatoren für die CVSD-Modulation bekannt, die Silbenfilter enthalten, durch die das digitale Ausgangssignal auf ununterbrochene Folgen von Einsen oder Nullen geprüft wird, welche anzeigen, daß sich das Referenzsignal mit einer zu großen oder zu geringen Rate oder Geschwindigkeit ändert, und die die Änderungsgeschwindigkeit entsprechend korrigieren (Modulator/Demodulator-Einheiten HR-3210 der Firma Harris, Inc. und XC3417/18 der Firma Motorola, Inc.). Bei einer aus der US-PS 3 4 90 045 bekannten Einrichtung wird das digitale Ausgangssignal integriert um eine Spannung zu erhalten, die die relative Häufigkeit von Einsen und Nullen im Ausgangssignal darstellt, und wenn die resultierende Spannung einen Schwellenwert überschreitet, wird die Änderungsgeschwindigkeit des Referenzsignals entsprechend geändert. Aus den US-PSen 3 109 987 und 3 582 784 sind Codierer bekannt, bei denen die vergangene Änderungsgeschwindigkeit des Referenzsignals festgestellt und dazu verwendet wird, die zukünftige Änderungsgeschwindigkeit zu bestimmen.

909832/0774

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Einrichtungen der oben genannten Art insbesondere hinsichtlich einer Verbesserung des Frequenzganges und einer Verringerung des Quantisierungsgeräusches zu verbessern.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 gekennzeichnete Einrichtung gelöst.

Weiterbildungen und vorteilhafte Ausgestaltungen der Einrichtung gemäß der Erfindung sind Gegenstand der Unteransprüche.

Eine Einrichtung gemäß einer Ausführungsform der Erfindung enthält eine Referenzsignalgeneratorschaltung mit einem Filter, das aus dem Muster der digitalen Ausgangsbits Information bezüglich der zeitlichen Ableitung des Eingangssignals entnimmt, um ein Steuersignal für einen Integrator zu bilden, der seinerseits das Referenzsignal erzeugt. Da das Steuersignal sich mit der Ableitung oder dem Differentialquotienten des Eingangssignales ändert, ist die Änderungsgeschwindigkeit des Referenzsignales für sich schnell ändernde Eingangssignale größer als für sich weniger schnell ändernde Eingangssignale, so daß das Referenzsignal dem Eingangssignal sehr genau folgt und das Quantisierungsgeräusch minimal gehalten wird.

Gemäß einem Aspekt einer Ausführungsform der vorliegenden Erfindung wird das Steuersignal zum Eingang des Filters zurückgeführt und durch das digitale Ausgangssignal· getastet, so daß die Änderungsgeschwindigkeit oder Änderungsrate des Steuersignals und damit die des Referenzsignals von vergangenen Werten des Steuersignals abhängt, wodurch sich eine ausgezeichnete Ansprache hinsichtlich Frequenz- und Amplitudenänderungen des Eingangssignals ergibt. Gemäß einem anderen Aspekt wird ein Hüllkurvendetektor in Kombination mit dem Filter verwendet, um ein Steuersignal für die Integration zu bilden, das schnell ansteigtf um Anstiegen in dem ableitungsbezogenen Ausgangssignal des Filters zu folgen, jedoch langsam abfällt, wenn das

909832/0774

Ausgangssignal des Filters absinkt, so daß sich ein hervorragender Dynamikbereich ergibt, während gleichzeitig das Quantisierungsgeräusch dadurch weniger hörbar wird, daß man die Amplitude des Geräuschs langsam abfallen läßt.

Bei der bevorzugten Ausführungsform der Einrichtung gemäß der Erfindung wird ein kleiner Prozentsatz des digital codierten Signals mit dem durch das codierte Signal getasteten Steuersignal als Eingang für das Filter gemischt. Die Mischung ergibt im wesentlichen die gleiche ausgezeichnete Ansprache hinsichtlich Frequenz- und Amplitudenänderungen im Eingangssignal wie ohne den kleinen Prozentsatz des codierten Signals, der Gleichlauf zwischen dem Eingangssignal und dem decodierten Ausgangssignal ist jedoch bei niedrigen Nachlaufgeschwindigkeiten besser.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild eines CVSD-Codierers gemäß einer Ausführungsform der Erfindung und

Fig. 2 ein Blockschaltbild eines CVSD-Decodierers gemäß einer Ausführungsform der Erfindung.

Der in Fig. 1 dargestellte Decodierer enthält ein D-Flip-Flop 10, durch das das Signal am Ausgang 13 eines Vergleichers 12 mit einer Frequenz abgetastet wird, die durch einen 250-kHz-Taktgeber 14 gesteuert ist, wobei an Ausgängen 16 und 18 gegenphasige Signale auftreten. Der Ausgang 18 des Flip-Flops 10 ist mit einem Eingang 60 eines Tiefpaßfilters 30 verbunden. Der Ausgang 16 ist mit einer Ausgangsleitung 17 des Codierers und einem Differential-Eingang 20 eines Betriebsartwahlschalters 22 verbunden. Die Ausgänge 16 und 18 sind ferner mit

908832/0774

Steuereingängen 19 bzw. 21 eines Integratorschalters 24 verbunden. Ein Ausgang 26 des Integratorschalters 24 ist mit

2 2

einem (Differential) -Eingang 28 (D -Eingang) des Betriebsartwahlschalters 22 verbunden und ein zweiter Ausgang 23 des Betriebsartwahlschalters 22 ist mit einer Reihenschaltung aus einem Filter 30, einem Hüllkurvendetektor 32, dem Integratorschalter 24 und einem Differentialintegrator 34 verbunden. Ein Ausgang 35 des Integrators 34 und ein Ausgang 37 einer Audiosignalquelle 36 sind mit einem Summierungspunkt 38 verbunden, der das Eingangssignal für den Vergleicher 12 liefert.

Das Filter 30 ist ein Pi-Tiefpaßfilter mit einer Bandbreite von 25 kHz, was ungefähr das 1 ,7-fache der 15 kHz betragenden Bandbreite des Eingangssignals ist, ein an den Eingang angeschlossener Widerstand 31 trägt zur Formung des Frequenzganges des Filters bei. Der Hüllkurvendemodulator 32 ist ein Halbweggleichrichter mit einer Haltezeitkonstante im Bereich von 20 bis 70 ms, vorzugsweise 60 ms und einer Nachlauf- oder Ansprechzeit von 1667 ßs für den vollen Bereich (10 V). Ein mit dem Ausgang eines Operationsverstärkers A2 verbundener Transistor T- vergrößert den Ladestrom für einen Kondensator C4, um die Ansprechzeit möglichst gering zu halten. Der Integratorschalter 24 ist ein Halbleiter-C-MOS-Analogschalter, der vier unabhängig steuerbare Schaltstrecken enthält und hier vereinfacht dargestellt ist,,um die Arbeitsweise des Codierers zu erläutern. Der Integrator 34 ist selbststabilisiert und hat eine wählbare positive oder negative Integrationsnachlaufgeschwindigkeit von 0,25 V/us bei einem Maximalwert von 10 V des Steuersignals und eine Nachlaufgeschwindigkeit von 2 /5 ΐην/με bei einem Wert von 0,1 V des Steuersignals.

In der folgenden Tabelle sind die Schaltungsparameter für die in Fig. 1 dargestellte Schaltungsanordnung angegeben, die

2
für den (Differential) -Betrieb optimal sind;

909832/0774

2904Λ5Α

Schaltungsparameter

R1 - lOkOhm, 5% R2 - lOkOhm, 5% R3 - 5100hm, 5% R4 - 6,8kOhm, 5% R5 - 5100hm, 5% R6 - 40,2kOhm, 1% R7 - 40,2kOhm, 1% R8 - 20kOhm, 1% R9 - 200kOhm, 1% R10 - lOkOhm, 1% R11 - lOkOhm, 1% R12 - lOkOhm, 5% R13 - 5100hm, 5% R14 - 3MOhm, 5% Widerstand 31 (Codierer) 1MOhm, 5% Widerstand 31 (Decodierer) 2MOhm Kohlewiderstandspotentiometer C1 - 100OpF, 5% C2 - 100OpF, 5% C3 - TOuF, 10%

C4 - 3,3iiF, 10% C5 - 33OpF, 5%

C6 - 68OpF, 5%

C7 - 15μΡ, 10%

A1 - Operationsverstärker (1/2) Motorola, Inc. MC 1458

oder Äquivalent A2 - Operationsverstärker (1/2) Motorola, Inc. MC 1458 oder Äquivalent

Vergleicher 12 - National Semiconductor LM311 oder Äquivalent D2 - Diode 1N4148 T1 - Transistor 2N2222 Schalter 24 - C-MOS Quad Analog Switch RCA CD4016BE oder

Äquivalent Flip-Flop 10 - C-MOS Flip-Flop (1/2) RCA CD4013BE oder Äquivalent

909832/0774

2304454

Der in Fig. 2 in Blockform dargestellte Decodierer enthält die gleichen Schaltungselemente in gleicher Schaltung wie der in Fig« 1 dargestellte Decodierer mit der Ausnahme,, daß der Vergieicher 12 sowie der Summierungspunkt 38 fehlen und daß der Widerstand 31 veränderbar ist. Das codierte Signal wird dem Eingang des Flip-Flops des Codierers zugeführt und der Integrator liefert das Äusgangssignal.

Der Codierer gemäß Fig. 1 arbeitet folgendermaßen: Die Signale am Ausgang 13 des Vergleichers 12 und am Ausgang 16 des Flip-Flops 10 sind digitale Signale, die einen hohen Wert haben, wenn das Eingangssignal vom Ausgang 37 der Audiosignalquelle 36 größer ist als das Referenzsignal vom Ausgang 35 des Integrators 34, und einen niedrigen Wert, wenn das Eingangssignal kleiner ist als das Referenzsignal. Der Wert des Referenzsignales wird durch die vorangegangenen Werte des Eingangssignales so bestimmt, daß das Signal am Ausgang 16 die Differenz zwischen den gegenwärtigen und vergangenen Werten des Eingangssignales darstellt. Die zeitliche Änderung, d.h. das "Tastverhältnis" oder die relative Einschaltdauer des Signales am Ausgang 16 stellt das Differential (zeitliche Ableitung) des Eingangssignales dar. Wenn also im digital codierten Signal am Ausgang 16 überwiegend Einsen auftreten (hohe Einschaltdauer, hohes Tastverhältnis), so ist das Differential groß; wenn dagegen im codierten Signal ein Übergewicht an Nullen herrscht (niedrige relative Einschaltdauer) , so ist der Differentialquotient oder die Ableitung klein.

Wenn der Codierer im Differentialbetrieb arbeitet, bei dem sich der Betriebsartwahlschalter in der Stellung A befindet, besteht eine Wechselspannungskopplung zwischen, dem Ausgang 16 des Flip-Flops 10 und dem Eingang des Filters 30 und dieses extrahiert die Information bezüglich der Ableitung oder des Differentialguotienten des Eingangssignales indem es die Grundfrequenz des Tastverhältnisses oder der relativen Ein-

909832/0774

schaltdauer des Signales am Ausgang 16 von den anderen Frequenzen, die am Ausgang 16 auftreten, abtrennt, wie die Frequenz des Taktgebers 14 und die Oberwellen des Signals am Ausgang 16. Beispielsweise liefert das Filter ein hohes positives Ausgangssignal, wenn im Signal am Ausgang 16 ein Übergewicht an Einsen herrscht, was einem großen Differentialquotienten entspricht. Der Widerstand 31 trägt zur Formung des Frequenzganges des Filters 30 und des Hüllkurvendemodulators 32 bei, indem es den Eingang des Demodulators 32 mit einem bekannten, festen Widerstand belastet. Der Widerstand 31 im Decodierer hat die gleiche Aufgabe, er ist jedoch als veränderlicher Widerstand ausgebildet, dessen mittlerer Wert etwa gleich dem Wert des Widerstandes 31 im Codierer ist, so daß die Ansprache des Decodierers an die des Codierers angepaßt werden kann. Bei dem dargestellten Ausführungsbeispiel ist eine Anpassung von Codierer und Decodierer innerhalb + 0,5 dB möglich. Der Eingang 60 des Filters 30 ist im Differentialbetrieb am besten abgeschaltet.

Der Hüllkurvendemodulator 32 bewirkt eine Halbweggleichrichtung des Ausgangssignales des Filters 30 und erzeugt am Ausgang 33 ein Signal, dessen Wert proportional dem Tastverhältnis oder der relativen Einschaltdauer des Signals am Ausgang 16 und damit der Ableitung des Eingangssignales ist. Der Kondensator C4 im Hüllkurvendemodulator 32 gemäß Fig. 1 liefert die oben erwähnte Haltezeitkonstante und das Signal am Ausgang 33 des Hüllkurvendemodulators folgt, wie eine Betrachtung der Schaltung ohne weiteres erkennen läßt, zu dem Signal am Ausgang 61 des Filters mit geringem Abstand, wenn es über den augenblicklichen Wert des Signales am Ausgang 33 ansteigt; die Anstiegsgeschwindigkeit ist nur durch die Geschwindigkeit begrenzt, mit der der Operationsverstärker A2 und der Transistor T1 den Kondensator C4 aufzuladen vermögen, Andererseits fällt das Signal am Ausgang 33 langsam ab, wenn das Signal am Ausgang 61 des Filters 30 absinkt, die Abfalls-

909832/0774

ORIGINAL INSPECTED

290U54

geschwindigkeit wird durch die Entladegeschwindigkeit des Kondensators C4 begrenzt. Dem Hüllkurvendemodulator 32 wird ferner über eine Leitung 40 eine Ruhe-Referenzspannung zugeführt, um einen bekannten Spannungsversatz für den Detektor zu erzeugen, wenn das Eingangssignal und damit das Ausgangssignal des Filters 30 den Wert "0" haben, dieser kann typischerweise im Vergleich zum maximalen Ausgangssignal des Filters 30 relativ klein sein und beispielsweise -40 dB (d.h. etwa 0,1 V) betragen.

Der Integratorschalter 24, der durch die Signale gesteuert wird, die an den mit den Ausgängen 16 und 18 des Flip-Flops 10 verbundenen Eingängen 19 bzw. 21 gesteuert wird, legt den Ausgang 33 des Hüllkurvendemodulators 32 an einen Eingang 42 oder 44 des Integrators 34, wenn das Eingangssignal größer bzw. kleiner als das Referenzsignal ist. Das .Signal am Ausgang 35 (Referenzausgang) des Integrators 34 steigt mit einer Geschwindigkeit an, die proportional dem Wert des Signales am Ausgang 33 des Hüllkurvendemodulators 32 und damit also proportional der Ableitung des Eingangssignales ist, wenn der Ausgang 33 des Hüllkurvendemodulators mit dem Eingang 42 verbunden ist, während es entsprechend absinkt, wenn der Ausgang 33 mit dem Eingang 44 verbunden ist. Die Eingänge 42 und 44 des Integrators werden durch den Schalter 24 mit dem Ausgang 46 des Integrators 34 bzw. Masse verbunden, wenn sie nicht auf den Ausgang 33 des Hüllkurvendemodulators 32 geschaltet sind, so daß der Integrator 34 sich durch das Zerhacken der Signale an den Eingängen 42 und 44 mit den Signalen an den Ausgängen 16 und 18 des Flip-Flops 10 selbst stabilisiert.

Das Referenzsignal am Ausgang 35 des Integrators 34 ist die integrierte Ableitung des Eingangssignals und folgt daher dem Eingangssignal dicht, da es eine um die Periode des Taktgebers 14 verzögerte Rekonstruktion des EingangsSignaIs darstellt.

909832/0774

Der dynamische Bereich des Codierers und Decodierers ist im Differentialbetrieb in der Größenordnung von 60 bis 70 dB, wenn die Frequenz des Taktgebers 14 mindestens das 10-fache/ vorzugsweise das 15- bis 25-fache der höchsten EingangsSignalfrequenz beträgt, und ist durch das Verhältnis zwischen den Bandbreiten der Signale am Ausgang 16 des Flip-Flops und am Ausgang 37 der Signalquelle 36 frequenzmäßig gewichtet.

Der dynamische Bereich des Codierers und Decodierers ist im

bevorzugten (Differential) -Betrieb noch besser. Dynamikbereiche von mehr als 85 dB lassen sich erzielen, wenn die Frequenz des Taktgebers 14 mindestens 15 mal größer ist als die höchste Eingangssignalfrequenz und Dynamikbereiche von mehr als 90 dB wenn das Verhältnis auf 25 : 1 erhöht wird. Bei dieser Betriebsart ist der Betriebsartwahlschalter 22 in die Stellung B geschaltet, so daß der Eingang des Filters 30 mit dem Ausgang 26 des Schalters 24 gekoppelt ist. Das Arbeiten des Schalters 24 wird durch die Signale an den Ausgängen 16 und 18 des Flip-Flops 10 so gesteuert, daß das Eingangssignal des Filters 30 das durch das codierte Signal modulierte Steuersignal ist, das aus einer Folge von Impulsen besteht, die zeitlich mit den Ausgangssignalen an den Ausgängen 16 und 18 zusammenfallen, effektiv jedoch durch das Signal am Ausgang 33 des Hüllkurvendemodulators 32 amplitudenmoduliert sind, d.h. proportional zur Ableitung des Eingangssignals. Auf diese Weise werden zukünftige Werte des Steuersignals am Ausgang 33 zum Teil durch den gegenwärtigen Wert des Ausgangs 33 bestimmt, so daß sich das Signal am Ausgang 33 schnell ändert, wenn der Differentialquotient des Eingangssignals groß ist, d.h. das Eingangssignal sich schnell ändert, während die Änderungen des Signals am Ausgang 33 weniger schnell sind, wenn der Differentialquotient oder die Ableitung klein sind. Bei dieser Betriebsart ist die Vorwärtsschleifenverstärkung größer als 1 und kleiner als 2 , sie beträgt vorzugsweise 1,1 . Die Schleifenverstärkung

909832/0774

wird zwischen dem Ausgang 26 und dem Eingang des Filters 3 0 gemessen.

Über den Eingang 60 des Filters 30 wird noch ein kleiner Anteil des digitalen Signals selbst zugemischt, um zu gewährleisten, daß das decodierte Ausgangssignal bei kleinen Nachlaufgeschwindigkeiten dem Eingangssignal ordnungsgemäß folgt. Ein solcher kleiner Anteil des unmittelbaren digitalen Signals beeinträchtigt den ausgezeichneten Dynamikbereich im

(Differential) -Betrieb nur sehr wenig. Bei niedrigen Nachlauf- oder Änderungsgeschwindigkeiten kann das Steuersignal einen Wert bis herunter zu 0,1 V, also den Wert des Ruhereferenzsignals auf der Leitung 4 0 haben. Bei einem Signal derart niedrigen Wertes als einzigem Eingangssignal des Filters 30 können Unterschiede zwischen der Codierer- und Decodiererschaltung, die durch Bauelementtoleranzen verursacht werden, zur Folge haben, daß das Ausgangssignal des Decodierers dem Eingangssignal schlecht folgt. Wenn das Filter 30 mit dem zusätzlichen Eingang 60 versehen ist, stellt das Signal am Ausgang 18 bei niedrigen Nachlauf- oder Änderungsgeschwindigkeiten einen nennenswerten Bruchteil des Eingangssignales des Filters 30 dar, da das Signal am Ausgang 18 (bei dem beschriebenen Ausführungsbeispiel) einen Wert von etwa 15V von Spitze zu Spitze gerichtet hat, während das modulierte Steuersignal nur einen Wert von etwa 0,1 V von Spitze zu Spitze aufweist. Der große Anteil des direkten digitalen Signals reicht zur Verbesserung des Nach- oder Gleichlaufes der Steuersignale im Codierer und Decodierer und damit des Gleichlaufes zwischen dem Ausgangssignal des Decodierers und dem Eingangssignal aus. Bei hohen Nachlauf- oder Änderungsgeschwindigkeiten steigt das Steuersignal auf Werte bis zu 10 V an und bildet dann das dominierende Eingangssignal des Filters, wodurch sich der verbesserte Dynamikbereich im

(Differential) -Betrieb ergibt.

Bei dem in Fig. 2 dargestellten Decodierer wird ein codiertes Signal von einer Signalquelle 48 dem Eingang des Decodierer-

909832/0774

29ÜU54

Flip-Flops 10 zugeführt und mit. derselben Taktfrequenz wie im Codierer abgetastet, so daß die Signale an den Ausgängen 16 und 18 des Decodierer-Flip-Flops die gleichen sind wie die im Codierer. Ein Audio-Filter 30, Hüllkurvendetektor 32, Schalter 24 und Integrator 34 erzeugen an einem Ausgang 35 ein Referenzsignal in der gleichen Weise wie im Codierer, so daß das Referenzsignal ebenfalls das gleiche ist. Das Ausgangssignal des Integrators ist das Ausgangssignal des Decodierers und (wie das Referenzsignal des Codierers) eine genaue Rekonstruktion des Codierereingangssignals, das dem Codierereingangssignal mit Abweichungen von höchstens + 0,5 dB folgt.

Die Taktfrequenz ist, wie erwähnt, vorzugsweise mindestens 10 mal größer als die höchste Frequenz im Eingangssignal. Das Filter hat vorzugsweise eine obere Abfall- oder Grenzfrequenz, die mindestens gleich der höchsten Frequenz im Eingangssignal ist. Der Hüllkurvendemodulator hat vorzugsweise einen Verstärkungsgrad in der Größenordnung von mindestens gleich 1; seine Haltezeitkonstante ist vorzugsweise mindestens gleich der Periode der niedrigsten Frequenz des Eingangssignals. Der Integrator hat eine Nachlaufgeschwindigkeit, die beim maximalen Wert des Steuersignals vorzugsweise höchstens das Dreifache der Periode der höchsten Frequenz des Eingangssignales ist; der Maximalwert des Steuersignals ist vorzugsweise mindestens gleich der maximalen Amplitude des Eingangssignals.

Bei einer Ausfuhrungsform der Erfindung, die sich insbesondere zum Codieren und Decodieren von Audiosignalen eignet, hat das Eingangssignal vorzugsweise eine maximale Frequenz oder obere Grenzfrequenz von 22 kHz. Die unterste Signalfrequenz oder untere Grenzfrequenz des Eingangssignals beträgt vorzugsweise 20 Hz. Die maximale Amplitude des Eingangssignales beträgt vorzugsweise 10 V. Die Taktfrequenz

909832/0774

beträgt vorzugsweise mindestens 250 kHz? die obere Grenzfrequenz des Filters beträgt vorzugsweise mindestens 24 kHz; der Hüllkurvendemodulator hat vorzugsweise eine Haltezeitkonstante von mindestens 50 ms und einen Verstärkungsgrad von mindestens 1,2? der Maximalwert des Referenzsignals ist vorzugsweise mindestens 10 V. Der Integrator hat eine Nachlaufrate oder Änstiegsgeschwindigkeit von mindestens Of25 V pro με bei dem Maximalwert des Steuersignals und eine Nachlaufrate oder Anstiegsgeschwindigkeit von mindestens 2,5 mV pro με bei einem Steuersignalwert von etwa 0,1 V und darüber.

Wenn dem Filter eine Mischung aus dem modulierten Signal und dem digital codierten Signal zugeführt wird, macht das digital codierte Signal vorzugsweise etwa 0,03 bis 3,0 % der Mischung aus.

Die oben erwähnten vorzugsweisen Maßnahmen können einzeln oder in Kombination mit Vorteil verwendet werden.

Die Erfindung wurde oben anhand eines Deltamodulationssystems im veränderlicher Änderungsgeschwindigkeit des Referenzsignals beschrieben. Die Erfindung läßt sich jedoch auf andere Codier- und Decodiersysteme und vergleichbare Einrichtungen anwenden, bei denen das codierte oder verarbeitete Signal die Differenz zwischen einem augenblicklichen Wert des Eingangssignals und vergangenen Werten des Eingangssignales darstellt. Beispiele solcher Systeme sind Spannungs/Frequenz-Modulatoren- oder -Wandler, Impulsbreitenmodulatoren, Delta-Sigma-Modulatoren und gewisse Differential-Impulscodemodulatoren.

909832/0774

-iO-

Leerseite

Claims

Patentansprüche

(T) Elektrische Einrichtung, bei der ein digital codiertes Signal mindestens zum Teil durch die Differenz zwischen einem gegenwärtigen Wert eines Eingangssignales und einem Referenzsignal bestimmt wird, das einen vergangenen Wert des Eingangssignales darstellt, mit einer Schaltungsanordnung zum Erzeugen des Referenzsignales, dadurch gekennzeichnet, daß die Schaltungsanordnung zum Erzeugen des Referenzsignales eine Anordnung zum Gewinnen von Information bezüglich der zeitlichen Ableitung des gegenwärtigen Wertes aus dem Muster der Bits in dem digital codierten Signal unter Gewinnung eines entsprechenden Steuersignales enthält, die ein Filter (30) und einen Hüllkurvendetektor (32) der das Ausgangssignal des Filters (30) gleichrichtet und eine Haltezeitkonstante hat, die mindestens gleich der Periode der niedrigsten Frequenz des Eingangssignales ist, umfaßt und daß eine Integrierschaltung (24, 34), die auf das Steuersignal anspricht und das Referenzsignal liefert, vorgesehen ist.

2„ Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierschaltung einen Integrator (34) der auf das

909 8 3 2/0774

Steuersignal anspricht und das Referenzsignal liefert, sowie eine Schaltvorrichtung (34) zur Wahl der Richtung der Änderung des Referenzsignals enthält.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierschaltung einen Integrator (34) zum Erzeugen des ReferenzsignaIes enthält, die Steuereingänge (42, 44) für positive bzw. negative Neigung aufweist, die die Richtung und Änderungsgeschwindigkeit des Referenzsignales steuern, und daß eine Schaltvorrichtung (24) vorgesehen ist, die das Steuersignal wahlweise an einen der Neigungssteuereingänge legt.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltvorrichtung (24) durch das codierte Signal (16 und 18) gesteuert ist, um das Referenzsignal entsprechend der Differenz zwischen dem gegenwärtigen Wert und dem vergangenen Wert zu vergrößern oder zu verringern.

5. Einrichtung nach Anspruch 1, gekennzeichnet durch eine Modulieranordnung (22, 28) durch die ein moduliertes Signal, das das durch das codierte Signal modulierte Steuersignal enthält, zu einem Eingang des Filters (30) zurückführbar ist.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Modulieranordnung eine Wählvorrichtung (22) enthält, durch die das modulierte Signal oder das codierte Signal an den Eingang des Filters anlegbar sind.

7. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung zur Informationsgewinnung eine Pause- oder Ruhespannungsquelle (40) enthält, die eine Spannungsverschiebung erzeugt um ein Steuersignal zu bilden, wenn das Eingangssignal "0" ist.

909832/0774

230U54

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zum Erzeugen des codierten Signales eine Abtastvorrichtung (10) vorgesehen ist, die auf das Eingangssignal sowie das Referenzsignal anspricht und durch einen Taktgeber

(14) gesteuert ist.

9. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierschaltung enthält:

einen das Referenzsignal liefernden Integrator (34), der Steuereingänge (42, 44) für eine positive bzw. negative Steigung zur Steuerung der Richtung und Geschwindigkeit der Änderung des Referenzsignales aufweist, und

eine Schaltvorrichtung (24), die das Steuersignal selektiv an einen der Steuereingänge (4 2, 44) legt und auf das codierte Signal anspricht, um das Referenzsignal entsprechend der Differenz zwischen dem gegenwärtigen und dem vergangenen Wert des Eingangssignales zu erhöhen bzw. zu verringern;

und daß die Vorrichtung zur Informationsgewinnung enthält: eine Modulieranordnung zum Erzeugen eines modulierten Signales für die Rückführung zum Eingang des Filters (30), welche auf das codierte Signal derart anspricht, daß das modulierte Signal die durch das Steuersignal codierte Amplitude enthält, und

eine RuheSpannungsquelle (40), die eine Vorspannung zum Erzeugen eines Steuersignals liefert, wenn das Eingangssignal "0" ist;

daß eine Abtastvorrichtung (16) zum Erzeugen des codierten Signales, der das Eingangssignal sowie das Referenzsignal zugeführt sind, und

ein Taktgeber (14) zum Steuern der Abtastvorrichtung (10) vorgesehen sind.

909832/0 7 74

290U54

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der Taktgeber ein Taktsignal liefert, dessen Frequenz mindestens das Zehnfache der höchsten Frequenz des Eingangssignales ist; daß das Filter (30) ein Tiefpaßfilter ist, dessen obere Grenzfrequenz mindestens gleich der höchsten Frequenz des Eingangssignales ist; daß der Demodulator (32) einen Verstärkungsgrad in der Größenordnung von mindestens gleich "1" und eine Haltezeitkonstante, die mindestens gleich der Periode der niedrigsten Frequenz des Eingangssignales ist, hat und daß die Integrierschaltung (24, 34) eine Folgegeschwindigkeit hat,- die beim maximalen Wert des Steuersignals höchstens gleich dem Dreifachen der Periode der höchsten Frequenz des Eingangssignales ist, wobei der Maximalwert mindestens gleich der maximalen Amplitude des Eingangssignales ist.

11. Einrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß das Eingangssignal eine maximale Frequenz von 22 kHz, eine minimale Frequenz von 20 Hz und eine maximale Amplitude von 10 Volt hat, daß die Frequenz des Ausgangssignales des Taktgebers (14) mindestens 250 kHz beträgt; daß die obere Grenzfrequenz des Filters (30) 24 kHz oder mehr beträgt, daß der Demodulator (32) eine Haltezeitkonstante von mindestens 50 ms und einen Verstärkungsfaktor von mindestens 1,2 hat; daß der maximale Wert des Referenzsignales mindestens 10 Volt beträgt und daß die Integrierschaltung eine Nachlaufgeschwindigkeit von mindestens 0,25 Volt pro με beim Maximalwert des Steuersignals und von mindestens 2,5 mV pro \is bei einem Steuersignalwert von 0,1 Volt und darüber hat.

12. Einrichtung nach Anspruch 8, 9 oder 10, dadurch gekennzeichnet, daß der Taktgeber ein Ausgangssignal liefert, dessen Frequenz mindestens das Zehnfache der höchsten Frequenz des Eingangssignales ist.

909832/0774

~⁵~ 290A454

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Taktgeberfrequenz mindestens das 15-fache der höchsten Frequenz des Eingangssignales ist.

14. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Referenzsignal mindestens die maximale Amplitude des Eingangssignales anzunehmen vermag.

15. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Nachlaufgeschwindigkeit des Referenzsignals beim Maximalwert des Steuersignals höchstens das Dreifache der Periode der höchsten Frequenz des Eingangssignales ist.

16. Einrichtung nach Anspruch 1, oder einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die höchste Eingangsfrequenz 25 kHz beträgt.

17. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Periode der niedrigsten Eingangsfrequenz 50 ms beträgt.

18. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die maximale Eingangssignalamplitude 10 Volt beträgt.

19. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Periode der höchsten Eingangsfrequenz 40 ils beträgt.

20. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie als Delta-System mit kontinuierlich veränderlicher Neigung ausgebildet ist.

21. Einrichtung, bei der ein digital codiertes Signal zumindest teilweise durch die Differenz zwischen einem augenblicklichen Wert eines Eingangssignales und einem Referenzsignal bestimmt wird, welches einen vergangenen Wert des Eingangssignales repräsentiert, mit einer Schaltungsanordnung zum Erzeugen des Referenzsignales, gekennzeichnet durch eine

909832/0774

Anordnung, die aus dem Bitmuster in dem digital codierten Signal Information bezüglich des zeitlichen Differentialquotienten des gegenwärtigen Wertes des Eingangssignales entnimmt, ein entsprechendes Steuersignal erzeugt, und ein Filter (30), eine Integrierschaltung (24, 34), die auf das Steuersignal anspricht und das Referenzsignal (an 35) liefert, und eine Modulieranordnung (28) zur Rückführung eines modulierten Signales, das das durch das codierte Signal modulierte Steuersignal enthält, zum Eingang des Filters (30) aufweist.

22. Einrichtung nach Anspruch 5 oder 21, gekennzeichnet durch eine Schaltungsanordnung (23, 60), die dem Filter als Eingangssignal eine Mischung des modulierten Signales und des digital codierten Signales zuführt, wobei die Mischung so gewählt ist, daß das decodierte Ausgangssignal dem Eingangssignal bei niedrigen Änderungsgeschwindigkeiten folgt, der Dynamikbereich jedoch im wesentlichen erhalten bleibt.

23. Einrichtung nach Anspruch 22, dadurch gekennzeichnet, daß das digital codierte Signal 0,03 bis 3,0 % der Mischung ausmacht.

24. Einrichtung nach Anspruch 5 oder 21, dadurch gekennzeichnet, daß die Vorwärtsschleifenverstärkung zwischen dem Eingang (23) des Filters und dem Punkt (26), von dem das Steuersignal zum Filter zurückgeführt wird, größer als 1 ist.

25. Einrichtung nach Anspruch 1 oder einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, daß das Filter (30) eine Grenzfrequenz hat, die mindestens gleich der höchsten Frequenz des Eingangssignales ist.

909832AO774