DE2851884C2 - Digitaler Frequenz-Diskriminator - Google Patents

Digitaler Frequenz-Diskriminator

Info

Publication number
DE2851884C2
DE2851884C2 DE19782851884 DE2851884A DE2851884C2 DE 2851884 C2 DE2851884 C2 DE 2851884C2 DE 19782851884 DE19782851884 DE 19782851884 DE 2851884 A DE2851884 A DE 2851884A DE 2851884 C2 DE2851884 C2 DE 2851884C2
Authority
DE
Germany
Prior art keywords
input
frequency
output
bistable
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19782851884
Other languages
English (en)
Other versions
DE2851884A1 (de
Inventor
Hans-Peter Dipl.-Ing. 8035 Gauting Käshammer
Gerhard Dipl.-Ing. 8911 Thaining Ritter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782851884 priority Critical patent/DE2851884C2/de
Publication of DE2851884A1 publication Critical patent/DE2851884A1/de
Application granted granted Critical
Publication of DE2851884C2 publication Critical patent/DE2851884C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die Erfindung bezieht sich auf einen digitalen Frequenz-Diskriminator mit einer Logikschaltung, in der für eine variable Eingangsfrequenz und für eine keferenzfrequenz je ein bistabiles Speicherelement vorgesehen ist, die so miteinander verschaltet sind, daß jeweils der negierende Ausgang jedes der bistabilen Speicherelemente mit dem vorbereitenden Eingang des anderen bistabilen Speicherelementes verbunden ist und daß dein Rückstelleingänge vom Eingangssignal des jeweiligen anderen bistabilen Speicherelementes gesetzt sind, wobei die bistabilen Speicherelemente über eine aus einem RC-Netzwerk bestehende Auswerteschaltung eine Nachstellspannung liefern.
Bei Frequenzsynthesizern mit einstellbarem Frequenzteiler und Phasenregelschleife entsteht bei Weinen Rastschritten das Problem, daß sich relativ hohe Einstellzeiten bei einem Frequenzwechsel ergeben, da die Bandbreite der Phasenregelschleife wegen der erforderlichen Nebenwellenfreiheit klein gewählt werden muß. Um den Fangbereich auf den gesamten Einstellbereich zu erweitern, ktnn ein digitaler Frequenzdiskriminator verwendet werden, der nur eine Aussage liefert, ob die Frequenz zu hoch oder zu tief liegt. Eine derartige Schaltung ist in der Literaturstelle NTZ 1971, Heft 8, Seiten437 bis439 beschrieben. Eine Verkürzung der Einstellzeit wird mit dieser Schaltung nicht angestrebt.
Eine ähnliche Schaltung ist auch aus der DD-PS 80 081 bekannt. Bei diesem Frequenzdiskriminator wird die vorgegebene Bezugsfrequenz von der Schaltungsanordnung selbst geliefert. Dazu werden die Haltezeiten der bistabilen Multi vibratoren ausgenutzt. Ein derartiger Frequenzdiskriminator ist wegen seiner unstabilen Bezugsfrequenz in vielen Fällen ungeeignet.
In einem anderen bekannten Frequenzdikriminator (US-PS 37 50 035) wird die variable Eingangsfrequenz und die Referenzfrequenz je einer bistabilen Multivibratorschaltung zugeführt. Die Ausgänge liegen an einem mittelwertbildenden DifTerentialintegrator, der eine Ausgangsspannung liefert, die dem Frequenzunterschied unterhalb des Sättigungsbereiches des Diflerentialintcgrators näherungsweise proportional ist. Eine derartige Schaltung kann besonders hohen Anforderungen an die Fangeigenschaften bei großer Sollwertablage und an eine möglichst kurze Einstellzeit nicht genügen.
Dt Erfindung liegt die Aufgabe zugrunde, bei einem digitalen Frequenzdiskriminator, der eingangs genannten Art insbesondere bei großem Fangbereich die Einstellzcit bei Frequenzwechsel zu verringern. Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß die Logikschaltung zwei weitere bislabile Speicherelemente aufweist, deren Eingangjeweils mit dem Eingang und deren vorbereitender Eingang mit dem Ausgang des jeweils vorhergehenden bistabilen Speicherelementes derart verbunden ist, daß die Ausgangssigna Ic der beiden eingangsseitigen bistabilen Speicherelemente in den nachfolgenden Speicherelementen mit einer Meßbzw, mit der Referenzfrequenz abgetastet werden und daß die an den Ausgang der weiteren bistabilen Speicherelemente angeschlossene Auswerteschaltung eine
Nachstellspannung liefert.
Die in der Auswerteschaltung aus den Impulsfolgen gewonnene Diskriminatorkennlinie liefert eine exakte Aussage über die Frequenzabweichung der variablen Frequenz. Damit ist die Voraussetzung geschaffen, daß die Einstellzeit auch bei großer Sollwertablage auf ein Minimum reduziert werden kann, außerdem wird die Referenzfrequenz am Ausgang der Schaltung unterdrückt.
Gemäß einer vorteilhaften Weiterbildung der Erfindung kann durch die Verwendung von zwei nachtriggerbaren raonostabilen Kippstufen, die zwischen die Ausgänge der Logikschaltung und die Eingänge der RC-Netzwerke der Auswerteschaltung eingefügt sind, eine hohe Linearität über einen wählbaren Frequenzbereich erzielt werden. Weitere Maßnahmen, die eine Variation der Form der Diskriminatorkennlinie in einem weiten Bereich ermöglichen, bestehen darin, daß die Ausgangsimpulsdauer der monostabilen Kippstufen veränderbar gemacht wird und daß jeweils zwei monostsbile Kippstufen parallelgeschaltet sind, derart, daß eine zweite Differenzspannung erhalten wird, die nach Wichtung zur ersten Differenzspannung addiert oder von ihr subtrahiert wird.
Es besteht auch die Möglichkeit, der Logikschaltung die Information über die Phasenlage in einem großen Linearitätsbereich zu entnehmen.
Die Erfindung und weitere Ausgestaltungen der Erfindung werden anhand der F ig. 1 bis 10 näher erläutert. Es zeigen
F i g. 1 die Logikschaltung des Diskriminator^, F i g. 2,3 und 4 Impulsdiagramme der Logikschaltung,
Fig. S ein Prinzipschaltbild eines einfachen Frequenzdiskriminators mit der dazugehörigen Diskriminatorkennlinie,
F i g. 6 ein Prinzipschaltbild eines symmetrischen Frequenzdiskriminators mit dem zugehörigen Kennlinienverlauf,
Fig. 7 ein Prinzipschaiibiid eines erweiterten, symmetrischen Z requenzdiskriminators,
Fig. 8 eine Diskriminatorkennlinie mit Kenniinienabschnitten unterschiedlicher Steilheit,
F i g. 9 verschiedene Kennlinienformen des erweiterten Frequenzdiskriminators,
Fig. 10 eine ausführlichere Schaltung eines Frequenzdiskriminators.
Die Logikschaltung des Frequenzdiskriminators (Fig. 1) besteht im wesentlichen aus den vier dynamischen bistabilen Speicherelementen FFl bis FFi. Jeweils zwei der bistabilen Speicherelementen sind in Serie geschaltet. Die beiden bistabilen Speicherelemente FFl und FF3 weisen eingangsseitig einen ersten Eingang E1, an dem die Eingangsfrequenz /, zugeführt wird und einen ersten Ausgang A 1 auf und die beiden bistabilen Speicherelemente FFl und FF4 einen zweiten Eingang El für die Referenzfrequenz/2 und einen zweiten Ausgang A1 der Logikschaltung. Je ein vorbereitender Eingang D1 und D1 der bistabilen Speicherelemente FFi und FFl sind jeweils mit einem negierenden Ausgang des anderen bistabilen Speicherelementes verbunden, so z. B.JH von FFl und Ql von FFl und Dl von FFl mit Ql von FFl. Während der Ausgang Q1 des bistabilen Speicherelementes FFl mit dem vorbereitenden Eingang D 3 des bistabilen Speicherelementes FFZ verbunden ist, ist der die Eingangsfrequenz /| rührende Eingang E1 direkt an den Eingang zur dynamischen Auslösung des bistabilen Speicherelementes FF 3 geführt. Entspr
ndes gut für die Verbindung des bistabilen Speicherelementes FFl mit dem Speicherelement FFA. Die Funktionsweise der Logikschaltung wird anhand der F i g. 1 in Verbindung mit der< Impulsdiagrammen in den Fig. 2, 3 und 4 erläutert s Dabei wird nachfolgend für die Bezeichnung bistabiles Speicherelement der Ausdruck Flip-Flop verwendet.
An die Eingänge El bzw. El gelangen Impulse der Eingangsfrequenz /, bzw. der Referenzfrequenz /2, wobei die Impulsdauer z. B. 30 ns betragen soll. Mit der
ίο positiven- Taktflanke des Impulses am Eingang £ 1 wird das Flip-Flop FFl gesetzt, vorausgesetzt, daß sich der Ausgang O2 des Flip-Flops FFl in der L^low) Lage befindet. Über einen Rückstelleingang Zi2 des Flip-Flops FFl bleibt der Ausgang Q1 weiter in der L-Lage.
Folgt ein Taktimpuls der Referenzfrequenz f2 am Eingang El, so hat er auf den Ausgang Q2 keine Auswirkung, da er mit der positiven Flanke den Inhalt vom negierenden Ausgang Qi (Qj ist auf L) des Flip-Flops FFl übernimmt Gleichzeitig wird der Ausgang Q1 über einen Rückstelleingang Zf1 des Flip-Flops FFl durch den gleichen Impuls zurückgesetzt solg.1 dagegen am Eingang £1 ein zweiter Impuls, so bleib; der Ausgang Qi in dsr Η-Lage (Q2 ist H), währsnd der Ausgang Q2 weiter in der L-Lage bleibt. Erst mit dem Eintreffen eines Pulses am Eingang El wird der Ausgang Q1 wieder zurückgesetzt In der Fig. 2 ist dieser Vorgang für den Fall dargestellt, daß die Eingangsfrequenz/, größer als die Referenzfrequenz /2 ist. Unter dieser Voraussetzung entstehen am Q1-AuS- gang des Flip-Flops FF1 Impulse, deren positive Flanke immer zu dem Zeitpunkt eintrifft, wenn gerade ein Impuls mit der höheren Eingangsfrequenz f} am Eingang E1 auf einen Impuls der tieferen Referenzfrequenz f2 am Eingang El folgt. Die Rückflanke läuft mit den Impulsen der Referenzfrequenz f2 synchron. Diese Impulsfolge am Q ,-Ausgang hl ein Kriterium dafür, daß die Eingangsfrequenz /, zu groß ist An der negierten Form am Q,-Ausgang des Flip-Flops FFl erkennt man, daß die Impulse mit der Referenzfrequenz f2 aufeinan der folgen, allerdings mit unterschiedlicher Impuls dauer. Das Flip-Flop FFl übernimmt also in diesem Fall über den /^-Eingang immer ein L.
Im Flip-Flop FF3 werden die Impulse am Q ,-Ausgang vom vorangehenden Flip-Flop FFl mi: der Ein- gangsfrequenz /, abgetastet. Dies bewirbt, daß (1Je Qx-Zustände, die beim Eintreffen der positiven Taktflanke am /^-Eingang anliegen, im Flip-Flop FF3 um eine Taktperiode verzögert werden, der Ausgang Q4 dagegen bleibt in der L-Lage.
Im Bild 2 ist dargestellt, daß am Qr Ausgang immer dann ein Ausgangsinipuls erscheint, wenn mindestens 2 Impulse der Eingangs-Frequenz /, in das Zeitintervall T] = Mf2 fallen. Fällt dagegen nur ein Impuls in das Zeitintervall, so bleibt der QrAusgang in der L-Lage.
Genauso entstehen am Q4-Ausgang Impulse mit der Differenzfrequenz /j-/,, wenn f2 > /, ist, wänrend der Ausgang Q3 auf L liegt (Fig. 3). Die Impulslänge ergibt sich bei /, >/2 zu T1 - Mfx und für /2 >/, zu T4 = l//2 entsprechend der jeweiligen Taktperiode.
Bei Frequenzgleichheit /, = /2 bleiben beide Ausgänge Qi und Q4 in der L-Lage, denn die 0-Eingange der Flip-Flops FF3 bzw. FFA liegen bei Eintreffen der Taktimpulse immer auf L (abwechselndes Setzen und Rücksetzen von Q1 oder Q2) während die Q1- bzw. Q2- Ausgänge eine Aussäe über die Phasenbeziehung der Eingangsimpulse geben. Fig. 4 zeigt die Impulsdiagramme bei Frequenzgleichheit der Eingangsimpulse. Geht man davon aus, daß zunächst /, >/2 ist, so erhält
man am Q1- bzw. β,-Ausgang die Verhältnisse wie in F i g. 2. Bei Frequenzgieichheit / » j5 und einer Phasendifferenz ψ 1 der Eingangsimpuke (es wird definiert, daß die Impulse mit der Eingangs-Frequenz /j in der Phase um * voreilen} wird weges der Speicherwirkung der Schaltung des Flip-Flops FF1 abwechselnd gesetzt und rückgesetzt. Dabei entspricht die Impulsdauer T1 gerade der Phasendifferenz der Eingangssignsie. Für die Impulsdauer Τψ ergibt sich allgemein:
/"'■* "A "f
10
Andererseits erhält man bei Phasennacheilung der Eingangsfrequenz jf gegenüber der Bezugsphase der Referenzfrequenz J1 die der Phasendifferenz entsprechenden Impulse am Qj-Ausgang des Flip-Flops FFl. Es gilt wieder die Beziehung:
20
360°
In F i g. 4 (rechte Spalte) wird davon ausgegangen, daß zunächst Jf < jj ist. Es soll damit gezeigt werden, daß die Schaltung eine Information darüber liefert, von weleher Seite eine Frequenzannäherung jf nach Jj erfolgt.
Bei einem Nulldurchgang der Phasendifferenz erfolgt ein entsprechender Wechsel der Ausgangsimpulse an den Q-Ausgängen von Flip-Flops FFl nach Flip-Flop FFl oder umgekehrt. Damit läßt sich aus dieser Schaltung die Phasenlage 4er Eingangssignale über einem Bereich von 720° entnehmen. Auf eine mögliche Aus· wertung der Phasenbeziehung wird hier nicht weiter eingegangen.
Legt man an den Eingang El eine beliebige Referenzfrequenz j£ - fK<f, so erscheinen also die Impulse mit der Differenzfrequenz fi-fKrf bzw. /*<,-/ entweder an
Sl swIa* /t ϊα «.»kJ»· **w r 's* r .—ι— :-* Va *~— «n,j~ «—ν..»-«· u» Λ ^/i^uuw τι ^j^ αι.
Eine Aufmtegration der Impulse ergibt einen eindeutigen Zusammenhang zwischen der Eingangsfrequenz / und der Differenzspannung U. Die Kennliniencharakteristik bei Integration des FF-Ausganges Q3 und des negierten FF-Ausganges ζ£ mittels der RC-Glieder R 6, Ci und Ä'6, C'€ mit nachfolgender Addition über Entkopplungswiderstände Ri, Ri' zeigt die F i g. 5 für einen einfachen Frequenzdiskriminator.
Oberhalb der Referenzfrequenz j£ liefert diese Schaltung auf Grund der unterschiedlichen Impulslänge am Ausgang Q3(Tj = 1/jf) einen nichtlinearen Kennlinienteil, der sich asymptotisch dem Maximalwert nähert, unterhalb der Referenzfrequenz bleibt sie linear (TJ = l/j5 = konst). Die Steilheit des linearen Teilstückes wird durch die Wahl der Referenzfrequenz festgelegt
Mit zwei zusätzlichen nachtriggerbaren monostabilen Kippstufen Mo 1, Mo 2, die durch die Ausgangsimpulse an den Ausgängen Q3 bzw. Q, der Flip-Flops FFZ bzw. FF4 angesteuert werden, kann der Nachteil der Unsymmetrie und Nichtlinearität behoben und außerdem in weitem Bereich die Steilheit der Kennlinie durch Verändern der Ausgangsimpulsdauer T0 variiert werden. Ein derartig abgewandeltes Ausführungsbeispiel ist in Fig. 6 zusammen mit dem zugehörigen Kennlinienverlauf dargestellt. Die monostabilen Kippstufen Mo 1 und Mol sind mit einer RC-Außenbeschaltung versehen, durch deren Bemessung die Ausgangsimpulsdauer T0 einstellbar sind. Für den linearen Teil gilt: Af = l/Tg. Im Kennlinienknick ist die Differenz der Eingangsfrequenz genau gleich dem Kehrwert der eingestellten Ausgangsimpulsdauer TQ. Für größere Differenzfrequenzen wird die monostabile Kippstufe, die Ansteuerimpuisc erhält, laufend nachgetriggert, so daß die Ausgangsspannung konstant bleibt.
Durch unterschiedliche eingestellte Ausgangsimpulsdauer Tq , und Tn2 läßt sich eine Kennlinie mit zwei unterschiedlich steilen Ästen erreichen. Dabei gilt aber:
Af, - Ι/7Ό, und Af2 - MTq2.
Mit Hilfe von zwei weiteren monostabilen Kippstufen Mo3, Mo4 (Fig. 7) wird eine zweite Diskrirninatorkennlinie erhalten, die gewichtet zur ersten Kennlinie addiert oder substrahiert werden kann, wobei man durch eine geeignete Wahl der Ausgangsimpulsdauer TqI-2 und 7"O3,4, sowie des Gewichtungsfaktors m die Kennlinie nach Wunsch beliebig verformen kann. In Fig. 9 sind mehrere Möglichkeiten dargestellt.
a) I + 11 Tq \ j < '03.4 m - 1
b) 1 - II < Tq) 4 m = 2/1
Die Schaltung eines Frequenzdiskriminators, dessen Kennlinie variierbar ist, ist in Fig. 10 dargestellt.
Ein Frequenzdiskriminator dieser Art läßt sich über einem weiten Frequenzbereich bis ca. 100 MHz vorteilhaft in Phasen- und Frequenzregelschleifen einsetzen, da bei Frequonzgleichheit eine Phasendifferenz der Eingangsspannungen Pulse an den Ausgängen der Flip-Flops FFl oder FFl erzeugt, deren Länge einer Voroder Nacheilung der Phase bis jeweils 360° entspricht. Eine Frequenzsynchronisation erfolgt immer, auch wenn die zu vergleichende Frequenz außerhalb des linearen Kennlinienteiles liegt, da die Diskriminatorkennlinie nicht rückläufig ist. Ein Suchvorgang muß nicht eingeleitet werden. Ein weiterer Vorteil ergibt sich
uouuiuitf υαυ uic ovnaiiuiig uiuiit uui'.utc iitiuuiiaiivn liefert, ob die zu regelnde Frequenz bezüglich der Referenzfrequenz zu hoch oder zu tief ist, sondern auch wie groß die Frequenzabweichung ist. Dadurch werden Uberschwingungen der Regelspannung vermieden, die Fangzeit verkürzt. Des weiteren kann die Referenzfrequenz beliebig umgeschaltet werden (z. B. für ein 25- bzw. 5-kHz-Frequenzraster) ohne am Frequenzdiskriminator Änderungen vornehmen zu müssen. Nach der erfolgten Synchronisation in einer Frequenz- und Phasenregelschleife entstehen am Ausgang des Diskriminators keine störenden Frequenzanteile der Referenzfrequenz. Somit ist eine gute Nebenwellenfreiheit des spannungsgesteuerten Oszillators gegeben.
Vielseitige Anwendungsmöglichkeiten und Vorteile bieten sich auch durch die leicht erreichbare Kennlinienvariation ζ. B. eine Verkürzung der Synchronisation durch steilere Teilbereiche bei großer Frequenzabweichung (Fig. 9b).
Um Eingangsfrequenzen mit beliebigem Tastverhältnis verwenden zu können, ist am Eingang des Frequenzdiskriminators zur Erzeugung von Nadelimpulsen jeweils eine monostabile Kippstufe MoS, Mo 6 vorgeschaltet. Mittels je einer RC-Kombination Al, Cl zwischen den Flip-Flops wird ein einwandfreies Arbeiten auch in dem Fall erreicht, daß bei gleichzeitigem Eintreffen der beiden Eingangsimpulse jeweils das zweite Flip-Flop FF 3 bzw. FF4 durch Verzögerung des ß-Zustandes des ersten Flip-Flops diesen vor der Taktflanke anliegenden Zustand auch sicher übernimmt. In den RC-Tiefpässen an den Ausgängen der monostabilen
Kippstufen Mo 1 bis Mo 4 werden die Impulse aufintegriert und über die Entkopplungswiderstände R 8, R 9 die Ausgangsspannungen aufsummiert. Über den Schalter 5 kann eine zweite Kennlinie zu- oder abgeschaltet werden.
Wie aus den Fig. 1 und 10 und der zugehörigen Beschreibung ersichtlich, handelt es sich bei den im Log'UeM verwendeten Flip-Flops um sog. D-Flip-Flops.
Hierzu 7 Blatt Zeichnungen
10
15
40 45 50 55 60 65

Claims (7)

Patentansprüche:
1. Digitaler Frequenz-Diskriminator mit einer Logikscbcltung, in der für eine variable Eingangsfre- s quenz und für eine Referenzfrequeiu: je ein bistabiles Speicherelement vorgesehen ist, die so miteinander verschaltet sind, daß jeweils der negierende Ausgang jedes der bistabilen Speicherelemente mit dem vorbereitenden Eingang des anderen bistabilen Speicherelementes verbunden ist und daß deren Rückstelleingänge vom Eingangssignal des jeweiligen anderen bistabilen Speicherelementes gesetzt sind, wobei die bistabilen Speicherelemente über eine aus einem RC-Netzwerk bestehende Auswerteschaltung eine Nachstellspannung liefern, dadurch gekennzeichnet, daß die Logikschaltung zwei wettere bistabile Speicherelemente (FF2, FF4) aufweist, deren Eingang jeweils mit dem Eingang (£1, £2) und deren vorbereitender Eingang (D 3, D 4) mit dem Ausgang (QX Qt) des jeweils vorhergehenden bistabilen Speicherelemente: (FFX FFIt derart verbunden ist, daß die Ausgangssignale der beiden eingangsseitigen bistabilen Speicherelemente (FFX FF 2) in den nachfolgenden Speicherelementen (FF3, FF4) mit der Eingangsbzw, mit der Referenzfrequenz (/i) abgetastet werden, und daß die an den Ausgang der weiteren bistabilen Speicherelemente (/F3, FF4) angeschlossene Auswerteschaltung (R 6, C* R 8; R'i, Ci. R'S) die Nachstellspannung (U) liefert.
2. Digitaler Crequenz-Diskriminator nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die Ausgänge derwsiteren bistabilen Speicherelemente (FFi, FF4) und die Eingänge der RC-Netzwerke (A 6, C 6; Ä7, CT) der Auswerieschaltung zwei nachtriggerbare monostabile Kippstufen (Mol, Mo 2) eingefügt sind.
3. Digitaler Frequenz-Diskriminator nach Anspruch 2, dadurch gekennzeichnet, daß die Steilheit der Diskriminatorkennlinie (Nachregelspannung U in Abhängigkeit von der Eingangsfrequenz /J durch Änderung der Ausgangsimpulsdauer (TJ) der monostabilen Kippstufen (MoX Mo2) verändert ist.
4. Digitaler Frequenz-Diskriminator nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Diskriminatorkennlinie Abschnitte unterschiedlicher Steilheit aufweist, die durch unterschiedliche Einstellung der Ausgangsimpulsdauer (Tqι und Tq2) der monostabilen Kippstufen (Mo 1, Mo 2) erhalten werden.
5. Digitaler Frequenz-Diskriminator nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß den monostabilen Kippstufen (Mol, Mol) je eine weitere monostabile Kippstufe (MoX Mo4) parallel geschaltet ist, derart, daß eine zweite Nachregelspannung (Differenzspannung) ((Z2) erhalten wird, die nach Wichtung zur ersten Nachregelspannung (Differenzspannung) ({/,) addiert oder von dieser subtrahiert wird.
6. Digitaler Frequenz-Diskriminator nach Anspruch 5, dadurch gekennzeichnet, daß die weiteren monostabilen Kippstufen (Mo 3, Mo4) mittels eines Schalters (S) zu- und abschaltbar sind.
7. Digitaler Frequenz-Diskriminator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Logikschaltung jeweils zwischen den aufeinanderfolgenden bistabilen Spei cherelementen {FF I, FF3; FFX FF 4) eine RC-Kombination (R 1, C1) als Verzögerungsglied eingeschaltet ist.
DE19782851884 1978-11-30 1978-11-30 Digitaler Frequenz-Diskriminator Expired DE2851884C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782851884 DE2851884C2 (de) 1978-11-30 1978-11-30 Digitaler Frequenz-Diskriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782851884 DE2851884C2 (de) 1978-11-30 1978-11-30 Digitaler Frequenz-Diskriminator

Publications (2)

Publication Number Publication Date
DE2851884A1 DE2851884A1 (de) 1980-06-04
DE2851884C2 true DE2851884C2 (de) 1985-01-17

Family

ID=6055998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782851884 Expired DE2851884C2 (de) 1978-11-30 1978-11-30 Digitaler Frequenz-Diskriminator

Country Status (1)

Country Link
DE (1) DE2851884C2 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump
US3750035A (en) * 1971-05-03 1973-07-31 Cali Inst Of Technology Frequency discriminator and phase detector circuit

Also Published As

Publication number Publication date
DE2851884A1 (de) 1980-06-04

Similar Documents

Publication Publication Date Title
DE10164916B4 (de) Datenrückgewinnungsschaltungsanordnung
DE3538856C2 (de) Digitaler Phasendetektor
DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
DE2548265C3 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE102008062526A1 (de) Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators
DE2144705C3 (de) Breitbandiger regelbarer Frequenzgenerator
DE2216123A1 (de) Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration
DE2400394A1 (de) Schaltungsanordnung zur digitalen frequenzteilung
DE3027653C2 (de) Frequenz-Synthesizer
DE2337311A1 (de) Frequenzsynthesizer
DE3046486C2 (de) Verfahren zum Vermindern des Rauschens eines digital einstellbaren Frequenzerzeugers und danach arbeitender Frequenzerzeuger
DE2364452A1 (de) Automatischer pulsphasenschieber
EP0166749B1 (de) Phasenregelkreis
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE2511027C2 (de) Selektiver Überlagerungsempfänger
DE2201939B2 (de) A-Codierer mit automatischem Ladungsabgleich
DE2851884C2 (de) Digitaler Frequenz-Diskriminator
DE2802626C2 (de) Digitale Phasenvergleichsanordnung
DE68927440T2 (de) Abtast-phasendetektor zur verwendung in einer phasenregelschleife
DE1516769A1 (de) Verfahren zum Frequenz- und Phasenabgleich eines Oszillators auf eine Sollfrequenz
DE2735053C3 (de) Digitaler Phasenregelkreis
DE3538858A1 (de) PLL-Frequenzsynthesizer
DE2938780C3 (de) Schaltungsanordnung zur Regelung einer internen Impulsfolgefrequenz, die um den Faktor n höher ist als eine steuernde, externe Impulsfolgefrequenz
DE2718175C2 (de) Abtast-Halte-Schaltung für einen Phasendiskriminator

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee