DE2825038B2 - Graycodeleser - Google Patents
GraycodeleserInfo
- Publication number
- DE2825038B2 DE2825038B2 DE2825038A DE2825038A DE2825038B2 DE 2825038 B2 DE2825038 B2 DE 2825038B2 DE 2825038 A DE2825038 A DE 2825038A DE 2825038 A DE2825038 A DE 2825038A DE 2825038 B2 DE2825038 B2 DE 2825038B2
- Authority
- DE
- Germany
- Prior art keywords
- bits
- gray code
- parity check
- parity
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G23/00—Auxiliary devices for weighing apparatus
- G01G23/18—Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
- G01G23/38—Recording and/or coding devices specially adapted for weighing apparatus
- G01G23/42—Recording and/or coding devices specially adapted for weighing apparatus electrically operated
- G01G23/44—Coding devices therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/285—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding of the unit Hamming distance type, e.g. Gray code
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
4. Graycodeleser nach Anspruch t, dadurch
gekennzeichnet, daß die Codeplatte (1') außerdem in
der Phase vorgeschobene Bits (17) enthält, deren Codierung der der Paritätsbits (12) entspricht, die
jedoch um die halbe Breite der Paritätsbits bezüglich diesen verschoben sind; daß die ersten und zweiten
Paritätsprüfungssteuerbits (14,16) die gleiche Breite haben und bezüglich der Grenzen (15) symmetrisch
angeordnet sind; daß eine Lesevorrichtung (PL) für die phasen verschobenen Bits (17) vorgesehen ist, die
auf derselben geraden Linie liegt, wie die Graycodelesevorrichtung (P4 bis PO); daß dem Decodierer (3)
die Ausgangssignale der Graycodelesevorrichtung (21), der Paritätsprüfungssteuerbits (23) und der
phasenverschobenen Bits (24) zugeführt sind, um diese Ausgangssignale zu einem Wert zu decodieren,
der noch bis zu einem Viertel der niedrigsten Stelle des Graycodes geht
5. Graycodeleser nach Anspruch 4, gekennzeichnet durch eine Anordnung zum Sperren des
Speichers (39) in Abhängigkeit von dem dritten Warnsignal.
6. Graycodeleser nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten
Paritätsprüfungssteuerbits (14, 16) gleich breit sind und symmetrisch bezüglich der Grenzen (15)
zwischen den Graycodezahlen angeordnet sind, daß eine im Abschnitt (12) der Paritätsbits angeordnete
phasenverschobene Lesevorrichtung (PL) vorgesehen ist, die um die Hälfte der Breite der Paritätsbits
bezüglich der Paritätsbitlesevorrichtung (Pp) versetzt ist; daß dem Decodierer (3) die Ausgangssignale der verschobenen Lesevorrichtung (PL) und der
Paritätsprüfungssteuerbit-Lesevorrichtung (25) zusätzlich zu den Ausgangssignalen der Graycodelesevorrichtung (21) zugeführt sind, um diese Signale zu
einem Wert zu decodieren, der bis zu einem Viertel der niedrigsten Stelle des decodierten Wertes des
Graycodes geht
7. Graycodeleser nach Anspruch 6, gekennzeichnet durch eine Anordnung zum Sperren des Einganges des Speichers (39) in Abhängigkeit von dem
dritten Warnsignal.
8. Graycodeleser nach Anspruch 4, dadurch gekennzeichnet, daß das Ausgangssignal der Paritätsprüfungssteuerbit-Lesevorrichtung (23) einem
Frequenz/Spannungs-Wandler (31) zugeführt sind, der die Alternierungsfrequenz dieses Ausgangssignals in eine entsprechende Spannung umsetzt; daß
diese Spannung und eine Referenzspannung (aus 35) einem zweiten Vergleicher (34) zum Vergleich
zugeführt sind, der ein viertes Warnsignal liefert wenn die Referenzspannung die niedrigere ist; daß
das vierte Warnsignal einer Sperranordnung zum Sperren des der ersten Fehleranzeigevorrichtung
zugeführten ersten Warnsignals zugeführt ist und daß das vierte Warnsignal ferner einer Sperranordnung zum Sperren des Fehlersignals der zweiten
Fehleranzeigevorrichtung zugeführt ist
Die vorliegende Erfindung betrifft einen Graycodeleser gemäß dem Oberbegriff des Patentanspruchs 1.
Insbesondere betrifft die Erfindung einen Graycodeleser für einen Analog/Digital-Umsetzer (A/D-Umsetzer), der sich besonders für das Umwandeln einer
mechanischen Verschiebung in ein digitales elektrisches Signal eignet.
Der Graycode wurde bekanntlich entwickelt, um
insbesondere in A/D-Umsetzern die Ablesefehler möglichst klein zu halten. Der Graycode ist ein
einschrittiger Code, ein zyklischer Binärcode und ein reflektierter Binärcode. Ein Beispiel eines solchen
Codes ist in der folgenden Tabelle angegeben, in der die
den Dezimalzahlen von 0 bis 17 entsprechenden binären G ray codezahlen und die zugehörigen Paritätsbits
aufgeführt sind.
Dezimal | Gray-Codc-Zahl | 2> 23 | 22 21 | 2" | Parilätsbit |
zahl | 0 0 | 0 0 | 0 | ||
25 | 0 0 | 0 0 | 1 | ||
O | 0 | 0 0 | 0 1 | 1 | I |
1 | 0 | 0 0 | 0 1 | 0 | 0 |
2 | 0 | 0 0 | 1 1 | 0 | 1 |
3 | 0 | ö 0 | 1 1 | ! | 0 |
4 | 0 | 0 0 | 1 0 | 1 | 1 |
5 | 0 | 0 0 | 1 0 | 0 | 0 |
6 | 0 | 0 1 | 1 0 | 0 | 1 |
7 | 0 | 0 1 | 1 0 | 1 | 0 |
8 | 0 | 0 1 | 1 1 | 1 | 1 |
9 | 0 | 0 1 | 1 1 | 0 | 0 |
10 | 0 | 0 1 | 0 1 | 0 | 1 |
11 | 0 | 0 1 | 0 1 | 1 | 0 |
12 | 0 | 0 1 | 0 0 | 1 | 1 |
13 | 0 | 0 1 | 0 0 | 0 | 0 |
14 | 0 | 1 1 | 0 0 | 0 | 0 |
15 | 0 | 1 1 | 0 0 | 1 | 0 |
16 | 0 | 1 | |||
17 | 0 | 0 | |||
20
Bei der Anwendung solcher Code in einem A/D-Umsetzer wird gewöhnlich eine Codeplatte
verwendet, die beispielsweise transparente und opake Quadrate enthält, die in der gleichen Weise wie die
GraycodevjQiIen in der Tabelle in Zeilen und Spalten
angeordnet sind; die transparenten und opaken Quadrate entsprechend dabei den Binärwerten oder
Bits 0 bzw. 1. Die Codeplatte kann sich in der Richtung der Folge der entsprechenden Dezimalzahlen proportional
zu der zu erfassenden Verschiebung oder Auslenkung bewegen. Die Codezeichen werden durch
photoelektrische Abffihlelemente, die in einer den Zeilen entsprechenden Reihe angeordnet sind, bitweise
abgelesen. Bei einem Obergang von einer Graycodezahl zur nächsten ändert sich nur ein einziges Codezeichen
oder -bits, da der Graycode ein sogenannter einschrittiger
Code ist Wenn sich die Reihe der Abfühlelemente
auf der Grenze zwischen zwei benachbarten Codedarstellungen befindet, kann keine andere Codezahl als eine
der beiden aneinander angrenzenden Codezahlen gelesen werden, selbst wenn ein Ablesefehler auftritt.
Die Fehlermöglichkeiten sind daher beim Graycode entsprechend klein.
Beim Graycode sind zwar, wie oben erwähnt, systembedingte Ablesefehler minimal, wie bei jedem
anderen Code können jedoch zusätzlich Ablesefehler auftreten, die durch eine Verschmutzung der Codeplatte
oder durch einen Ausfall von Abfühlelementen verursacht
sind. Es ist bekannt, Fehler dieser Art durch
Paritätsprüfung festzustellen. Hierfür kann die Codeplatte mit den in der Tabelle aufgeführten zusätzlichen
Paritätsbits versehen : iin, die so gewählt sind, daß die
Anzahl der Bits des Wertes 1 in der Binärcodezahl zuzüglich des Paritätsbits ungerade ist Wenn also bei
einer Paritätsprüfung eine gerade Anzahl von Bits des Wertes 1 festgestellt wird, zeigt dies, daß ein
Ablesefehler der oben erwähnten Art aufgetreten sein muß. Es können jedoch auch bei der Paritätsprüfung
Fehler auftreten, die dann zur Folge haben, daß trotz richtiger Codeablesung eine unrichtige Parität festgestellt
und dementsprechend ein Fehlersignal erzeugt wird, insbesondere infolge der Unbestimmtheit der
Ablesung in der Nähe der Grenzen der Codedarstellungen.
Dieses Problem kann gemäß der DE-OS 27 48 320
dadurch gelöst werden, daß man auf die Codeplatte noch zusätzliche Paritätsprüfbits aufbringt, die eine
Aussetzung der Paritätsprüfung bewirken, wenn sich die Codeplatte in einer solchen Lage bezüglich der
Abfühlelemente befindet, daß letztere eine Grenze zwischen den Darstellungen zweier Codezahlen erfassen.
Der Graycodeleser gemäß dieser Offenlegungsschrift enthält also eine Graycodep'itte mit (Darstellungen
von) Graycodezahlen und Grayiodelesevorrichtungen
für die jeweiligen Bits oder Stellen des Graycodes sowie einen mit den Ausgängen dieser Lesevorrichtungen
gekoppelten Decodierer zum Decodieren der abgelesenen Graycodezahlen oder Graycodekombinationen.
Die Codeplatte trägt ferner (Darstellungen von) Paritätsbits und Paritätsprüfbits, die neben den (Darstellungen
der) jeweiligen Graycodezahlen oder -kombina tionen angeordnet sind. Die Pariiätsprüfbits bestehen
aus Darstellungen von Bits eines ersten Wertes, die sich jeweils über die Grenzen zwischen (den Darstellungen
von) jeweils zwei benachbarten Graycodezahlen erstrecken und Bits des zweiten Wertes, welche die
restlichen Teile zwischen den ersten Bits der betreffenden Spalte einnehmen. Ferner sind Paritätsbit- und
Paritätsprüfungssteuerbit-Lesevorrichtungen für die Paritätsbits bzw. Paritätsprüfungssteuerbits vorgesehen.
Mit den Ausgängen der Graycodelesevorrichtungen und der Paritätsbitlesevorrichtung ist eine Paritätsprüfschaltung
gekoppelt, die die Paritätsprüfung durchführt u^.d mit dem Ausgang der Paritätsprüfungssteuerbit-Ablesevorrichtung
ist eine Paritätsprüfungs-Steuerschaltung gekoppelt, die die Paritätsprüfung unterbricht,
wenn eines der Bits des ersten Wertes gelesen wird. Die effektive^ Breite der Darstellungen der
Paritätsprüfungssteue'rbits-Lesevorrichtung ist vorzugsweise
gleich oder kleiner als die Breite der Darstellungen der Paritätsprüfungssteuerbits des ersten Wertes.
Wenn bei diesem bekannten Graycodeleser die ParitätsprUfungssteuerbit-Lesevorrichtung ein Bit des
ersten Wertes feststellt, liefert die zugehörige Steuerschaltung ein Ausgangssignal an die Paritätsprüfungsschaltung,
die die Paritätsprüfung unterbricht und dadurch Fehler in der Paritätsprüfung verhindert, die in
der Nähe von Grenzen zwischen den Darstellungen zweier Graycodezahlen auftreten können. Durch die
Unterbrechung der Paritätsprüfung wird die Wahrscheinlichkeit, daß falsche Ablesungen verhindert
werden, erheblLh verbessert, nämlich auf etwa 50 bis 60%.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Graycodeleser anzugeben, bei dem die
Wahrscheinlichkeit, falsche Ablesungen festzustellen, auf annähernd 100% erhöht wird.
Diese Aufgabe wird bei einem Graycodeleser der eingangs genannten Art durch die Merkmale des
kennzeichnenden Teiles des Anspruchs 1 gelöst.
Die UnteransDrüche betreffen Weiterbildungen und
vorteilhafte Ausgestaltungen des Graycodelesers gemäßder
Erfindung.
Ein Graycodeleser gemäß der Erfindung enthält also eine Graycodeplatte, auf der Darstellungen von
Graycodezahlen, Paritätsbits und Paritätsprüfungssteuerbits ganz ähnlich angeordnet sind, wie bei dem
Graycodeleser gemäß der DE-OS 27 48 320. Ferner enthält der Graycodeleser Lesevorrichtungen, die
entsprechend den verschiedenen Bits oder Stellen der Graycodezahlen angeordnet sind, weiterhin einen
Decodierer zum Decodieren der Ausgangssignale der Graycode-Lesevorrichtungen. ferner Paritätsbit- und
Paritätspriifungssteuerbit-Lesevorrichtungen zum Lesen der Paritätsbits bzw. Paritätssteuerbits, und eine
Paritätsprüfschaltung, der die Ausgangssignale der Graycode-Lesevorrichtungen und der Paritätsbit-Lesevorrichtung
zugeführt sind. Die Paritätsprüfungssteuerbit-Lesevornchtung
liefert ein erstes Warnsignal, wenn sie ein Paritätsprüfungssteuerbit des ersten Wertes
feststellt und die Paritätsprüfungsschaltung liefert ein zweites Warnsignal, wenn sie eine unrichtige Parität
feststellt. Der Graycodeleser gemäß der Erfindung enthält zusätzlich einen Speicher zur zeitweiliger
Speicherung des Ausgangssignals des Decodieren, einen Subtrahierer zum Erzeugen der Differenz
zwischen dem Inhalt des Speichers und dem Ausgang des Decodierers, einen Vergleicher zum Vergleichen
des Ausgangs des Subtrahierers mit einem vorgegebenen Wcrl. wobei er ein drittes Warnsignal erzeugt, wenn
der Ausgang des Subtrahierers größer ist, eine Speichersteuervorrichtung zum Unterbrechen des Eingangs
zum Speicher, wenn das erste und/oder zweite Warnsignal auftreten. Es ist ferner eine erste Fehlermitteilungsanordnung
vorgesehen, die ein Fehlersignal unter Steuerung durch das zweite Warnsignal nur dann
erzeugt, wenn kein erstes Warnsignal vorliegt, und eine /weite Fchlcrmitteilungsanordnung. die ein Fchlersignal
liefert, wenn mindestens das erste und das dritte Warnsignal vorliegen.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher
erläutert, dabei werden noch weitere Merkmale und Vorteile der Erfindung zur Sprache kommen.
Es zeigt
F i g. 1 eine schematische Darstellung eines typischen Graycodelesers gemäß der DE-OS 27 48 320,
F i g. 2 ein Blockschaltbild einer ersten Ausführungsform eines Graycodelesers gemäß der Erfindung,
F i g. 3 eine schematische Darstellung einer Ausführungsform einer Codeplatte gemäß der Erfindung,
Fig.4 ein Blockschaltbild einer zweiten Ausführungsform
des Graycodelesers gemäß der Erfindung,
F i g. 5 ein Blockschaltbild einer dritten Ausführungsform eines Graycodelesers gemäß der Erfindung und
F i g. 6 eine schematische Darstellung einer weiteren Ausführungsform einer Codeplatte gemäß der Erfindung.
In den Zeichnungen sind für entsprechende Bauteile gleiche Bezugszeichen verwendet worden. Zur Vereinfachung
der Beschreibung wird im folgenden anstatt von der Darstellung der entsprechenden Graycodekombinationen
oder -zahlen, Paritätsbits und dergleichen nur von den Zahlen oder Bits selbst gesprochen.
Fig.! zeigt eine Codeplatte 1, welche einen
Graycodeabschnitt 11, einen Paritätsbitabschnitt 12 und
einen Paritätsprüfungssteuerbitabschnitt 13 enthält In diesen Abschnitten sind die schraffiert dargestellten
Bereiche opak und entsprechen Bits des Wertes 1 während die weiß gelassenen Bereiche transparent sind
und Bits des Wertes Null entsprechen. Die Graycodezahlen und Paritätsbits entsprechen der eingangs
aufgeführten Tabelle. Die Bits in den Abschnitten 11 und
. 12 sind alle in Zeilen und Spalten, also schachbrettartig angeordnet, dies gilt jedoch nicht für die Bits im
Abschnitt 13. Der Abschnitt 13 enthält schmale Bits 14
des Werts »0«, die sich über die jeweiligen Grenzen 15 zwischen benachbarten Graycodezahlen erstrecken,
■■' und die übrigen Teile 16 des Abschnitts 13 zwischen den
0 Bits werden durch 1-Bits eingenommen.
Direkt hinter der Codeplatte 1 ist eine photoelektrisehe
Lesevorrichtung 1 angeordnet, die einen Graycode-Leseabschnitt 21, einen Paritäts-Bitleseabschnitt 22
, und einen Paritätsprüfungssteuerbit-Leseabschnitt 23 enthält. Der Abschnitt 21 enthält fünf photoelektrischc
Abfühlelemente, wie Photozellen, welche spallförmige Lichteintrittsöffnungen F 4, H3, H2, Pl bzw. HO
aufweisen; die Abschnitte 22 und 23 enthalten
■" entsprechende Abfühlelemente mit lichteint ittsöffnungen
Pn bzw. Pc. Die Lichteintrittsöffnungen PA bis PO sind so angeordnet, daß sie die Bits der Stellen 2*, 2J, 22,
T- bzw. 2" des Graycodcabschnitts 11 erfassen, während die Lichteintrittsöffnungen Pp und Pc den Paritätsbits
bzw. Paritätsprüfungssteuerbits in den Abschnitten 12 und 13 gegenüberliegen. Um Ablesefehler so klein wie
möglich zu halten, sollen die Lichteintrittsöffnungen eine eng tolerierte Breite w haben und auf einer
Geraden angeordnet sein. Ferner soll die Breite w
in bezüglich des Abstcndes Wo zwischen den Grenzen 15
der Graycodezahlen und der Breite W der Paritätsprüfungssteuerbits
16 des Wertes 1 im Abschnitt 13 der folgenden Gleichung genügen
w< Wo-W
Vor der Codeplatte 1 ist eine den Lichteintrittsöffnungen gegenüberliegende Lichtquelle (nicht dargestellt)
vorgesehen, die den vor den Lichteintrittsöffnungen liegenden Streifen der Codeplatte 1 gleichmäßig
i,, beleuchtet. Die Abfühlelemente liefern jeweils ein
Ausgangssignal, wenn sie Licht von der Lichtquelle wahrnehmen.
Die Ausgangssignale der Abfühlelemente im Abschnitt 21 werden einem Decodierer 3 und einer
4, Paritätsprüfschaltung zugeführt, letztere erhält außerdem
Ausgangssignal des Abfuhleiements im Abschnitt 22. Das Ausgangssignai des Abfuhielementes des
Abschnitts 23 wird einer Paritätsprüfungs-Steuervorrichtung 5 zugeführt Das Ausgangssignai der Paritäts-
-,Ii prüfungs-Steuervorrichtung 5 wird der Paritätsprüfschaltung
4 zugeführt, deren Ausgangssignal wiederum dem Decodierer 3 zugeführt wird. Das Ausgangssignai
des Decodierers 3 wird einem Verbraucher, z. B. einem
Anzeigefeld oder einer Anzeigevorrichtung β zugeführt
Bei Verwendung eines Graycodelesers der hier interessierenden Art ist die Codeplatte 1 mit einem
Bauteil eines Gerätes gekoppelt dessen Auswanderungen oder Verlagerungen oder Lage wahrgenommen
werden soll. z. B. der Wiege einer Federwaage, so daß
sich die Codeplatte in der senkrechten Richtung der F i g. 1 um eine Strecke bewegt die proportional der
Auswanderung des betreffenden Bauteils ist
Wenn die spaltförmige Lichteintrittsöffnung Pc des Abfflhlelementes im Pantätsppjfiingssteaerbiiabschnitt
23 einem Bit 16 des Wertes 1 im Abschnitt 13 der Codeplatte gegenüberliegt, während sich diese bewegt
liefert das Abfühlelement im Abschnitt 23 kein Ausgangssignal an die Paritätsprüfungssteuervorrich-
tung 5 und diese wird daher auch nicht erregt. Die Ausgangssignale des Graycodeabschnitts 21 der Lesevorrichtung 2 werden dann durch den Decodierer 3 und
die Paritätsprüfschaltung 4 in üblicher Weise verarbeitet. Der Decodierer 3 decodiert also die Graycodezahl,
die durch den Abschnitt 21 der Lesevorrichtung 2 abgdiusen wurde und die Anzeigevorrichtung 6 zeigt die
entsprechende Verlagerung oder Auslenkung in einem Dezimalcode, also als Dezimalzahl an, während die
Paritätsprüfschaltung 4 die Parität der Anzahl der Bits des Wertes 1 in den Ausgangssignalen der Abschnitte 21
und 22 prüft und dem Decodierer 3 ein Sperrsignal zuführt, welches diesen außer Betrieb setzt, wenn die
Parität nicht richtig, also im vorliegenden Falle gerade ist. Der Decodierer 3 wird also gesperrt und die
Anzeigevorrichtung 6 liefert also keine Anzeige, selbst wenn infolge einer Verschmutzung, wie durch Staub
u. dgi. oder durch Ausfall eines Abfühlelements fälschlich ein Bit des Werts 0 als Bit des Werts 1 gelesen
wurde.
Wenn andererseits die Lichteintrittsöffnung Pc des Abschnitts 23 einem Bit 14 des Werts 0 im
Paritätsprüfung.ssteuerbitabschnitt 13 gegenüberliegt, liefert der Abschnitt 23 ein Ausgangssignal an die
Paritätsprüfungssteuervorrichtung 5. Die Paritätsprüfungssteuervorrichtung 5 liefert dann ein Steuersignal
an die Paritätsprüfschaltung 4, das letztere sperrt. Während einer solchen Zeitspanne wird daher keine
Paritätsprüfung durchgeführt, und der angezeigte Wert kann einen Ablesefehler enthalten, der durch Verschmutzung, wie Staub oder Fasern auf der Codeplatte 1
oder ein beschädigtes oder inaktives Abfühlelement verursacht wurde.
Bei dem vorgeschlagenen Graycodeleser kann die Wahrscheinlichkeit solcher Fehler in der Praxis bis zu 40
oder 50% betragen, sie hängt etwas von den Werten W und Wo ab. Es ist aus der FR-OS 72 07 861 bekannt,
durch das Ausgangssignal des Abschnitts 23 auch die Decodierungsoperation zu unterbrechea Hierdurch
lassen sich zwar Ablesefehler weitgehend ausschalten, andererseits wird dadurch auch die Möglichkeit oder
Wahrscheinlichkeit einer Anzeige erheblich verringert
F i g. 2 zeigt das Schaltbild eines ersten Ausführungsbeispiels der Erfindung. Der dargestellte Graycodeleser
enthält wieder eine photoelektrische Lesevorrichtung 2 mit drei Abschnitten 21,22 und 23, deren Ausgänge wie
bei der Schaltung gemäß F i g. 1 mit einem Decodierer 3 und einer Paritätsprüfschaltung 4 gekoppelt sind. Bei
der Schaltung gemäß F i g. 2 wird das Ausgangssignal des Abschnitts 23 für das Paritätsprüfungssteuerbit
jedoch einem Frequenz/Spannungs-Umsetzer31,einein
Eingang eines UND-Gliedes 32 und einem NICHT-Eingang eines UND-Gliedes 33 zugeführt Bei dem
Frequenz/Spannungs-Umsetzer (F/S-Umsetzer) 31
kann es sich um eine bekannte Schaltung handeln, die eine Frequenz in einen entsprechenden Spannungswert
umsetzt Das Ausgangssignal des F/S-Umsetzers 31 wird einem Vergleicher 34 zum Vergleich mit einem
Spannungswert zugeführt, der in einem Spannungs-Register oder -Speicher 35 gespeichert ist Der Vergleicher
34 liefert ein Ausgangssignal des Werts 1, wenn das Ausgangssignal des F/S-Umsetzers 31 gleich oder
kleiner als das Ausgangssignal des Spannungsspeichers
35 ist und ein Ausgangssignal des Wertes 0, wenn das
ersterwähnte Signal größer als das letzterwähnte ist Das Ausgangssignal des Vergleichers 34 wird dem
anderen Eingang der UND-Glieder 32 und 33 zugeführt
einem Eingang eines UND-Gliedes 36 und einem NICHT-Eingang eines weiteren UND-Gliedes 37
zugeführt, deren andere Eingänge mit dem Ausgang des UND-Gliedes 32 gekoppelt sind. Der Ausgang des
UND-Gliedes 36 ist mit einem Steuereingang einer Torschaltung 38 verbunden. Die NICHT-Eingänge der
UND-Glieder 33 und 37 können durch vorgeschaltete Inverter realisiert werden.
Der Ausgang des Decodierers 3 ist über die Torschaltung 38 mit einem Speicher 39 und direkt mit
einem Subtrahierer 40 gekoppelt. Der Subtrahierer erhält als zweites Eingangssignal das Ausgangssignal
des Speichers 39 und liefert seinerseits ein Aiisgiingssijrn.il entsprechend dem Absolutwert der Differenz der
Ausgangssignale des Speichers 39 und des Decodierers 3, das einem Vergleicher 41 zum Vergleich mit dem
Ausgangssignal eines Registers 42 zugeführt wird. Der Vergleicher 41 liefert ein Ausgangssignal des Wertes 1,
wenn das Ausgangssignal des Subtrahierers 40 gleich oder kleiner ist als das Ausgangssignal des Registers 42
und ein Ausgangssignal des Wertes 0, wenn ersteres größer ist als letzteres. Das Ausgangssignal des
Decodierers 3 wird einer dezimalen Anzeigevorrichtung 6 zur visuellen Darstellung zugeführt.
Das Ausgangssignal des Vergleichers 41 wird einem NICHT-Eingang eines UND-Gliedes 43 zugeführt
dessen normaler, anderer Eingang mit dem Ausgang des UND-Gliedes 33 gekoppelt ist. Das Ausgangssignal des
UND-Gliedes 43 und das Ausgangssignal des UND-Gliedes 37 werden einem ODER-Glied 44 zugeführt,
dessen Ausgang mit einer Fehleranzeigevorrichtung 7 gekoppelt ist. Die Fehleranzeigevorrichtung 7 erzeugt
eine Fehleranzeige, wenn das Ausgangssignal des ODER-Gliedes 44 den Wert 1 hat.
Die Schaltungsanordnung gemäß F i g. 2 eignet sich in
Kombination mit der in F i g. 1 dargestellten Codeplatte
1 besonders für Waagen, bei denen die Codeplatte 1 beim Beginn einer Messung eine Vibration oder
schwingende Bewegung ausführt Die Amplitude einer solchen Vibration oder Schwingung ist anfänglich groß,
nimmt jedoch dann ab und wird schließlich 0. Dies bedeutet, daß die Frequenz des Ausgangssignals des
Abschnitts 23 der Lesevorrichtung 2 allmählich auf 0 abfällt, so daß die Ausgangsspannung des F/S-Umsetzers 31 in entsprechender Weise proportional zur
Geschwindigkeit der Bewegung der Codeplatte 1 auf 0 abfällt. Im Spannungsspeicher 35 wird ein gewisser
Referenzspannungswert gespeichert, der der maximalen Geschwindigkeit entspricht bei der ein Ablesen der
Codeplatte noch zulässig ist Wenn der Vergleicher 34 ein Ausgangssignal des Wertes 1 liefert, zeigt dies also
an, daß zulässige Meßbedingungen erreicht sind bzw. vorliegen.
Wenn das Ausgangssignal des Vergleichers 34 den Wert 0 hat, sind die Verknüpfungsglieder 32,33,36,37,
43 und 44 alle gesperrt und es wird nur der gemessene
und vom Decodierer 3 decodierte Wert in der Anzeigevorrichtung 6 angezeigt Im folgenden wird also
davon ausgegangen, daß zulässige Meßbedingungen vorliegen und das Ausgangssignal des Vergleichers 34
den Wert 1 hat
Bei der Schaltungsanordnung gemäß F i g. 2 führt die Paritätsprüfschaltung 4 eine normale Paritätsprüfoperation durch, wenn ihrem Steuereingang ein Ausgangssignal des Wertes 1 vom Abschnitt 23 der Lesevorrichtung
2 zugeführt wird, während die Paritätsprüfung unterbrochen wird, wenn am Steuereingang ein Signal des
Wertes 0 oder kein Signal liegt Beim normalen Betrieb
erzeugt die Paritätsprüfschaltung 4 ein Ausgangssignal
des Wertes 1 entsprechend einer richtigen Parität und ein Ausgangssignal des Wertes 0 für eine unrichtige
Parität.
Wenn die Eintrittsöffnung Pcdes Abschnitts 23 einem ■-,
Paritätsprüfungssteuerbit 16 (Fig. 1) des Wertes 1 gegenüberliegt, liefert das UND-Glied 32 ein Ausgsmgssignal des Wertes 1, und die UND-Glieder 36 und 37
sowie die Paritätsprüfschaltung 4 arbeiten normal.
Wenn die geprüfte Parität richtig ist, liegen die in
normalen Verhältnisse vor, und der decodierte Wert ist am zuverlässigsten. In diesem Falle wird das Ausga;ngssignal 1 von der Paritätsprüfschaltung 4 den beiden
UND-Gliedern 36 und 37 zugeführt, letzterem mit Inversion am betreffenden Eingang, so daß der ι -,
Steuerklemme der Torschaltung 38 vom UND-Glbd 36 ein Signal des Wertes 0 zugeführt wird und das
ODER-Glied 44 vom UND-Glied 37 ein Signal des
ein Ablesefehler festgestellt wird, Hefen das UND-Glied
43 ein Ausgangssignal des Wertes 1 durch das ODER-Glied 44 zur Fehleranzeigevorrichtung 7, und es
wird ein Fehler angezeigt.
Die beschriebene Einrichtung gewährleistet also eine einwandfreie und zuverlässige Ablesung der ganzen
Codeplatte auch in der Nähe einer Grenze 15 zwischen zwei Codezahlen.
Bei dem oben beschriebenen Ausführungsbeispiel wird im Register 42 der Dezimalwert 1 gespeichert, es
ist jedoch auch vorstellbar, daß die Empfindlichkeit hinsichtlich der Feststellung oder Prüfung von Ablesefehlern durch Verringerung des im Register 42
gespeicherten Dezimalwerts erfüllt werden kann. Dies läßt sich hier jedoch nicht realisieren, da die minimale
Änderung der decodierten Dezimalzahl bei (lim Ausführungsbeispiel gemäß F i g. 2 entweder 1 oder 0
ist. Bei den im folgenden beschriebenen Ausführungs-
TTei ic» υ email, lmc iuistiiaiiuiig jo wnu uuiui uas
Signal des Wertes 1 aufgetastet und läßt das decodierte _>n Ausgangssignal vom Decodierer 3 zum Speicher 39
durch, wo es zeitweilig gespeichert wird. Wenn bei der Paritätsprüfung in der Paritätsprüfschaltung 4 eine
unrichtige Parität festgestellt wurde, erhält die Torschaltung 38 vom UND-Glied 36 ein Steuersignal des r.
Wertes 0 und der Inhalt des Speichers 39 wird dann nicht erneuert.
Der Inhalt des Speichers 39 wird dem Subtrahierer 40 zugeführt und vom nächsten decodierten Wert abgezogen, welcher der benachbarten Graycodezahl auf der κ ι
Codeplatte 1 entspricht
Da die Differenz zwischen den decodierten Werten benachbarter Graycodezahlen den Dezimalwert 1 hat,
muß bei dieser Ausführungsform das Ausgangssignal des Subtrahierers 40 einer dezimalen 1 entsprechen, η
wenn kein Ablesefehler vorliegt Wenn also vorher im Register 42 eine dezimale 1 gespeichert ist, liefert der
Vergleicher 4 t ein Ausgangssignal des Wertes 1 an den NICHT-Eingang des UND-Gliedes 43 und dieses
UND-Glied liefert ein Ausgangssignal des Wertes 0 an w das ODER-Glied 44. Da das andere Eingangssignal des
ODER-Gliedes 44 ebenfalls eine 0 ist, wie oben erwähnt wurde, ist das der Fehleranzeigevorrichtung 7 zugeführte Ausgangssignal des ODER-Gliedes 44 gleich 0 und es
erfolgt keine Fehleranzeige. Wenn der decodierte Wert 4-, andererseits einen Ablesefehler enthält, hat das
Ausgangssignal des Subtrahierers nicht den Dezimalwert 1 und der Vergleicher 41 liefert ein Ausgangssignal
des Wertes 0. Da der andere Eingang des UND-Gliedes 43 eine 0 ist, wie oben erläutert wurde, erhält das ->
<> ODER-Glied 44 vom UND-Glied 43 ebenfalls kein Ausgangssignal. Es wird also so lange kein Fehler
angezeigt, solange am anderen Eingang des ODER-Gliedes 44 keine 1 liegt, selbst wenn ein Ablesefehler
aufgetreten sein sollte. Ein solcher Ablesefehler kann jedoch aufgrund einer unrichtigen Parität durch die
Paritätsprüfschaltung 4 festgestellt werden und das UND-Glied 37 spricht dann an und liefert ein Signal des
Wertes 1 Ober das ODER-Glied 44 an die Fehleranzeigevorrichtung 7, so daß dann ein Ablesefehler angezeigt bo
wird.
Wenn andererseits die Eintrittsöffnung Pc einem Bit 14 (F i g. 1) des Wertes 0 gegenübersteht, wird das
Arbeiten der Paritätsprüfschaltung 4 unterbrochen, und
die UND-Glieder 32, 36 und 37 werden gesperrt, „3
während das UND-Glied 33 anspricht und ein Ausgangssignal des Wertes 1 an das UND-Glied 43
liefert Wenn dann durch den Vergleicher 41 ebenfalls
Erhöhung der Prüfempfindlichkeit auf neuartige Weise Rechnung getragen.
F i g. 3 zeigt eine Codeplatte Γ, die gegenüber der in
F i g. 1 dargestellten Codeplatte 1 abgewandelt ist und einen phasenverschobenen Codeabschnitt 17 zwischen
den Paritätsbitabschnitt 12 und dem Paritätsprüfungssteuerbitabschnitt 13 enthält. Die Anordnung der Bits im
Abschnitt 17 ist ganz ähnlich wie die der Paritätsbits im Abschnitt 12, die Bits im Abschnitt 17 sind jedoch in
ihrer Lage um die Hälfte einer Bitbreite Wo bezüglich der Bits des Abschnitts 12 nach vorne oder phasenvoreilend verschoben. Ferner sind bei dieser Codeplatte die
Breiten der Bits 14 und 16 der Werte 0 bzw. 1 im Abschnitt 13 so gewählt daß sie gleich der halben
Bitbreite Wo sind, das heißt W = Wo/2. Wie im Falle
der F i g. 1 sind Lichteintrittsfenster P4, P3, P2,P\, PQ,
Pp und Pc sowie ein Lichteintrittsfenster PL für den in der Phase nach vorne verschobenen Code im Abschnitt
17 auf einer geraden Linie angeordnet Die Code in den drei Abschnitten 12, 13 und 17 bilden in Kombination
ein weiteres Graycodesystem, welches einen Bruchteil hinter dem Dezimalkomma für jeweils eire Vierteleinheit darstellt, d. h. für Intervalle von 0,25.
F i g. 4 zeigt eine Schaltungsanordnung, die sich zum Ablesen und Verarbeiten der verschiedenen Code 11,
12,13 und 17 der Codeplatte 1' gemäß F i g. 3 eignet Die Schaltungsanordnung entspricht weitgehend der gemäß
Fig.2 mit der Ausnahme, daß dem Decodierer 3 zusätzlich die Ausgangssignale des Abschnitts 23 sowie
eines zusätzlichen Abschnittes 24, der dem Fenster PL entspricht zugeführt sind. Der Decodierer 3 ist bei
dieser Ausführungsbeispiel der Erfindung so ausgebildet, daß er die Graycodezahl decodiert, die durch die
Abschnitte 12,13 und 17 gegeben ist und zusätzlich zu
der Graycodezahl 11 einen Bruchteil hinter dem Dezimalkomma darstellt Die dezimale Anzeigevorrichtung 6 kann für die Anzeige dieses Bruchteils
ausgebildet sein, braucht es jedoch nicht Der Bruchteilswert wird jedoch über die Torschaltung 38 dem
Speicher 39 zugeführt und dort mit dem ganzzahligen Teil des decodierten Wertes gespeichert
Die Torschaltung 38 wird wie bei der Ausführungsform gemäß Fig.2 gesteuert und sperrt, wenn das
Fenster Pc einem Bit 14 des Werts 0 im Steuerbitabschnitt 13 (Fig.3) gegenübersteht Der Inhalt des
Speichers 39 kann dann nicht erneut werden.
Es sei nun angenommen, daß die Fenster der
Lesevorrichtung bezüglich der Codeplatte Γ eine in Fig.3 dargestellte Stellung A haben und daß im
Speicher 39 der Dezimalwert i,25 gespeichert ist. Wenn
sich die Codeplatte Γ bewegt und das Fenster Pc bezüglich der Codeplatte die Stellung A-B-C-D
nach durchläuft, liefert der Subtrahierer 40 der Reihe nach in den Stellungen B, C und D die Ausgangswerte
0,25; 0,50 bzw. 0,75 und der Inhalt des Speichers 39 wird bei der Stellung D erneut Da der Inhalt des Speichers in
der Stellung B nicht erneuert werden kann, kann der Unterschied zwischen 2,00 und 1,75 (=0,25) nicht
wahrgenommen werden. Die kleinste Differenz, die feststellbar ist, beträgt also 030. Wenn a Ko vorher der
Wert 0,50 im Register 42 gespeichert worden war und der Vergleicher 41 so ausgebildet ist, daß er ein
Ausgangfsignal des Wertes 1 erzeugt, wenn das Ausgangssignal des Subtrahierers gleich oder kleiner als
0,50 ist, während das Ausgangssignal 0 erzeugt wird, wenn das Ausgangssignal des Subtrahierers größer als
0,50 ist, ergibt sich eine Fehlerfeststellungsempfindlich-Kcii, uic uOppcii su giüu lsi wie die der Scnaiiuiigsanordnung
gemäß F i g. 2.
Eine weitere Verbesserung des Graycodelesers gemäß der Erfindung ist in F i g. 5 dargestellt. Die
Schaltungsanordnung entspricht bis auf einen Teil des Verknüpfungsschaltwerkes der gemäß F i g. 4, und es
wird auch hier die in Fig.3 dargestellte Codeplatte 1'
verwendet. Der einzige Unterschied besteht darin, daß die Eingangssignale des UND-Gliedes 43 außerdem
noch einem UND-Glied 51 zugeführt werden und daß das Ausgangssignal des UND-Gliedes 51 zusammen mit
dem Ausgangssignal des UND-Gliedes 36 der Steuerklemme der Torschaltung 38 über ein ODER-Glied 52
zugeführt wird.
Wie leicht festzustellen ist, wird bei dieser Schaltungsanordnung
auch bei der Stellung B (Fig.3) ein Ausgangssignal des Wertes 1 vom UND-Glied 51 über
das ODER-Glied 52 der Torschaltung 38 zugeführt, so daß der Inhalt des Speichers 39 erneuert wird, wenn
kein Fehler festgestellt worden ist, und der Vergleicher 41 das Ausgangssignal 1 liefert Die kleinste Differenz,
die noch festgestellt werden kann, ist also 0,25, wenn 0,25 im Register 42 gespeichert worden ist und wenn der
Vergleicher 41 so ausgebildet ist, daß er das
-) Ausgangssignal 1 liefert, wenn das Ausgangssignal des
Subtrahierers gleich oder kleiner ?Js 0,25 ist und das
Ausgangssignal 0, wenn das AusgangssignaJ des Subtrahierers größer als 0,25 ist Die Fehlerfestellungsempfindlichkeit
ist also gegenüber der der Schaltungs-
ο anordnung gemäß F i g. 4 nochmals verdoppelt
Fig. 6 zeigt eine Abwandlung der Codeplatte Γ gemäß Fig. 3. Bei der Codeplatte 1" fehlt der in der
Phase voreilende Codeabschnitt 17, die übrigen Abschnitte 11,12 und 13 stimmen vollständig mit denen
ι. der Codeplatte gemäß F i g. 3 überein. Die Lesevorrichtung
für diese Codeplatte enthält jedoch nicht nur die Fenster PA bis PO, Pp und Pc, die auf einer geraden
Linie angeordnet sind, sondern auch das Fenster PL für den nach vurne phaseiiverschubciieii Code. Das Funster
in PL ist jedoch nicht auf der geraden Linie wie die
anderen Fenster angeordnet, sondern um eine Strecke Wo/2 bezüglich des Paritätsbit-Lesefensters Pp versetzt,
wie in F i g. 6 dargestellt ist. Das Fenster PL kann entweder oberhalb oder unterhalb des Fensters Pp
r> liegen. Bei dieser Konfiguration der Lesevorrichtung kann der Codeabschnitt 12 offensichtlich sowohl als
Paritätsprüfungscode als auch als phasenverschobener Code arbeiten und die gleiche Funktion ausüben, wie die
Abschnitte 12 und 17 in F i g. 3.
so Die beschriebenen Ausführungsbeispiele lassen sich
λ B. dadurch abwandeln, d;iß man einen anderen Typ
von Codeplatte und andere Arten von Lesevorrichtungen verwendet, z. B. magnetische Codeplatten und
Lesevorrichtungen, und die Funktionen der dargestell-
r, ten Verknüpfungsschaltwerke können durch andere und
anders angeordnete Verknüpfungsglieder realisiert werden.
Hierzu 5 Blatt Zeichnungen
Claims (3)
1. Graycodeleser mit einer Codeplatte, auf der jeweils Darstellungen von Graycodezahlen, Pari- -.
tätsbits und Paritätsprüfungssteuerbits nebeneinander angeordnet sind, wobei die Darstellungen der
Paritätsprüfungssteuerbits jeweils Bits eines ersten Binärwertes, welche sich Ober die Grenzen benachbarter Graycodezahlen erstrecken, und Bits eines id
zweiten Binärwerts, die den verbleibenden Raum zwischen den Bits des ersten Wertes einnehmen,
bestehen, ferner mit einer Graycodelesevorrichtung zum Lesen der Bits der verschiedenen Stellen der
Graycodezahlen, mit einem Decodierer zum Deco- ι ϊ dieren der Ausgangssignale der Graycodeleservorrichtung, mit einer Paritätsbitlesevorrichtung zum
Lesen der Paritätsbits, mit einer Paritätsprüfsi:haltung, der die Ausgangssignale der Graycodelesevorrichtung und der Paritätsbitlesevorrichtung zur
Durchführung einer Paritätsprüfung zugeführt sind, und mit einer Paritätsprüfungssteuerbit-Lesevorrichtung zum Lesen der Paritätsprüfungssteuerbits,
die bei Wahrnehmung der ersten Bits ein erstes Warnsignal liefert, während die Paritätsprüfschaltung ein zweites Warnsignal liefert, wenn die Parität
unrichtig ist, gekennzeichnet durch einen Speicher (39) zum zeitweiligen Speichern des
Ausgangssignals des Decodierers (3); einen Sulbtrahierer (40) zum Erzeugen eines Differenzsignals jo
entsprecher-.' der Differenz zwischen dem Inhalt des Speichers (39) und dem Ausgang des Decodierers
(3); einen ersten Vergleicher (41) zum Vergleichen der Differenz mit einem vorgejHbenen Wert, der ein
drittes Warnsignal liefert, wenn die Differenz größer s >
ist als der vorgegebene Wert; einer Speicherstauerschaitung (36, 38) zum Sperren des Eingänge» des
Speichers (39) beim Auftreten des ersten und/oder zweiten Warnsignals; eine erste Fehleranzekjeanordnung, die ein Fehlersignal erzeugt, wenn nur das
zweite Warnsignal auftritt, das erste jedoch Fehlt,
und durch eine zweite Fehleranzeigeanordnung;, die ein Fehlersignal erzeugt, wenn das erste und/oder
dritte Warnsignal auftreten.
2. Graycodeleser nach Anspruch 1, dadurch 4>
gekennzeichnet, daß der vorgegebene Wert (Register 42) gleich dem Intervall zwischen den durch den
Graycode dargestellten Dezimalzahlen ist
3. Graycoeleser nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal der !Pari- w
tätsprüfungssteuerbit-Lesevorrichtung (Pc, 23) einem Frequenz/Spannungs-Umsetzer (31) zugeführt ist, der die Alternierungsfrequenz des Ausgangssignals dieser Lesevorrichtung in eine Spannung umsetzt, daß die Ausgangsspannung des y,
Frequenz/Spannungs-Umsetzers (31) mit einer vorgegebenen Spannung (aus dem Spannungsspeicher
35) einem zweiten Vergleicher (34) zugeführt sind, der ein viertes Warnsignal liefert, wenn die
vorgegebene Spannung die niedrigere ist; daß eine m> durch das vierte Warnsignal gesteuerte Sperranordnung (32) vorgesehen ist, die die Zuführung des
ersten Warnsignals zur ersten Fehleranzeigevorrichtung sperrt, und daß eine durch das vierte
Warnsignal gesteuerte zweite Sperranordnung vor- hr.
gesehen ist, um das Fehlersignal der zweiten Fehleranzeigevorrichtung zu sperren.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6766877A JPS542150A (en) | 1977-06-07 | 1977-06-07 | Gray cord reading device |
JP6766777A JPS5947245B2 (ja) | 1977-06-07 | 1977-06-07 | グレイコ−ドの読取装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2825038A1 DE2825038A1 (de) | 1978-12-14 |
DE2825038B2 true DE2825038B2 (de) | 1979-09-13 |
DE2825038C3 DE2825038C3 (de) | 1980-05-22 |
Family
ID=26408879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2825038A Expired DE2825038C3 (de) | 1977-06-07 | 1978-06-07 | Graycodeleser |
Country Status (3)
Country | Link |
---|---|
US (1) | US4173752A (de) |
DE (1) | DE2825038C3 (de) |
FR (1) | FR2394209A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276644A (en) * | 1978-03-28 | 1981-06-30 | General Electric Company | Tester and method for checking meter encoders in automatic meter reading systems |
US4312071A (en) * | 1979-12-03 | 1982-01-19 | Safe Flight Instrument Corporation | Digital code error detection and alerting system |
US4362980A (en) * | 1980-09-03 | 1982-12-07 | Exxon Research And Engineering Co. | Position error recovery and motor control system |
US4383317A (en) * | 1980-10-30 | 1983-05-10 | Bei Electronics, Inc. | Shaft angle encoder having a circuit for synthesizing a skipped track output signal |
FR2583544B1 (fr) * | 1985-06-14 | 1987-09-04 | Mcb | Dispositif de lecture de code optique, notamment du type entierement integre |
US5665974A (en) * | 1995-11-16 | 1997-09-09 | The Boeing Company | Self-monitoring optical encoder for wavelength division multiplexing optical sensors |
CN114859341B (zh) * | 2021-02-03 | 2023-05-05 | 上海禾赛科技有限公司 | 同步电路、数据处理芯片及雷达 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3187325A (en) * | 1962-07-02 | 1965-06-01 | Bell Telephone Labor Inc | Analog-to-digital converter |
US3594735A (en) * | 1968-08-26 | 1971-07-20 | Exact Weight Scale Co The | Data retrieval apparatus |
DE2263619C3 (de) * | 1972-12-27 | 1978-05-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Einrichtung zur fehlererkennenden und irrungsfreien Ablesung von eich- und Überwachungspflichtigen Vorrichtungen, insbesondere von Waagen |
US3947843A (en) * | 1973-02-05 | 1976-03-30 | Presentey Shelley M | Arrangement for preventing ambiguity in digital displacement measuring apparatus |
US3913095A (en) * | 1973-07-19 | 1975-10-14 | Pitney Bowes Inc | Photodetector compensating circuit for a postage metering system |
JPS5438692B2 (de) * | 1973-08-07 | 1979-11-22 | ||
US3938083A (en) * | 1974-11-27 | 1976-02-10 | Burroughs Corporation | Parity checking a double-frequency coherent-phase data signal |
US3999064A (en) * | 1975-01-09 | 1976-12-21 | The Brunton Company | Angular displacement measuring apparatus with strobe means |
-
1978
- 1978-03-24 US US05/889,910 patent/US4173752A/en not_active Expired - Lifetime
- 1978-06-07 FR FR787816997A patent/FR2394209A1/fr active Pending
- 1978-06-07 DE DE2825038A patent/DE2825038C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2394209A1 (fr) | 1979-01-05 |
DE2825038C3 (de) | 1980-05-22 |
DE2825038A1 (de) | 1978-12-14 |
US4173752A (en) | 1979-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2748320C3 (de) | Gray-Code-Leser | |
EP0268558B1 (de) | Längen- oder Winkelmesseinrichtung | |
DE2952106A1 (de) | Lichtelektrische inkrementale positioniereinrichtung | |
DE19545949A1 (de) | Digitales Absolutpositions-Codiergerät und Codierverfahren | |
DE2220878A1 (de) | Schaltungsanordnung zur digitalen frequenzmessung | |
DE2430652A1 (de) | Analog-digital-wandler | |
DE2825038C3 (de) | Graycodeleser | |
DE2335711A1 (de) | Handgefuehrter abtaster | |
DE2020393A1 (de) | Fehlersicherung bei inkrementalen Messsystemen | |
DE2825842B2 (de) | Verfahren zur Überwachung der Richtigkeit der von numerischen Schrittgebern gelieferten Informationen sowie Schrittgeber zur Durchführung des Verfahrens | |
DE1499394A1 (de) | Anordnung zum Messen der Groesse von Zeichen | |
DE2333698B1 (de) | Digitaler Positionsgeber | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE4015099A1 (de) | Messwandler | |
DE2543342A1 (de) | Schaltungsanordnung und verfahren zur messung der genauigkeit eines zeitmessers | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE69727732T2 (de) | Interpolationsvorrichtung und Positionsdetektionsvorrichtung selbige benutzend | |
EP0310764B1 (de) | Auswerteschaltung für Rechtecksignale | |
AT397872B (de) | Inkrementales messsystem | |
DE2255763C3 (de) | Fehlersicheres inkrementales Meßverfahren für Waagen | |
DE1230852B (de) | Pruefschaltung fuer m-von-n-Codesignale, insbesondere in Fernmeldeanlagen | |
DE1623683C3 (de) | Anzeigevorrichtung mit elektronisch erzeugter und dargestellter Skala und dezimaler Bereichsumschaltung | |
DE1549388C (de) | Vorrichtung zur automatischen Berechnung und Anzeige des statistischen Fehlers | |
DE1955917A1 (de) | Impulszaehler | |
DE2521733A1 (de) | Verfahren und vorrichtung bei einrichtungen fuer codierte messungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |