JPS5947245B2

JPS5947245B2 - グレイコ−ドの読取装置

Info

Publication number: JPS5947245B2
Application number: JP6766777A
Authority: JP
Inventors: 正美山中
Original assignee: Yamato Scale Co Ltd
Current assignee: Yamato Scale Co Ltd
Priority date: 1977-06-07
Filing date: 1977-06-07
Publication date: 1984-11-17
Also published as: JPS542149A

Description

【発明の詳細な説明】

この発明は、機械的変位の絶体量をディジタル的な電気
信号に変換する装置において使用されるグレイコードの
読取装置に関するものである。この発明の発明者ι丸先に第１図および第２図に示すよ
うなグレイコードの読取装置を発明した。この装置は、
符号板と読取回路よりなる。この符号板を第１図に示す
。８はグレイコード部分、１０は奇数パリテイ・ビット
符号、１２はパリテイ、チェック指令ピット符号である
。このパリテイ・チェック指令ビット符号１２は、図のよ
うに１０進数相互間の境界附近の狭い範囲で

〔０〕、そ
の他の部分で〔１〕となるように形成されている。この
場合、各１０進数に対する符号の幅をＤ、チェック指令
ビット符号１２の〔１〕の部分の幅をＷ、光電素子Ｐｏ
−Ｐ５９Ｐｐ、ＰｃＨの各有効受元幅をｑとすれば、Ｄ
、Ｗ、ｑの間に次の関係が成立するようにチェック指令
ビット符号が構成されている。Ｗ≦Ｄ−ｑ第２図は、このような構成の符号板と組合せて使用する
回路である。解読器１４は、グレイコード読取用光電素子Ｐｏ−Ｐ５
の出力を解読し、表示器１６に表示する。パリテ’イ・
チェック回路１８はＰｏ−Ｐ５の出力およびパリテイ・
ビット符号読取用光電素子Ｐｐの出力に基づき、パリテ
イ・チェックを行ない、読誤りがあると解読器１４に禁
止出力を発生する。チェック指令回路２０は、チェック
符号１２の「１」をＰＣＨが検出時に、パリテイ・チェ
ックを行なわせ、「ｏ」を検出時に、チェック動作を禁
止するものである。この装置では、読誤りを一応チエツ
クできるが、チエツク指令ビツト符号１２の

〔０〕を検
出時は、チエツクを行なわない。したがつて、読誤りをチエツクできる確率は約５０〜６
０％であつた。この発明は、読誤りチエツクの確率を１
００％にしたグレイコードの読取装置を提供することを
目的とする。以下、この発明を第３図および第４図に示
す秤の読取部に実施した１実施例に基いて説明する。第３図はこの装置に使用する符号板の部分拡大図で、第
１図の符号板と同一の構成で、同一部分は同一符号で示
している。第４図はこの符号板と組合せて使用する回路
の−ｆりを示す。この回路に使用するアンド回路３０，４０，４２は図に
おいて丸印を付した入力側に入力「ｏ」がかつ他の入力
側に「１」が入力された時だけ出力「１」を発するもの
である。パリテイ・チエツク指令ビツト符号読取用の光
電素子ＰＣＨの出力は、筒波数−電圧変換器２２に供給
される。この変換器２２の出力電圧Ｖ，は、符号板の移
動速度に比例しており、アナログ比較器２４に供給され
る。この比較器２４は．この電圧Ｖ，と、電圧設定器２
５に設定されており予め決定された速度に比例した電圧
Ｅ，とを比較し、Ｖ，≦Ｅ，になると出力「１」をアン
ド徊路２６およびアンド回路４０に供給する。一般に、
秤に被計量物品が載置されると、当初、符号板は高速で
移動し、平衡点付近になると、低速となり、平衡点で停
止する。上述の変換器２３、比較器２４および電圧設定
器２６は、符号板が平衡点付近に近づいたとき、はじめ
て後述する装置を作動させるためのものである。今、符
号板が上記低速状態となり、光電素子ＰＣＨ，ＰＰ，Ｐ
Ｏ−Ｐ５が第３図イの位置にあるとする。このとき．アンド回路２６には、ＰＣＨより出力「１」
が、また比較器２４より出力ロ」が入力され、出力「１
」をアンド回路２８およびアンド回路３０に供給する。
同時に、グレイコード読取用光電素子ＰＯ−Ｐ５は、そ
の出力を解読器１４に供給する。解読器１４はその出力
を解読し、表示器１６に表示する。Ｐｐはパリテイ・チ
エツク符号読取用の光電素子で．その出力およびＰＯ〜
Ｐ５の出力は、パリテイ・チエツク回路１８に入力され
、パリテイ・チエツクが行なわれる。このパリテイ・チ
エツク回路１８は、チエック符号１２の「１」をＰＣＨ
が検出時に作動し、ＰＰ，ＰＯ−Ｐ５の読取りに誤りが
なければ出力「１」を、誤りがあれば出力「Ｏ」を、ア
ンド回路２［アンド回路３０に供給する。もし、読取り
に誤りがあれば、アンド回路３０は出力「１」をオア回
路３２を介して発し、エラー表示器３４にエラー表示を
させる。また、読取に誤りがなければ、アンド回路２８
は出力「１」を発生し、ゲート３６が開き、解読器１４
の解読結果１が記憶器３８に記憶される。次に．符号板
がさらに移動して、光電素子ＰＣＨ，ＰＰ，ＰＯ〜Ｐ５
が第３図へまたはハに位置するとする。このとき、ＰＣＨの出力は「ｏ」となり、パリテイ・チ
エツクは行なわれず、アンド回路４０は出力「１」をア
ンド回路４２に供給する。このとき、解読器１４は新た
にグレイコードを解読し、表示器１６に表示する。同時
に、この解読値は、決算器４４に入力され、記憶器３８
の値より、解読値を減算し、デイジタル比較器４６に供
給する。４８は比較値設定器で．１が設定されており、
比較器４６にその設定値を供給している。比較器４６は、減算値の絶対値が上記設定値より大のと
きに、出力「Ｏ」を発する。もし、光電素子ＰＯ〜Ｐ５
，ＰおよびＰＣＨが読誤りをしていれば、減算結果は「
１」以上になるので、比較器４６は出力「Ｏ」をアンド
回路４２に供給する。このとき、アンド回路４２は出力
「１」をオア回路３２を介して、エラー表示器３４に供
給し、エラー表示をさせる。また、ＰＰ，ＰＣＨ，ＰＯ
−一Ｐ５が第３図ホまたは口に位置しても、同様に動作
し、第３図二または卜に位置すると、新たにパリテイ・
チエツクが行なわれる。この装置では、チエツク指令ビツト符号が「月のところ
では、第２図および第３図に示したグレイコードの読取
装置と同一のチエツクを行ない、チエツク指令ビツト符
号が「Ｏ」のところで＆Ｌもつとも近接したチエツク指
令ビツト符号が「Ｕであつたところの解読値と、現在の
解読値との差の絶対値が１以内であれば、読誤りがない
と判断しているので．読誤りチエツクの確率は１００９
６となつている。なお、上記の実施例においては、アンド回路３０，４２
、アンド回路２８およびオア回路３２によつて記憶器３
８を制御し、エラー信号を発する構成としたが、この構
成に限つたものではなく、他の構成も考えられる。

【図面の簡単な説明】

第１図は従来のグレイコード符号板を示す図、第２図は
第１図に示す符号板と組合せて使用する従来の読取装置
の回路図、第３図はこの発明によるグレイコードの読取
装置に実施したグレイコードの符号板を示す図、第４図
は同読取装置の回路図である。ＰＣＨ，ＰＰ，ＰＯ−Ｐ５・・・・・・符号読取手段、
８・・・・・・グレイコード、１０・・・・・・パリテ
イ・ビット符号、１２・・・・・一くリテイ・チエツク
指令ビツト符号、１４・・・・・・解読器、１８・・・
・・・パリテイ・チエック回路、３８・・・・・唱？器
、４４・・・・・・減算器、４６・・・・・・比較器、
２８・・・・・・アンド回路制御器、３０，４２・・・
・・・アンド回路制御器６３２・・・・・・オア回路制
御器。

Claims

【特許請求の範囲】１所定のビット数を有するグレイコードと、このグレ
イコードに並べて設けられたパリテイ・ビット符号並び
にパリテイ・チェック指令ビット符号とを備えた符号板
と；この符号板の上記ビットごとに設けられた符号読取
手段と；上記グレイコード読取手段の出力信号を解読す
る解読器と；上記グレイコードの読取手段およびパリテ
イ・ビット符号読取手段各々の出力信号が供給されパリ
テイ・チェックを行なう回路と；上記解読器の解読値を
記憶する記憶器と；この記憶器の値と上記解読器の値と
の差を出力する減算器と；この減算器の出力と予め設定
された値とを比較する比較器と；上記パリテイ・チェッ
ク指令ビット符号読取手段および上記パリテイ・チェッ
ク回路各々の出力信号が供給されており、上記パリテイ
・チェック指令ビット符号読取手段が「１」を検出時に
パリテイ・チェック結果に基いてエラー信号を発するか
または上記記憶器に解読結果を記憶させ、上記パリテイ
・チェック指令ビット読取手段が「０」を検出時に上記
比較器の出力に基いてエラー信号を発する制御器とから
なり；上記パリテイ・チェック指令ビット符号は、上記
符号板の隣接する１０進数を表わす符号相互間付近では
〔０〕を表わし、その〔１〕を表わす部分の幅Ｗと各０
進数を表わす符号の幅Ｄと各読取手段の有効幅ｑとの間
にはＷ≦Ｄ−ｑが成立するよう構成されているグレイコードの読取装置
。