DE2822834A1 - Impulsfolgengenerator - Google Patents

Impulsfolgengenerator

Info

Publication number
DE2822834A1
DE2822834A1 DE19782822834 DE2822834A DE2822834A1 DE 2822834 A1 DE2822834 A1 DE 2822834A1 DE 19782822834 DE19782822834 DE 19782822834 DE 2822834 A DE2822834 A DE 2822834A DE 2822834 A1 DE2822834 A1 DE 2822834A1
Authority
DE
Germany
Prior art keywords
circuit
signal
bistable
output
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782822834
Other languages
English (en)
Other versions
DE2822834C3 (de
DE2822834B2 (de
Inventor
Borys Zuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2822834A1 publication Critical patent/DE2822834A1/de
Publication of DE2822834B2 publication Critical patent/DE2822834B2/de
Application granted granted Critical
Publication of DE2822834C3 publication Critical patent/DE2822834C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15046—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a tapped delay line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Description

Impulsfolgengenerator
Die Erfindung betrifft eine Schaltung zur Erzeugung von in einer Folge auftretenden beabstandeten Impulsen. Solche Schaltungen können beispielsweise in einer Speicheranordnung mit Metall-Nitrid-Oxid-Halbleitern (MNOS) benutzt werden, wo Informationen, die in ausgewählten Teilen des Speichers enthalten sind, gelöscht werden sollen, ehe neue Informationen in die betreffenden Bereiche eingeschrieben werden. Um diese Funktionen des Auslöschens und nachfolgenden Einschreibens durchzuführen, müssen Impulse erzeugt werden, die eine gewünschte Folge haben und von relativ langer Dauer (beispielsweise 10 ms) sind. Weiterhin ist es wichtig, daß die die Lösch- und Schreibimpulse erzeugende (n) Schaltung(en) in hohem Maße störunempfindlich sind, damit keine Übergangs- und Störsignale die Erzeugung unerwünschter Lösch- oder Schreibsignale oder eine fehlerhafte Fortsetzung von Lösch- oder Schreibzyklen zur Folge haben.
Gemäß der hier zu beschreibenden Erfindung hat beispielsweise eine Schaltung ein erstes, zweites und drittes bistabiles Schaltungselement, wie etwa SR-Flipflops (Einstell-Rückstell-Flipflops), die je einen Setzeingang, einen Rücksetzeingang und mindestens einen ECHT- und einen FALSCH(Komplementär)-Ausgang haben. Anfangs, also vor jeder Folge von Ausgangsimpulsen, führt eine Startschaltung Rücksetzsignale den Rücksetzausgängen der drei bistabilen Schaltungselemente zu und wird dann abgetrennt, so daß jedes in einem ersten seiner beiden stabilen Zustände verbleibt. Das erste bistabile Element wird bei Zuführung eines Eingangssignals eines ersten Binärwertes zu seinem Eingang in seinen zweiten stabilen Zustand versetzt. Ein Ausgang des ersten bistabilen Schalters ist mit dem Setzeingang des zweiten bistabilen Schalters gekoppelt, um diesen in seinen zweiten stabilen Zustand zu versetzen, wenn das Eingangssignal
809848/1020
den zweiten Binärwert hat und der erste stabile Schalter in
seinen zweiten stabilen Zustand versetzt wird. Ein Ausgang des zweiten bistabilen Schalters ist mit dem Setzeingang eines dritten bistabilen Schalters gekoppelt, um diesen in seinen zweiten stabilen Zustand zu versetzen, wenn das Eingangssignal den ersten Binärwert hat und der zweite bistabile Schalter in seinen zweiten stabilen Zustand versetzt wird. Ausgänge des ersten und des zweiten bistabilen Schalters werden zusammengefaßt (beispielsweise durch eine UND-Schaltung) zur Erzeugung eines ersten Ausgangsimpulses. Ausgangssignale des zweiten und dritten bistabilen Schalters werden zur Erzeugung eines zweiten Ausgangsimpulses zusammengefaßt, der auf den ersten Ausgangsimpuls folgt, ohne sich mit diesem jedoch zu überschneiden.
Die Erfindung wird nachstehend in mehr Einzelheiten anhand der beiliegenden Zeichnungen erläutert. Es zeigen:
Fig. 1 eine teilweise als Blockschaltbild ausgeführte inte-
grierte Injektionslogikschaltung (I L) gemäß der Erfindung ;
Fig. 2 das Schaltbild eines I L-Flipflop, wie er in Fig. 1 verwendet werden kann;
Fig. 3A ein Schaltbild einer logischen Torschaltung mit zwei
Eingängen, welche sich zur Zuführung von Vorspannungen an die Basen der in den Schaltbildern gemäß Fig. 1 und 2 dargestellten NPN-Transistoren eignet;
Fig. 3B und 3C der in Fig. 3A dargestellten Schaltung äquivalente logische Blockdarstellungen;
Fig. 4 eine der in Fig. 2 dargestellten Schaltung äquivalente logische Blockschaltung und
Fig. 5 Kurvenformen, wie sie in der Schaltung gemäß Fig. 1
vorkommen.
809848/1020
— O~
In der nachfolgenden Beschreibung sind die Schaltungen mit Bi-
polartransistoren gezeigt, die entsprechend bekanntsi I L-Techniken hergestellt sind. Dies dient jedoch hier nur zum Zwecke der Veranschaulichung, wobei natürlich auch andere Transistortypen und Schaltungsanordnungen für die Durchführung der nachstehende erläuterten Funktionen herangezogen werden können.
Die Kollektoren und Basen der Transistoren sind durch die Indizes "c" bzw. "b" vor der den betreffenden Transistor kennzeichnenden spezifischen Nummer bezeichnet. Jeder Kollektor eines Mehrkollektortransistors ist mit der entsprechenden Transistornummer und einem nachfolgenden c und einer eigenen Nummer (1, 2 oder 3) bezeichnet, welche den betreffenden Kollektor identifiziert.
Ebenso stellen die Blöcke in den verschiedenen Figuren elektrische Schaltungen dar, denen Binärwerte darstellende Eingangssignale (in Bitform) zugeführt werden und welche ein oder mehrere Ausgangssignale, ebenfalls in Bitform, erzeugen. Zum Zwecke der Erörterung sei hier willkürlich angenommen, daß relativ hohe Spannungspegel (HOCH) den Zustand einer binären "1" und relativ niedrige Pegel (NIEDRIG) einen binären "O"-Zustand bedeuten sollen. Aus Gründen der Kürze der Beschreibung wird nachfolgend manchmal gesagt, daß ein Schaltungspunkt HOCH (11O") oder NIEDRIG ("1") sein soll, anstatt daß gesagt wird, daß an dem betreffenden Schaltungspunkt ein Signal entsprechend den Logikzuständen NIEDRIG oder HOCH zugeführt, erzeugt oder anliegen soll.
Die Schaltung gemäß Fig. 1 enthält drei Einstell-Rückstell-Flipflops (SR-Flipflops) FF1, FF2 und FF3, die jeweils von dem in Fig. 2 gezeigten Typ sein können. Der Flipflop gemäß Fig. 2 enthält a) Mehrkollektoreingangstransistoren T1 und T2, deren Basen 1b bzw. 2b mit dem Einstell-(S) bzw. Rücksetz-(R) Eingang verbunden sind; b) eine Eingangsverriegelungsschaltung mit über Kreuz gekoppelten Transistoren T3 und T4; c) eine Ausgangsver-
809848/1020
riegelungsschaltung mit über Kreuz gekoppelten Transistoren T5 und T6 und d) eine Zwischenverriegelungsschaltung mit einem Transistor T7, der mit dem Transistor T4 über Kreuz gekoppelt ist.
Die Emitter all dieser Transistoren sind an Massepotential geführt. Die Kollektoren 2c1, 2c2 und 2c3 des Transistors T2 sind an die Basis 3b, 7b bzw. 6b angeschlossen. Die Kollektoren 1c1 und 1c2 des Transistors T1 sind mit den Basen 4b bzw. 7b verbunden, und der Kollektor 1c3 wird für die Abnahme des Koraplementärsignales S zum Setzeingang benutzt. Der Kollektor 3c ist an die Basis 4b des Transistors T4 und der Kollektor 4c2 an die Basis 3b des Transistors T3 angeschlossen, so daß die Eingangsverriegelungsschaltung gebildet wird. Der Kollektor 4c1 ist mit der Basis 7b des Transistors T7 und der Kollektor 7c1 mit der Basis 4b des Transistors T4 verbunden, wodurch die Zwischenverriegelungsschaltung gebildet wird. Der Kollektor 7c2 ist mit der Basis 5b des Transistors T5 verbunden, so daß bei eingeschaltetem Transistor T7 der Transistor T5 gesperrt und der Transistor T6 eingeschaltet wird. Der Kollektor 6c2 liegt an der Basis des Transistors T5, der Kollektor 5c3 an der Basis des Transistors T6, so daß die Ausgangsverriegelungsschaltung gebildet wird. An den Kollektoren 5c1 und 5c2 entstehen Ausgangssignale Qa und Qb, welche hier willkürlich als ECHT-Ausgangssignale des Flipflops definiert werden. Am Kollektor 6c1 entsteht das Ausgangssignal Q, welches willkürlich als FALSCH- oder Komplementärausgangssignal des Flipflops definiert wird.
Sämtliche in den Fig. 1 und 2 gezeigten Transistoren sind NPN-Transistoren, die basisseitig mit einer Vorspannungsquelle 31 der in Fig. 3A gezeigten Art verbunden sind (aus Gründen der Klarheit der Zeichnungen ist die Vorspannungsquelle 31 in allen Figuren außer Fig. 3A weggelassen, da ihr Vorhandensein in I L-Schaltungen bekannt ist). Die Vorspannungsquelle enthält einen Lateral-PNP-Transistor, dessen Emitter an einen Punkt positiver Betriebsspannung +V, dessen Basis mit einem Vorspan-
8098A8/1020
nungspotential VßI „, und dessen Kollektor mit der Basis eines ihm Basisstrom zuführenden NPN-Transistors verbunden ist.
Die Betriebseigenschaften des in Fig. 2 dargestellten Flipflops werden nachfolgend besprochen. Für den Rückstellzustand des Flipflops wird willkürlich angenommen Q = HOCH und Qa=Qb=NIEDRIG. Der Rückstellzustand tritt ein, wenn R HOCH ist. R = HOCH dominiert und stellt Q auf den hohen Pegel und Qa und Qb auf den niedrigen Pegel zurück, unabhängig davon, ob S HOCH oder NIEDRIG ist. Wenn R = HOCH ist, ist T2 eingeschaltet und 2c1=2c2=2c3= NIEDRIG. Bei 2c1=NIEDRIG wird T3 gesperrt, so daß 3b und 4c2 NIEDRIG werden. Bei 2c2 = NIEDRIG wird T7 gesperrt, so daß 4c1, 7b und 1c2 NIEDRIG werden. Ist 2c3 NIEDRIG, dann sperrt T6 und läßt 6b und 5c3 NIEDRIG werden. Ist 7b NIEDRIG, dann können 7c2 und 5b HOCH werden und T5 einschalten. Da T6 gesperrt ist, werden 6c1 (Q) und 6c2 HOCH, während Qa und Qb NIEDRIG sind.
Wenn R und S HOCH sind, leiten T1 und T2, und der Zustand der Eingangsverriegelungsschaltung ist unbestimmt, da die Basen und Kollektoren der Transistoren T3 und T4 NIEDRIG gehalten werden. Jedoch sind T7 und T6 gesperrt, während T5 leitet, und daher sind Qa und Qb NIEDRIG und Q ist HOCH.
Für den Einstellzustand des Flipflops wird willkürlich definiert Qa=Qb=HOCH und Q=NIEDRIG. Wenn R NIEDRIG ist, kann für S=NIEDRIG der Flipflop eingestellt werden, so daß Q NIEDRIG und Qa=Qb HOCH sind. Nach einem übergang von R von HOCH nach NIEDRIG und für R weiterhin NIEDRIG muß S zunächst einen Übergang von HOCH nach NIEDRIG machen, ehe S = NIEDRIG den Flipflop setzen kann. Ist der Flipflop einmal gesetzt oder eingestellt, so bleibt er gesetzt, unabhängig von übergängen der Pegel von S, solange R NIEDRIG bleibt.
Wenn R NIEDRIG ist können die Pegel bei 2c1, 2c2 und 2c3 HOCH werden. Wenn S NIEDRIG war, ehe R NIEDRIG geworden und geblieben ist, dann bleibt die Eingangsverriegelungsschaltung in ihrem
809848/1020
282283A
vorigen Zustand, wobei T3 leitend und T4 gesperrt ist, so daß 4c1 und 7b NIEDRIG sind. Dadurch wird die Ausgangsverriegelungsschaltung im Rückstellzustand gehalten, in dem Qa=Qb=NIE^ DRIG und Q = HOCH ist. Wenn andererseits S HOCH ist oder wird, nachdem R NIEDRIG geworden ist, dann ist T1 eingeschaltet und die Ausgangssignale bei 1c1, 1c2 und 1c3 werden NIEDRIG. Beim NIEDRIG werden von 1c1 wird der Transistor T4 gesperrt, so daß 4b NIEDRIG wird. Dadurch können 4c2 und 3b HOCH werden und T3 einschalten, so daß 3c NIEDRIG wird. Auf diese Weise wirkt S = HOCH (mit R = NIEDRIG) für T3 einschaltend und für T4 sperrend (es ändert sich also der Zustand der Eingangsverriegelungsschaltung) , wobei T7 immer noch gesperrt ist, weil 1c2 NIEDRIG ist und der Flipflop in seinem Rückstellzustand bleibt.
Wenn S1 von HOCH nach NIEDRIG übergeht, nachdem R NIEDRIG geworden und geblieben ist, dann sperren T1 und T2, wobei die Eingangsverriegelungsschaltung in einem Zustand ist, wo T3 leitet und T4 sperrt. Da T1 und T2 gesperrt sind, sind die drei Eingänge 4c1, 2c2 und 1c2 für 7b nun HOCH. Demzufolge wird T7 eingeschaltet, 7c2 wird NIEDRIG und zieht 5b und 6c2 ebenfalls auf NIEDRIG. Dadurch wird die Ausgangsverriegelungsschaltung mit den Transistoren T5 und T6 in den Einstellzustand gebracht, in dem Qa=Qb=HOCH und Q=NIEDRIG ist.
Die aus den Transistoren T7 und T4 gebildete Zwischenverriegelungsschaltung ist besonders nützlich, wenn R und S HOCH sind und dann gleichzeitig NIEDRIG werden. T7 schaltet ein und bringt zuerst T4 zum Sperren und den Flipflop in den Einstellzustand. So bringt jeder Übergang des Signals S von HOCH nach NIEDRIG, der gleichzeitig oder anschließend auftritt, nachdem R nach NIEDRIG gegangen oder dort geblieben ist, den Flipflop in den Einstelliustand, und wenn dieser erst einmal eingestellt ist, dann bleibt er eingestellt, bis er zurückgestellt wird, wenn R HOCH wird.
809848/1020
Die Schaltung gemäß Fig. 2 kann auch in den Logiksymbolen gemäß Fig. 3B und 3C dargestellt werden. Fig. 3B zeigt, daß der NPN-Transistor von Fig. 3A, der zwei Eingänge (A,B) und mehrere Kollektorausgänge hat, durch ein UND-Tor mit zwei Eingängen dargestellt werden kann, wobei jeder Kollektorausgang einen an den Ausgang des UND-Tores angeschlossenen Inverter darstellt. Fig. 3C zeigt, daß die Schaltung gemäß Fig. 3B durch ein NAND-Tor mit zwei Eingängen und mehreren Ausgängen darstellbar ist.
Unter Verwendung der äquivalenten Darstellungen gemäß Fig. 3B und 3C läßt sich die Schaltung des Flipflops in Fig. 2 gemäß Fig. 4 veranschaulichen. Die Transistoren T1 und T2 werden durch Inverter dargestellt, der Transistor T1 durch ein NAND-Tor N3 mit zwei Eingängen und der Transistor T4 durch ein NAND-Tor N4 mit drei Eingängen und zwei Ausgängen. Die Torschaltungen N3 und N4 sind über Kreuz gekoppelt und bilden eine Eingangsverriegelungsschaltung (MASTER). Der Transistor T7 wird durch ein NAND-Tor mit drei Eingängen und zwei Ausgängen veranschaulicht, welcher die Information von der Eingangsverriegelungsschaltung zur Ausgangsverriegelungsschaltung (SLAVE) überträgt. Die drei Eingänge von T7 sind R, S und der Ausgang von T4. Der Transistor T5 wird durch ein NAND-Tor N5 mit zwei Eingängen und drei Ausgängen und der Transistor T6 durch ein NAND-Tor N6 mit zwei Eingängen und zwei Ausgängen dargestellt. Die Torschaltungen N5 und N6 sind zur Bildung der Ausgangsverriegelungsschaltung über Kreuz gekoppelt.
Es seien nun Aufbau und Betriebsweise der Schaltung gemäß Fig.1 erörtert. Ein von einer nicht dargestellten Schaltung erzeugtes Taktsignal wird der Basis 11b eines Invertertransistors T11 zugeführt, und ein RüCKSTELL-Signal wird der Basis 13b eines Invertertransistors T13 zugeführt. Das Taktsignal kann ein Befehls- oder Eingangssignal zum Einleiten eines Lese/Schreib-Zyklus oder eines Lösch-Schreibzyklus sein, welcher verhindert wird, wenn RÜCKSTELL NIEDRIG ist.
809848/1020
282283A
An den Kollektoren 13c1, 13c2 und 13c3, die an die Rückstelleingänge R1, R2 und R3 der Flipflops FF1, FF2 bzw. FF3 angeschlossen sind, entstehen RÜCKSTELL-Signale, welche das Komplement von RüCKSTELL-Signalen sind. Einstellsignale S, welche das Komplement der Taktsignale sind, entstehen an den Kollektoren 11c1 und 11c2, die mit den Einstelleingängen S1 bzw. S3 der Flipflops FF1 und FF2 verbunden sind. Die Ausgänge sT und Q1 des Flipflops FF1 werden zusammengeschaltet (logische UND-Schaltung) und dem Setzeingang des Flipflops FF2 zugeführt. Der Ausgang Q2b des Flipflops FF2 und der Ausgang am Kollektor 11c2 werden zur UND-Funktion zusammengeschaltet, und das entstehende Signal wird dem Setzeingang S3 des Flipflops FF3 zugeführt. Die Ausgänge Q1a des FF1 und Q2 des FF2 werden zur UND-Funktion zusammengeschaltet und liefern einen einzigen Ausgangsimpuls X2.
Die Betriebsweise der Schaltung gemäß Fig. 1 kann leichter im Zusammenhang mit den Kurvenformen gemäß Fig. 5 erläutert warden, wenn man sich die soeben erläuterten Eigenschaften der Flipflops vor Augen hält. Es sei beispielsweise angenommen, daß zu irgend einem Zeitpunkt t der RÜCKSTELL-Eingang des Transistors 13 von HOCH nach NIEDRIG geht. Dadurch werden die R-Eingang der Flipflops FF1, FF2 und FF3 HOCH, und die Flipflops werden in ihren RÜCKSTELL-Zustand gebracht. Die FALSCH-Ausgänge (Komplementärausgänge) UT=Q^=QS- sind dann HOCH, und die ECHT-Ausgänge Qia=Qib,=Q2a=Q2b,=Q3a,=Q3b sind NIEDRIG. Daher ist X1, was durch UND-Verknüpfung der Ausgänge bei Q1a und Q2 (XI=QIa-Ql") entstehen, NIEDRIG, und das durch UND-Verknüpfung der Ausgänge von Q2a und Q~3 (X2=Q2a«Q3) entstehende Ausgangssignal X2 ist ebenfalls NIEDRIG.
Nimmt man an, daß zu einem Zeitpunkt tQ das RÜCKSTELL-Signal von NIEDRIG nach HOCH geht (und für den Rest dieser Beschreibung HOCH bleibt), dann wird T13 eingeschaltet, und die Rückstelleingänge R1=R2=R3 werden NIEDRIG. Ferner sei angenommen, daß dies eintritt, wenn das Taktsignal HOCH ist, wobei die
8098A8/1020
Signale an den Einstelleingängen S1 und S2 NIEDRIG sind, weil 11c1 und 11c2 NIEDRIG sind, und das Signal am Setzeingang S2 ist NIEDRIG, weil 01b NIEDRIG ist. Für diesen Zustand von RUCKSTELL- und Taktsignalen bleiben FF1, FF2 und FF3 in ihrem RückstellzusSand.
Zum Zeitpunkt t.. geht das Taktsignal von HOCH nach NIEDRIG über, so daß S1 HOCH wird. Da S2 NIEDRIG bleibt, weil ST und Qib beide NIEDRIG sind, bleibt S3 NIEDRIG, weil Q2b NIEDRIG bleibt. Daher bleiben FF1, FF2 und FF3 in ihren RÜCKSTELL-Zuständen.
Zum Zeitpunkt t2 macht das Taktsignal einen Übergang von NIEDRIG nach HOCH, so daß S1 von HOCH nach NIEDRIG übergeht. Nach diesem übergang an seinem Eingang (wobei R1 NIEDRIG ist) ändert FF1 seinen Zustand und geht in seinen Einstellzustand, in dem QIa=QJb=HOCH und qT NIEDRIG ist. sT ist HOCH (da S1 NIEDRIG ist) und QIb ist nun HOCH, weil S2 HOCH wird, aber FF2 bleibt in seinem RÜCKSTELL-Zustand. Da Q2b und 11c2 NIEDRIG sind, bleibt S3 NIEDRIG und FF3 bleibt ebenfalls in seinem RÜCKSTELL-Zustand. Da Qia nun HOCH und Q2~ HOCH ist, geht das Signal bei X1 von NIEDRIG nach HOCH.
Zum Zeitpunkt t, macht das Taktsignal einen übergang von HOCH nach NIEDRIG. S1 geht von NIEDRIG nach HOCH, aber bei HOCH bleibendem R1 bleibt FF1 in seinem Einstellzustand. S2 geht von HOCH nach NIEDRIG und FF2 schaltet in seinem Einstellzustand, in dem Qia=Q2b=H0CH und Q2=NIEDRIG ist. Q2~ wird NIEDRIG und bringt X1 von HOCH nach NIEDRIG, so daß der Impuls X1 zum Zeitpunkt t3 endet. Gleichzeitig wird S3 HOCH, weil Q2b und 11c2 HOCH sind, aber FF3 bleibt in seinem RÜCKSTELL-Zustand, wobei Öl HOCH ist. Da Q2a nun HOCH ist und Q3" HOCH ist, geht X2 von NIEDRIG nach HOCH über.
Zum Zeitpunkt t4 macht das Taktsignal einen übergang von NIEDRIG nach HOCH und S3 geht von HOCH nach NIEDRIG, so daß FF3 in den EINSTELL-Zustand übergeht, in dem Q3a=Q3b=HOCH und
809848/1020
Q3=NIEDRIG ist. Wenn Q3 NIEDRIG wird, wird X2 NIEDRIG, so daß dieser Impuls X2 zum Zeitpunkt t. endet.
Solang das RUCKSTELL-Signal HOCH bleibt, werden die Flipflops in einer Folge in ihre Einstellzustände gebracht und es werden aufeinanderfolgende, sich nicht überschneidende Impulse erzeugt.
Durch die galvanische Zusammenschaltung von 01a und Q2 und die Gleichstromkopplung von Q2a und Q3 wird die ÜND-Funktion realisiert, ohne daß zusätzliche Elemente erforderlich wären (geschaltete UND-Funktion).
Die Lehren der Erfindung lassen sich anwenden, wenn man eine Folge aufeinanderfolgender, sich nicht überschneidender Ausgangsimpulse, N an der Zahl, erzeugen will, selbst wenn N größer als Zwei ist. Man addiert für jede ganze Zahl,um welche N Zwei überschreitet, einen zusätzlichen Flipflop zur Schaltung nach Fig. 1, wobei die Rückstellung dieses Flipflops ähnlich wie bei dem Flipflop FF1, FF2 und FF3 erfolgt. Die Flipflops gerader Ordnungszahl, also beispielsweise ein vierter Flipflop FF4, werden so geschaltet, daß sie eingestellt werden, wenn das Flipflop mit der um Eins niedrigeren Ordnungszahl - im gewählten Beispiel also FF3 - eingestellt worden ist und S1 als nächstes NIEDRIG wird, nachdem es HOCH geworden war. Die Flipflops mit der ungeraden Ordnungszahl größer als Eins - also beispielsweise ein fünftes Flipflop FF - werden so geschaltet, daß sie eingestellt werden, wenn das Flipflop mit der um eines niedrigeren Ordnungszahl - entsprechend dem obigen Beispiel also FF4 - eingestellt worden ist und S1 als nächstes NIEDRIG wird, nachdem es HOCH geworden war. Weitere UND-Tore werden mit den Flipflops verbunden, um wie gewünscht zusätzliche jeweilige Ausgangsimpulse zu liefern.
Durch geeignete Verbindung der UND-Schaltungen kann der Abstand zwischen den Impulsen bestimmt werden. Man kann die Ausgangsimpulse auf getrennten Ausgangsleitungen natürlich auf einer
809848/1020
einzigen Leitung zusammenfassen, um einen Ausgangszugimpuls zu erhalten, wenn dies gewünscht wird.
Die Funktionen der einzelnen Elemente und der Betrieb der Schaltung kann in folgender Weise kurz zusammengefaßt werden. Der Transistor ΊΊ3 ist mit seinen Ausgängen jeweils an die bistabilen Schaltungen FF1, FF2 und FF3 angeschlossen und hat einen Eingang, dem das Rückstellsignal zugeführt wird: Er arbeitet als Einleitungsschaltung, um jede bistabile Schaltung in einen ersten von zwei stabilen Zuständen zu bringen, ehe die Erzeugung jeder Impulsfolge bei X1 und X2 begonnen wird.
Der Transistor T11 und die Torschaltungen 12a und 12b (und der Transistor T1 im Flipflop FF1) arbeiten als Steuerschaltung mit einer Taktimpulseingangsverbindung (bei 11b) zur Zuführung eines Taktimpulssxgnales, und ihre Ausgänge sind so vorgesehen, daß die erste, zweite und dritte bistabile Schaltung jeweils in den zweiten stabilen Zustand (EINSTELL-Zustand) nacheinander gebracht v/erden, wenn alternierende Übergänge im Taktsignal nach der Initialisierung der bistabilen Schaltungen auftreten.
Die Ausgangsschaltung enthält Tore 14a und 14b. Die Eingänge des Tores 14a sind an die Ausgänge Qia und Q2" der ersten und zweiten bistabilen Schaltung FF1, FF2 angeschlossen, und es erzeugt ein erstes Ausgangssignal X1, wenn die erste und zweite bistabile Schaltung entgegengesetzte stabile Zustände einnehmen. Eingänge der Torschaltung 14b sind mit den Ausgängen der zweiten und dritten bistabilen Schaltung FF2, FF3 verbunden, und sie erzeugt ein Ausgangssignal X2, wenn die zweite und dritte bistabile Schaltung sich in entgegengesetzten Zuständen befinden.
809848/1020

Claims (5)

  1. Brit. Anm. Nr. 21390/77 ., n !??*"„ tJ - ,
    vom 24. Mai 1977 ! ^r. D!e?3r ν. ΒαζοΜ
    Dipf. - Ir.-v- Pctsr Schütz
    DIpI.-Ing. Woifgang Heusler
    8 München 88, Postfach 680668
    RCA Corporation, New York, N.Y. (V.St.A.) Patentansprüche
    ill/ Schaltung zur Erzeugung von Polgen sich nicht überschneidender Impulse auf getrennten Ausgangsleitungen, gekennzeichnet durch
    eine erste, eine zweite und eine dritte bistabile Schaltung (FF1,FF2,FF3),
    eine Einleitungsschaltung (T13), deren Ausgänge (13C1,13C2,13C3) mit entsprechenden Ausgängen der bistabilen Schaltungen gekoppelt sind und die einen Eingang (13b) hat, dem ein Einleitungssignal (Rückstellsignal) zugeführt wird, um jede der bistabilen Schaltungen in einen ersten (Rückstell-) Zustand von zwei stabilen Zuständen zu bringen, ehe jede Impulsfolge beginnt,
    eine Steuerschaltung (T11,T1,12a,12b), mit einem Takteingangsanschluß (11b) zur Zuführung eines Takteingangssignales, und mit mehreren Ausgängen (11C2,11C3), welche so geschaltet sind, daß
    ORIGfNAL INSPECTm 809848/1020 öi fcCTED
    die erste, zweite und dritte bistabile Schaltung nacheinander in ihren zweiten (Einstell-) Zustand gebracht wird, wenn alternierende Übergänge im Taktsignal nach der Vorbereitung der bistabilen Schaltungen durch die Exnleitungsschaltung auftreten, und
    durch eine Ausgangsschaltung mit einem ersten Tor (14a), dessen Eingänge an die Ausgänge (012,02) der ersten und der zweiten bistabilen Schaltung (FF1,FF2) angeschlossen sind und ein erstes Ausgangssignal (X1) erzeugen, wenn die erste und die zweite bistabile Schaltung (FF1,FF2) einander entgegengesetzte stabile Zustände einnehmen, und mit einem zweiten Tor (14b), dessen Eingänge mit den Ausgängen (Q2a,Q3) der zweiten und dritten bistabilen Schaltung verbunden sind und das ein zweites Ausgangssignal (X2) erzeugt, wenn die zweite und die dritte bistabile Schaltung entgegengesetzte Zustände einnehmen.
  2. 2) Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede bistabile Schaltung ein getrenntes Flipflop (FF1,FF2,FF3) mit einem Echt- und einem Komplementärausgang (Q bzw. Q) aufweist, das einem ersten Eingang des ersten Tores (14a) ein Echtausgangssignal eines (FF1) und einem zweiten Eingangsanschluß das Komplementärausgangssignal (Q) des anderen (FF2) des ersten oder zweiten Flipflops (FF1,FF2) zugeführt wird, und daß einem ersten Eingang des zweiten Tores (14b) das Echtausgangssignal (Q) eines (FF2) und einem zweiten Eingangsanschluß das Komplementärausgangssignal (Q) des anderen (FF3) des zweiten und dritten Flipflops (FF2,FF3) zugeführt wird.
  3. 3) Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß
    2 jedes Flipflop ein integriertes Injektionslogik-Flipflop (I L-Technik) aufweist und daß jede der Torschaltungen als geschaltete UND-Schaltung ausgebildet ist.
  4. 4) Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jede der bistabilen Schaltungen (FF1,FF2,
    809848/1020
    FF3) einen ersten Anschluß (S1,S2,S3) aufweist und bei Zuführung eines gegebenen Signals zu diesem Eingang die bistabile Schaltung in ihren zweiten stabilen Zustand (Einstellzustand) bringt und daß die Steuerschaltung (T11,T1,1Od7IOe) einen ersten Ausgang (11C1) aufweist, der mit dem ersten Anschluß (S1) der ersten bistabilen Schaltung (FF1) zur Zuführung des gegebenen Signals auf einen in einer ersten Richtung erfolgenden übergang des Taktsignals hin verbunden ist, sowie einen zweiten Ausgang (12a), der mit dem ersten Anschluß (S2) der zweiten bistabilen Schaltung (FF2) zur Zuführung des gegebenen Signals auf einen in einer zweiten Richtung des Taktsignals erfolgenden Übergang hin nach einer Zustandsänderung der ersten Binärschaltung (FF1) verbunden ist, sowie einen dritten Ausgang (12b), der mit dem ersten Anschluß (53) der zweiten bistabilen Schaltung (FF3) zur Zuführung des gegebenen Signals auf einen im ersten Sinn erfolgenden Übergang des Taktsignals hin nach einer Zustandsänderung der zweiten bistabilen Schaltung (FF2) verbunden ist.
  5. 5) Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jede der bistabilen Schaltungen (FF1,FF2, FF3) derart ausgebildet ist, daß sie bei Zuführung eines Einleitungssignals von der Einleitungsschaltung ihren ersten stabilen Zustand unabhängig vom Wert des ihr von der Steuerschaltung zugeführten Signals einnimmt, so daß die erste und zweite Torschaltung in der Ausgangsschaltung ihre jeweiligen Ausgangssignale nicht erzeugen können, wenn das Einleitungssignal vorhanden ist.
    809848/1020
DE2822834A 1977-05-24 1978-05-24 Schaltungsanordnung zur Erzeugung von sich nicht überlappenden Impulsfolgen auf getrennten Ausgangsleitungen Expired DE2822834C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2189077 1977-05-24

Publications (3)

Publication Number Publication Date
DE2822834A1 true DE2822834A1 (de) 1978-11-30
DE2822834B2 DE2822834B2 (de) 1980-03-27
DE2822834C3 DE2822834C3 (de) 1980-11-13

Family

ID=10170525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2822834A Expired DE2822834C3 (de) 1977-05-24 1978-05-24 Schaltungsanordnung zur Erzeugung von sich nicht überlappenden Impulsfolgen auf getrennten Ausgangsleitungen

Country Status (5)

Country Link
US (1) US4201927A (de)
JP (1) JPS53145544A (de)
DE (1) DE2822834C3 (de)
FR (1) FR2392546A1 (de)
IT (1) IT1095063B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2933753A1 (de) * 1978-12-04 1980-06-12 Gen Instrument Corp Speicher

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089441B1 (de) * 1982-03-24 1989-06-21 International Business Machines Corporation Generator für wahren/komplementären Wert
GB8615399D0 (en) * 1986-06-24 1986-07-30 Int Computers Ltd Switching circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393367A (en) * 1965-12-08 1968-07-16 Rca Corp Circuit for generating two consecutive same-duration pulses, each on separate outputterminals, regardless of triggering-pulse duration
US3612906A (en) * 1970-09-28 1971-10-12 Us Navy Pulse synchronizer
NL7207569A (de) * 1972-06-03 1973-12-05
US3838297A (en) * 1973-06-14 1974-09-24 Burroughs Corp Pulse shaping circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2933753A1 (de) * 1978-12-04 1980-06-12 Gen Instrument Corp Speicher

Also Published As

Publication number Publication date
DE2822834C3 (de) 1980-11-13
JPS53145544A (en) 1978-12-18
DE2822834B2 (de) 1980-03-27
IT7823627A0 (it) 1978-05-19
FR2392546A1 (fr) 1978-12-22
IT1095063B (it) 1985-08-10
US4201927A (en) 1980-05-06

Similar Documents

Publication Publication Date Title
DE2714715C3 (de) Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssignals einen Ausgangsimpuls erzeugt
DE1537248C3 (de) Bistabiler Master-Slave-Multivibrator
DE4321315C1 (de) Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
CH620557A5 (de)
DE2225428A1 (de) Schieberegister unter verwendung komplementaerer feldeffekttransistoren
DE2647982A1 (de) Logische schaltungsanordnung in integrierter mos-schaltkreistechnik
DE3050199T1 (de) Dynamic ratioless circuitry for random logic applications
DE2225315B2 (de) Mehrphasen-taktgeber
DE2522797C3 (de) Flip-Flop-Schaltung
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2743450A1 (de) Sperrbare zaehlerstufe
DE2822835A1 (de) Schaltungsanordnung zur eliminierung koinzidenter impulse
DE3501274C2 (de)
DE2001538B2 (de) Dynamisches Schieberegister
DE2037023A1 (de) Digitaler Serienspeicher
DE2822834A1 (de) Impulsfolgengenerator
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2851111B1 (de) Zweidimensionale Analog-Speicheranordnung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE2315201A1 (de) Flip-flop-schaltung
DE2044418A1 (de) Schieberegister
EP0134270B1 (de) Phasenteiler mit Verriegelung
DE10202725A1 (de) Integrierte Schaltung und Schaltungsanordnung zur Umwandlung eines Single-Rail-Signals in ein Dual-Rail-Signal

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee