DE2756832A1 - Addierer fuer fibonacci-codes - Google Patents

Addierer fuer fibonacci-codes

Info

Publication number
DE2756832A1
DE2756832A1 DE19772756832 DE2756832A DE2756832A1 DE 2756832 A1 DE2756832 A1 DE 2756832A1 DE 19772756832 DE19772756832 DE 19772756832 DE 2756832 A DE2756832 A DE 2756832A DE 2756832 A1 DE2756832 A1 DE 2756832A1
Authority
DE
Germany
Prior art keywords
input
output
digit
carry
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772756832
Other languages
German (de)
English (en)
Inventor
Aleksei Petrovitsch Stachov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taganrogsky Radiotekhnichesky Institut Imeni VD Kalmykova
Original Assignee
Taganrogsky Radiotekhnichesky Institut Imeni VD Kalmykova
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taganrogsky Radiotekhnichesky Institut Imeni VD Kalmykova filed Critical Taganrogsky Radiotekhnichesky Institut Imeni VD Kalmykova
Publication of DE2756832A1 publication Critical patent/DE2756832A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Complex Calculations (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
DE19772756832 1976-12-22 1977-12-20 Addierer fuer fibonacci-codes Withdrawn DE2756832A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762432391A SU732864A1 (ru) 1976-12-22 1976-12-22 Сумматор кодов фибоначчи

Publications (1)

Publication Number Publication Date
DE2756832A1 true DE2756832A1 (de) 1978-07-06

Family

ID=20687540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772756832 Withdrawn DE2756832A1 (de) 1976-12-22 1977-12-20 Addierer fuer fibonacci-codes

Country Status (9)

Country Link
US (1) US4159529A (enExample)
JP (1) JPS53101242A (enExample)
CA (1) CA1103807A (enExample)
DD (1) DD136317A1 (enExample)
DE (1) DE2756832A1 (enExample)
FR (1) FR2375655A1 (enExample)
GB (1) GB1565460A (enExample)
PL (1) PL109971B1 (enExample)
SU (1) SU732864A1 (enExample)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787658A (zh) * 2020-12-31 2021-05-11 卓尔智联(武汉)研究院有限公司 基于斐波那契进制的逻辑运算电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU840891A1 (ru) * 1978-05-15 1981-06-23 Винницкийполитехнический Институт Параллельный сумматор кодов фибоначчи
EP0754373B1 (en) * 1995-02-03 2001-06-06 Koninklijke Philips Electronics N.V. Encoding arrangement for encoding a sequence of (n-1)-bit information words into a sequence of n-bit channel words, and a decoding arrangement for decoding a sequence of n-bit channel words into a sequence of (n-1) bit information words
US6934733B1 (en) * 2001-12-12 2005-08-23 Lsi Logic Corporation Optimization of adder based circuit architecture
US12511123B2 (en) * 2022-10-28 2025-12-30 Jun Zhou Fast carry-calculation oriented redundancy-tolerated fixed-point number coding for massive parallel ALU circuitry design in GPU, TPU, NPU, AI infer chip, CPU, and other computing devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1547633A (fr) * 1967-10-16 1968-11-29 Labo Cent Telecommunicat Circuit d'addition de nombres binaires provenant du codage non linéaire de signaux

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787658A (zh) * 2020-12-31 2021-05-11 卓尔智联(武汉)研究院有限公司 基于斐波那契进制的逻辑运算电路

Also Published As

Publication number Publication date
US4159529A (en) 1979-06-26
PL203158A1 (pl) 1978-12-18
SU732864A1 (ru) 1980-05-05
FR2375655A1 (fr) 1978-07-21
JPS53101242A (en) 1978-09-04
JPS573100B2 (enExample) 1982-01-20
CA1103807A (en) 1981-06-23
PL109971B1 (en) 1980-06-30
FR2375655B1 (enExample) 1980-08-22
GB1565460A (en) 1980-04-23
DD136317A1 (de) 1979-06-27

Similar Documents

Publication Publication Date Title
DE1193996B (de) Schiebespeicher mit Steuervorrichtung
DE2756832A1 (de) Addierer fuer fibonacci-codes
DE1125208B (de) Elektrisches Vergleichsschaltungssystem
DE3523551C2 (enExample)
DE2244741C3 (de) Anordnung zur digitalen Messung einer physikalischen Größe durch einen Impulszähler mit ganzer invariabler Zählbasis
DE1099232B (de) Schaltanordnung fuer einen Pufferspeicher
DE1001324C2 (de) Schaltungsanordnung zum Erzeugen mindestens eines Impulses zu einer durch einen Ausgangsimpuls festgelegten Zeit
DE972730C (de) Schaltungsanordnung zur Kennzeichnung der Gruppenzugehoerigkeit mehrstelliger Zahlen, insbesondere fuer Verzoner in Fernmelde- bzw. Fernsprechanlagen
DE2005765A1 (de) Schaltungsanordnung zur Abgabe periodischer Impuls-Steuersignale an Elemente in einer Mehrzahl von Reihen mit von einem bis n tief max Elementen
DE1537298A1 (de) Bistabile Kippstufe mit Vielfacheingaengen
EP2487512B1 (de) Verfahren zum Betrieb eines Lichtgitters und Lichtgitter
DE1499256C (de) Anordnung zur Kontrolle der Zeichen verarbeitung , insbesondere fur Fernmelde Vermittlungsanlagen
DE1172307B (de) Elektrische Zaehl- und Speichereinrichtung
DE1151961B (de) Schaltungsanordnung zum Vergleichen von Dezimalzahlen
DE2266021C3 (de) Schutzschalter für Ringzähler
DE2751102C2 (de) Wandler von Analoggrößen in einen Binärcode
DE1176676B (de) Tastengesteuerte Codiervorrichtung an Schreib-, Rechen- oder aehnlichen Maschinen
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE1774822C3 (de) Schaltungsanordnung zum Vergleichen von binärkodierten Worten
DE1092706B (de) Elektronischer Stufenschalter
DE2720770C2 (de) Schaltungsanordnung zur Kennzeichnung der Gruppenzugehörigkeit ein- oder mehrstelliger Kennzahlen unter Verwendung von Verknüpfungsgliedern, insbesondere für die Anwendung als Umwerter für die Leitweglenkung oder als Verzoner in Fernsprechvermittlungsanlagen
DE1953612C (de) Schaltungsanordnung zur Umwandlung des Schaltzustandes einer Schaltermatrix in elektrische Signale
DE1499256B2 (de) Anordnung zur Kontrolle der Zeichenverarbeitung, insbesondere für Fernmeldevermittlungsanlagen
DE1549122A1 (de) Schaltungsanordnung zum Pruefen und Verschluesseln von Daten,die aus mechanischen,magnetischen oder kapazitiven Zuordnern uebertragen werden
DE1080328B (de) Pruefeinrichtung fuer Binaerspeicher

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
OD Request for examination
8130 Withdrawal