DE2744109A1

DE2744109A1 - Anordnung zur datenbitkompression

Info

Publication number: DE2744109A1
Application number: DE19772744109
Authority: DE
Inventors: Alan Edward Elliott
Original assignee: Data General Corp
Current assignee: EMC Corp
Priority date: 1976-10-08
Filing date: 1977-09-30
Publication date: 1978-04-13
Also published as: DE2744109C2; CA1122326A; JPS5984587U; FR2367318A1; FR2367318B1; JPS5347238A; US4117470A; GB1549922A

Description

- 5 Patentanwälte

Dipl -Ing Dipl -Chem Dipl -l"g

E. Prinz - Dr. G. Hauser - G. Leiser 27 4 4109

Efnsborqnrn tfiiss*· 19

θ München 60

Unser Zeichen; D 709 29.September 1977

DATA GENERAL CORPORATION

Southboro, Massachusetts 01772 /v.üt.A.

Anordnung zur Datenbitkompression

Die Erfindung bezieht sich· allgemein auf die Behandlung von Informationen, die in einer Datenverarbeitungsanordnung in Form binärer Datenbits vorliegt, und insbesondere auf die Reduzierung der Anzahl von ütenbits in einem binären Datensignal, ohne daß ein Informationsverlust eintritt.

In einer Datenverarbeitungsanordnung, beispielsweise einem digitalen Computersystem zur Behandlung binärer Dateninformationen, sind die darin angewendeten Daten- und Steuerinformationen in Datenwörtern enthalten, die normalerweise aus einer festen Anzahl binärer Datenbits bestehen.In den meisten Computersystemen bestehen solche Datenwörter vorzugsweise aus Datenbits, die in Vierergruppen kombiniert sind, was bedeutet, daß die Daten- und Steuerwörter von vier Bits, acht Bits, zwölf Bits, sechzehn Bits usw. Gebrauch machen.

Schw/Ba

80981 5 /06A0

Häufig werden solche Datenwörter mit Peripherie- und Endgeräten benutzt, die der Datenverarbeitungsanordnung zugeordnet sind, die beispielsweise zur Steuerung durch die Bedienungsperson oder für einen Dialog ausgebildet sind, und häufig Werterzeugungseinheiten enthalten, die nicht notwendigerweise den gleichen Modulus (d.h. die gleiche Anzahl von Datenbits pro Datenwort oder sonstiger Grundeinheit) erfordern, der von der Datenverarbeitungsanordnung benutzt wird. Ein solches Fehlen an Übereinstimmung zwischen der Anzahl der Datenbits in den Datenwörtern der Datenverarbeitung sanordnung und der Anzahl der Datenbits zur Erzeugung der gewünschten Information in einem zugehörigen Gerät führt zu einer unzulänglichen Ausnutzung der Systembaugruppen und/oder zu einem Bedarf nach weiteren Schaltungsanordnungen, die die Werterzeugungseinheiten verdoppeln und parallel dazu, jedoch mit einem Modulus arbeiten, der mit den anderen Systemanforderungen besser in Übereinstimmung ist. Solche herkömmlichen Verfahren zur Behandlung einer fehlenden Übereinstimmung zwischen der Datenverarbeitungsanordnung und den zugehörigen Geräten führt häufig zu einer Erhöhung der Kosten, der Kompliziertheit und des Energieverbrauchs des Gesamtsystems, während gleichzeitig dessen Zuverlässigkeit herabgesetzt wird und gelegentlich ein Fehlerzustand herbeigeführt wird, aus dem das Gerät nicht mehr herauskommen kann.

Es ist daher erwünscht, eine Anordnung anzugeben, die eine optimale Ausnutzung der vorhandenen Systembaueinheiten gestattet, damit die auf Grund eines solchen Mangels an Übereinstimmung vorhandenen Unzulänglichkeiten, Kosten und Schwierigkeiten reduziert werden, wobei die Anordnung mit der gesamten Datenverarbeitungsanordnung integriert ist und keine redundanten Baueinheiten erfordert.

809815/0640

I "I U U 1 O 9

In einem speziellen Anwendungsfall kann eine solche Anordnung eine optimale Ausnutzung adressierbarer Speicherelemente ermöglichen, bei denen das Adressenwort beispielsweise aus mehr als einem Teilwort zusammengesetzt ist und jedes Teilwort nicht alle möglichen Kombinationen seiner binären Bits zur übertragung der gesamten benötigten Dateninformation erfordert. Wenn die Summe der Bits des Teilworts größer als die Summe der zur Adressierung eines adressierbaren Speiicherelements erforderlichenAnzahl von Bits ist, dann kann die erfindungsgemäße Anordnung eine entsprechende Verdichtung der Teilwort-Dateninformation bewirken, damit ein Adressenwort erzeugt wird, das weniger Bits als die gesamte Anzahl von Bits in den Teilwörtern enthält.

Wenn ein erstes binäres Datensignal eine erste Anzahl von Datenbits aufweist, von denen nicht alle möglichen Kombinationen zur Übertragung einer Dateninformation erforderlich sind, dann kann nach derErfindung ein solches binäres Datensignal zweckmässig so verarbeitet werden, daß ein zweites binäres Datensignal entsteht, dps weniger Datenbits als das ursprüngliche Signa] enthält. Nach der Erfindung werden Einrichtungen vorgesehen, die auf eine erste ausgewählte Gruppe von Datenbits des ersten binären Signals ansprechen und eine zweite ausgewählte Gruppe von Datenbits erzeugen, deren Anzahl kleiner als die Anzahl der Datenbits in der ersten ausgewählten Gruppe ist, und die Dateninformation in der zweiten ausgewählten Gruppe wird dann zweckmässig mit der verbleibenden Gruppe aus Datenbits des binären Datensignals kombiniert, die nicht in der ersten ausgewählten Gruppe enthalten war. Durch eine solche Kombination

809815/0640

27U1U3

entsteht ein zweites binäres Datensignal, das weniger Datenbits als das erste binäre Datensignal enthält.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig.1 ein allgemeines Blockschaltbild eines Ausführungsbeispiels der erfindungsgemäßen Anordnung für die Verwendung in einem als Beispiel angegebenen, mit einer Katodenstrahlröhre ausgestatteten Datensichtgerät,

Fig.2 ein genaueres Blockschaltbild eines Teils der Anordnung von Fig.1,

Fig.3 eine Tabelle zur Veranschaulichung der Korrespondenz zwischen Datenbitinformationen am Eingang und am Ausgang des inFig.2 dargestellten Teils der erfindungsgemäßen Anordnung,

Fig.h eine 2-Zeichen-Anzeige unter Verwendung einer Punktmatrixcodierung wie einem Datensichtgerät, in dem eine Ausführungsform der Erfindung angewendet werden kann,

Fig.5 eine Tabelle zur Veranschaulichung der Korrespondenz zwischen Datenbitinformationen am Eingang und am Ausgang eines Abschnitts der erfindungsgemäßen Anordnung bei der Anwendung in einem solchen Punktmatrix-Codiersystem und

Fig.6 ein Blockschaltbild einer Autführungsform der Erfindung zur Verwendung bei einem solchen Punktmatrix-Codler system.

80981 5/0640

Die Erfindung läßt sich am besten aus einer Beschreibung unter Bezugnahme auf eine Datenverarbeitungsanlage mit einem eine Katodenstrahlröhre enthaltenden Datensichtgerät verstehen, bei dem von einem geeigneten Speicher zur Auffrischung Gebrauch gemacht wird, wobei im Sichtgerät keine Datenverarbeitungseinheit (beispielsweise kein Prozessor) vorhanden ist. Die Erfindung ist Jedoch nicht auf diesen Anwendungsfall beschränkt. Zur Erzeugung von Spalten- und Zeilen-Adressenwörtern, wie sie bei bisher bekannten Systemen benutzt werden, wird allgemein von einem Schieberegisterspeicher Gebrauch gemacht. Für eine Speichergröße entsprechend der Kapazität eines 2K-Direktzugriffspeichers (d.h. eines DirektzugriffSpeichers mit einer Speicherkapazität von 2048 Wörtern) muß ein Schieberegister eine Länge von 2 K Wörtern haben, und es muß einen Ausgang aufweisen, der über einen Multiplexer zu seinem Eingang zurückgeführt ist.

Das Schieberegister wird kontinuierlich mit einer solchen Taktfrequenz getaktet, daß es in weniger als der Dauer einer Textzeile der Videoinformation einen Umlauf und zusätzlich 80 Schiebevorgänge ausführt, was typischerweise etwa 600 ais in Anspruch nimmt. Die Adressierung des Speichers erfolgt mittels eines externen Zählers, der bei jedem Schiebevorgang des Speichers fortgeschaltet wird. Die Adresse des Speicher-Eingabe/Ausgabe-Anschlusses ist somit zeitabhängig, und an einem gegebenen Zeitpunkt ist nur die vom Adressenzähler angegebene Adresse verfügbar. Der Speicheradressenzähler ist zwar außerhalb des Speichers räumlich unabhängig von diesem angebracht, doch kann er entsprechend der für den Rest des Systems erforderlichen Moduli aufgebaut sein. Ein Nachteil eines solchen Aufbaus

8098 1 5/06^0

27AA1Ü9

besteht darin, daß die Schieberegister kontinuierlich mit einer relativ hohen Frequenz (beispielsweise etwa 4 MHz) getaktet werden, so daß sie einen relativ hohen Energieverbrauch (beispielsweise etwa 1 Watt/Bit) haben und somit auch weniger zuverlässig als die Direktzugriffspeicher (RAM) sind.

Da die Speicherplätze nur sequentiell verfügbar sind, beträgt die Zugriffszeit auf einen gegebenen Speicherplatz im ungünstigsten Fall etwa 600 us, und die mittlere Zugriffszeit beträgt 300 us; es ist daher erwünscht, diese Zugriffszeit zur Erzielung wesentlich kürzerer Zugriffszeiten herabzusetzen.

Auf Grund der Tatsache, daß der Speicheradressenzähler mit den Speicherplätzen nur zeitlich in Beziehung steht, führt jeder Taktfehler, der einen, Jedoch nicht den anderen beeinflußt, zu einer Fehlorientierung des Speichers, die vom System nicht ohne Löschen des gesamten Speichers beseitigt werden kann.

Mit Hilfe der erfindungsgemäßen Anordnung werden die geschilderten Nachteile beseitigt, indem ein Direktzugriffs speicher (RAM) zur Abgabe von Spalten- und Zeilenadressen an ein Datensichtgerät benutzt wird, das beispielsweise eine solche Kapazität hat, daß es 24 Zeilen mit jeweils Zeichen darstellen kann, wobei eine solche Anordnung einen Gesamtspeicherbedarf zur Auffrischung oder Erneuerung von 1920 Zeichen erfordert. Der Direktzugriffspeicher besteht daher in seiner optimalen Form aus einer Speichervorrichtung, die alle 1920 Zeichen speichern kann. Eine solche optimale Speichervorrichtung ist ein 2K-RAM, der,

809815/0640

27U1U9

wie oben erwähnt wurde, bis zu 2048 Datenbits speichern kann.

Eine solche Anordnung ist zuverlässiger als eine Anordnung mit einem kontinuierlich getakteten Register mit hohem Energieverbrauch, und sie ergibt eine mittlere Zugriffszeit von 1 us oder weniger. Bei der Verwendung eines DirektzugriffSpeichers erfolgt die Adressierung direkt und absolut, so daß eine automatische Fehlerbeseitigung ohne Löschung des gesamten Speichers möglich ist. Demgemäß macht eine Datenverarbeitungsanlage, die Dateninformationen für eine solche Anzeige dem Sichtgerät zuführt, von entsprechenden Speicheradressen-Erzeugungselementen Gebrauch, die die Spalte und die Zeile eines bestimmten gewünschten Zeichens identifizieren. Solche Elemente zur Erzeugung der Speicheradressen sind beispielsweise entsprechende Videotaktzähler und entsprechende Positionsadressenzähler, die Jeweils Spalten- und Zeileninformationen liefern. Da auf der Katodenstrahlröhre 80 Spalten dargestellt werden können, enthalten die Zähler Spaltenelemente mit einem Modulus von 80, so daß sie sieben binäre Bits erfordern. Da die Katodenstrahlröhre 24 Zeilen darstellen kann, enthalten die Zähler Zeileneleraente mit einem Modulus von 24, so daß sie fünf binäre Bits erfordern. Zur Identifizierung der Spalten- undZeilenadressen sind daher in einem entsprechenden Adressenwort insgesamt 12 Datenbits erforderlich.

Wie oben erläutert wurde, erfordert das Datensichtgerät nur einen Direktzugriffspeicher mit einer Kapazität von 2K; ein solcher Direktzugriffspeicher benötigt nur 11 Adressierungsbits. Für einen optimalen Betrieb der Datenverarbeitungsanlage mit dem eine Katodenstrahlröhre enthaltenden

809815/0640

27U109

Datensichtgerät ist es daher erwünscht, das aus 12 Bits bestehende Adressenwort aus den Videotaktzählern und den Positionsadressenzählern auf ein aus 11 Bits bestehendes Adressenwort für den Direktzugriffspeicher zu verdichten.

Wenn der Spaltenzähler ein aus sieben Bits bestehendes Teilwort mit den einzelnen Bits C6, C5, C4, C3, C2, C1 und C0 in der Reihenfolge vom höchstwertigen Qit bis zum niedrigstwertigen Bit liefert und der Zeilenzähler ein aus fünf Bits bestehendes Wort mit den Bits R4, R3, R2, R1 und R0 vom höchstwertigen Bit bis zum niedrigstwertigen Bit liefert, dann kann die erfindungsgemäße Anordnung allgemein unter Bezugnahme auf das Blockschaltbild von Fig.1 beschrieben werden. Wie in diesem Blockschaltbild zu erkennen ist, werden die vier niedrigstwertigen Bits des Teilworts aus dem Spaltenzähler und die drei niedrigstwertigen Bits des Teilworts aus dem Zeilenzähler direkt als Adressenbits im Eingabeadressenwort an einen 2K-Direktzugriffspeicher 10 angelegt. Die drei höchstwertigen Bits des :ipalten-Teilworts und die zwei höchstwertigen Bits des Zeilen-Teilworts werden einer Bitkompressionseinheit 11 zugeführt, die die Adresseninformation in ein 4-Bit-Wort umsetzt, das die gleiche Adresseninformation enthält. Das zuletzt genannte 4-Bit-Wort aus den Adressenbits 01, 02, 03 und 04 wird dadurch mit den niedrigstwertigen Bits des Spalten-Teilworts und des Zeilen-Teilworts zur Erzeugung eines aus 11 Bits bestehenden Adreseenworts für den 2K-Direktzugriffspeicher kombiniert.

Die Arbeitsweise der Bitkompressionseinheit wird unten unter Bezugnahme auf die in den Teilwörtertl enthaltene Adressenbitlnformation beschrieben; ein spezielles Ausführungsbeispiel di-^sei Einheit wird unter Bezugnahme auf

809815/0660

Γ1A U 1 O

Fig.2 genauer erläutert. Zum Verständnis der Arbeitsweise der erfindungsgemäßen Anordnung trägt eine Erläuterung des Inhalts der Teilwörter und der von ihnen ausgedrückten Information bei. Der Bereich zulässiger Werte für das aus

sieben Bits bestehende Spalten-Teilwort (C6 C0) enthält

80 verschiedene Kombinationen vom Teilwort 0000000 bis zum Teilwort 100111. Der Bereich der zulässigen Werte für das aus fünf Bits bestehende Zeilen-Teilwort (R4 ...R0) enthält 2k Kombinationen vom Teilwort 00000 bis zum Teilwort 10111.

Die drei höchstwertigen Bits des Spalten-Teilworts (C6, C5, Ch) erfordern also nur fünf unterschiedliche Zustände (000, 001, 010, 011 und 100). Für jeden dieser fünf zulässigen Zustände können die vier Bits mit niedrigerer Wertigkeit (C3, C2, C1, C0) einen von 16 möglichen Werten annehmen. Die zwei höchstwertigen Bits des Zeilen-Teilworts (RA, R3) können drei zulässige Zustände annehmen (00, 01, 10). Für jeden dieser drei zulässigen Zustände können die drei niedrigerwertigen Bits (R2,R1, R0) einen von acht möglichen Werten annehmen.

Demgemäß können die Bits mit niedrigerer Wertigkeit aus jedem Teilwort direkt in den 2K-Direktzugriffspeicher eingegeben werden, wie in Fig.1 durch die direkte Verbindung der Bits C3, C2, C1 und C0 des fpaltenworts und der Bits R2, R1, R0 des Zeilenworts zum Direktzugriffsspeicher angegeben ist. Da die übrigen fünf Bits, nämlich die drei höchstwertigen Bits des Spalten-Teilworts und die zwei höchstwertigen Bits des Zeilen-Teilworts, nicht alle möglichen Kombinationen annehmen, die verfügbar sind, kann die in diesen fünf Bits enthaltene Adresseninformation auf vier Bits verdichtet werden,

809815/0640

2 7 A A 1 O 9

wie noch erläutert wird. Wie in Fig.3 dargestellt ist, können die fünf Bits R4, R3, C6, C5 und C4 eine von 15 Kombinationen annehmen, die in der linken Spalte dargestellt sind. Da zur Spalten- und Zeilenidentifizierung auf dem Datensichtgerät nur 15 Kombinationen erforderlich sind, können diese fünfzehn Kombinationen ausreichend mit Hilfe eines aus vier Bits bestehenden Teilworts ausgedruckt werden (das bis zu 16 verschiedene Kombinationen identifizieren kann). In Fig.3 ist ein solches aus vier Bits bestehendes Teilwort mit den Ausgangsbits 04, 03, 02 und 01 angegeben. Auf diese Weise kann eine Entsprechung zwischen 15 Kombinationen aus dem aus vier Bits bestehenden Teilwort 04 - 01 und den fünfzehn gewünschten Kombinationen des aus fünf Bits bestehenden Teilworts mit den Bits R4, R3, C6, CZt C4 gemäß der Darstellung hergestellt werden. Die Umsetzung der 5-Bit-Kombinationen in die gewünschten 4-Bit-Kombinationen wird mit Hilfe einer geeigneten Bitkompressionseinheit durchgeführt, so daß das aus vier Bits bestehende Teilwort 04-01 an den 2K-Direktzugriffspeicher 10 in Fig.1 angelegt wird. Eine Ausführungsform eines solchen Codeverdichters ist in Fig.2 dargestellt. In Fig.2 kann ein Multiplexer-Bauelement 14 des Typs SN74 157 der Firma Texas Instruments Incorporated Dallas, Texas benutzt werden. Wie zu erkennen ist, wird das höchstwertige Bit C6 des Spalten-Teilworts dem Multiplexer-Wähleingang (SEL) und den Eingängen B3, B4 des Bauelements zugeführt. Die Bits C4, C5, R3 und R4 werden den Eingängen A1, A2, A3, A4 zugeführt, während die Bits R3, R4 des Zeilen-Teilworts an die Eingänge B1, B2 angelegt werden. Wenn das Signal am Wähleingang SEL einen niedrigen Wert hat (den Digitalwert "0")f dann nehmen die Ausgangssignale die Werte der Signale an den Eingängen A1 bis A4 an, das bedeutet: 01 = A1, 02 = A2, 03 = A3 und 04 = A4. Wenn das Signal

80981 5/0640

am Wähleingang SEL einen hohen Wert hat (den Digitalwert "1"),dann nehmen die Signale an den Ausgängen die Zustände der Signale an den Eingängen B1 bis B4 an, d.h. 01 = B1 , 02 = B2, 03 = B3 und 04 = BA. Die Ausgangsbits 04 bis 01 entsprechen somit den 15 Kombinationen der Bits R4, R3, C6, C5, C4 entsprechend der Tabelle von Fig.3, was bedeutet, daß jeder zusätzliche Zustand der höchstwertigen Bits der Spalten- und Zeilen-Teilwörter einen eindeutigen Zustand der Multiplexer-Ausgangssignale erzeugt, so daß der Multiplexer die aus fünf Bits gebildeten Eingangssignalkombinationen auf Ausgangssignalkombinationen aus jeweils vier Bits verdichtet hat.

In einem anderen Zusammenhang einer Videoanzeigeeinheit kann die Erfindung bei der Zeichenanzeige Vorteile bringen; ein Beispiel dafür ist ein Fernsehmonitor mit Rasterabtastung, bei dem ein von einem Festspeicher gebildeter Zeichengenerator eine Punktmatrix liefert, wobei die Daten beispielsweise entsprechend dem ASCII-Code gespeichert und übertragen werden. Die erzeugten Zeichen können jeweils in einer 7x10-Punktmatrix wiedergegeben werden, wie in Fig.4 am Beispiel einer aus zwei Buchstaben bestehenden Kombination mit dem Großbuchstaben "S" und dem Kleinbuchstaben "j" angegeben ist. Beim Buchstaben¹^·¹ erzeugt die erste Abtastung (Abtastung 0) Ausgangssignale mit den Werten "1" für die Punktpositionen 1, 2, 3f 4 und 5 und Ausgangssignale mit dem Wert "0" für die Punktpositionen 0 und 6. Die zweite Abtastung (Abtastung 1) erzeugt AusgangsSignaIe mit dem Wert "1" für die Punktpositionen 0 und 6 und Ausgangssignale mit dem Wert "0"für d'ie Punktpositionen 1, 2, 3, 4 und 5 usw.

8098 1 5/0640

für Jede Abtastung. Eine ebensolche Zusammenstellung der digitalen Ausgangssignale kann für den Buchstaben "j^w bestimmt werden. Zur Darstellung der erforderlichen Zeichen Im ASCII-Code muß ein Zeichengenerator, der beispielsweise in Form eines Festspeichers (ROM) aufgebaut sein kann, eine Speicherkapazität haben, die zum Speichern von 10 Wörtern aus sieben Bits für jedes Zeichen des Code-Zeichen-Vorrats ausreicht. Bei dem aus 96 Zeichen (einschließlich Buchstaben, Zahlen und gewisser Symbole)bestehenden Zeichenvorrat des ASCII-Codes in einer solchen Punktmatrixform erfordert der Zeichencode sieben Bits, und die Abtastzählung erfordert vier Bits, so daß normalerweise zur Adressierung des Festspeichers insgesamt 11 Bits verwendet werden. Für eine solche 11-Bit-Adresse wurde ein 2K-Festspeicher ausgewählt, d.h. ein Festspeicher mit einer Kapazität von 2048 Wörtern, während für den aus 96 Zeichen bestehenden Zeichenvorrat des ASCII-Codes (d.h. für 96 Codegruppen χ 10 Abtastungen oder 960 Wörter) ein 1K-Festspeicher mit einer Kapazität von 1024 Wörtern ausreichen würde. In einem solchen 1K-Festspeicher sind zur Adressierung nur 10 Bits erforderlich. Es ist daher erwünscht, die normalerweise erforderliche 11-Bit-Adresse auf eine 10-Bit-Adresse für die Verwendung bei einem 1K-Festspeicher zu verdichten.

Die angezeigten 96 Zeichen des ASCII-Codes enthalten sieben Bits A6 bis A0 mit einem Wertbereich von 0100000 bis 1111111, während die Abtastzahl aus 3 Bits S3 bis S0 mit einem Wertbereich von 0000 bis 1001 besteht. Die zwei höchstwertigen Bits des ASCII-Codes haben nur drei zulässige Zustände (01, 10, 11) und die drei höchstwertigen Bits der" Abtastzahl haben nur fünf zulässige

809815/0640

27U1Ü9

Zustände (000, 001, 010, 011, 100). Für jeden dieser zulässigen Zustände erscheinen die übrigen sechs Bits mit niedrigerer Wertigkeit in allen Kombinationen.Zur Adressierung des Festspeichers können daher die Bits mit niedrigerer Wertigkeit direkt an den Festspeicher angelegt werden, während die fünf Bits mit höherer Wertigkeit auf h Bits verdichtet werden können, damit ein Adressierungseingangssignal aus insgesamt 10 Bits für den 1K-Festspeicher erhalten wird.

In der Tabelle von Fig.5 ist der Zusammenhang der Bitkompression dargestellt; darin nehmen die zwei höchstwertigen Bits des ASCII-Codes (die Bits A6 und A5)und die drei höchstwertigen Bits der Abtastzahl (die Bits S3, S2 und 81) in der linken Spalte eine von 15 Kombinationen an, die jeweils durch ein aus vier Bits bestehendes Teilwort zutreffend ausgedrückt werden können, wie die Bits 04, 03, 02 und 01 in der rechten Spalte angeben.

Die Verwirklichung der Verdichtung der aus fünf Bits bestehenden Kombinationen auf die aus vier Bits bestehenden Kombinationen ist in Fig.6 dargestellt, wo die Bits A0 bis A4 und das Bit S0 direkt an die Eingänge A0 bis A5 des Festspeichers 15 angelegt werden, während die Bits A5, A6, S1, S2 und S3 einem Multiplexer-Bauelement 16 des oben im Zusammenhang mit Fig.2 angegebenen Typs angelegt werden, damit AusgPngsbits 01 bis Oh erzeugt werden, die an die übrigen Eingänge /*6 bis A9 des Speichers 15 angelegt werden. Die acht parallelen Ausgangsbits 0 bis 7 des Festspeichers werden dann einem herkömmlichen Videoschieberegister zugeführt,

8098 1 5/0640

das dann ein aus seriellen Bits bestehendes Ausgangssignal erzeugt, das die gewünschte Bildpunkt-Ausgangssignalfolge für ein mit einer Katodenstrahlröhre ausgestattetes Sichtgerät in bekannter Weise repräsentiert.

Die Erfindung ist hier zwar im Zusammenhang mit einem Datensichtgerät beschrieben worden, bei dem ein Direktzugriff speicher zur Auffrischung oder ein von einem Festspeicher gebildeter Zeichengenerator verwendet wird, doch kann sie auch in anderen Fällen angewendet werden, bei denen eine ausreichende Anzahl zulässiger Zustände eines Eingangsworts nicht für die Benutzung erforderlich ist, so daß die gesamte Anzahl der Bits des Worts zu einer geringeren Anzahl von Bits verdichtet werden kann, die immer noch die gewünschte Anzahl an erforderlichen eindeutigen Zustandskombinationen darstellt.

809815/0640

eer

Claims

DATA GENERAL CORPORATION

Southboro, Massachusetts 01772/y.:;t.

Patentanspruch e

Schw/Ba

1.1 Anordnung zur Datenbitkompression, gekennzeichnet durch eine Einrichtung zur Abgabe eines ersten binären Datensignals mit einer ersten Anzahl von Datenbits und einer Datenbitkompressionsvorrichtung, die abhängig von einer ersten ausgewählten Gruppe von Datenbits des ersten binären Datensignals, in der die Anzahl der Bits kleiner al£ die gesamte Anzahl der Datenbits in dem ersten binären Datensignal ist, eine zweite ausgewählte Gruppe von Datenbits erzeugt, in der die Anzahl der Datenbits kleiner als die Anzahl der Datenbits in der ersten ausgewählten Gruppe ist und deren Dateninformation der Dateninformation in der ersten ausgewählten Gruppe entspricht, wobei die zweite ausgewählte Gruppe von Datenbits zusammen mit der verbleibenden Gruppe von Datenbits des ersten binären Datensignals, die nicht in der ersten ausgewählten Gruppe enthalten ist, ein zweites binäres Datensignal bildet, das eine zweite Anzahl von Datenbits hat ,die kleiner als die erste Anzahl von Datenbits ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Gruppe von Datenbits ausgewählte Bits der höchstwertigen Datenbits des ersten Binären Datensignals enthält.

80981 R/OiUO

COPY

2V441Ü9

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste binäre Datensignal ein erstes binäres Daten-Teilsignal und ein zweites binäres Daten-Teilsignal enthält und daß die erste ausgewählte Gruppe vonDatenbits ausgewählte Bits der höchstwertigen Datenbits des ersten binären Daten-Teilsignals und des zweiten binären Daten-Teilsignals enthält.

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Bitkompressionsvorrichtung ein Multiplexer ist, der die Anzahl der Datenbits in der zweiten ausgewählten Gruppe auf eine geringere Anzahl von Datenbits verdichtet.

Anordnung nach Anspruch 1, wobei das zweite binäre Datensignal Spalten- und Zeilen-Dateninformationen für die Verwendung in einem mit einer Katodenstrahlröhre ausgestatteten Datensichtgerät enthält, dadurch gekennzeichnet, daß die Einrichtung zur Abgabe des ersten binären Datensignals eine Vorrichtung zur Erzeugung eines binären Spaltenzähl-Datensignals und e£ne Vorrichtung zur Abgabe eines binären Zeilenzähl-Datensignals enthält, daß die erste ausgewählte Gruppe von Datenbits erste ausgewählte Bits der höchstwertigen Datenbits des Spaltenzähl-Datensignals und zweite ausgewählte Bits der höchstwertigen Bits des Zeilenzähl-Datensignals enthält, daß die Bitkompressionsvorrichtung die zweite ausgewählte Gruppe von Datenbits mit einer Anzahl von Datenbits erzeugt, die kleiner als die Gesamtzahl der ersten und zweiten ausgewählten Bits der höchstwertigen Datenbits ist, und daß ein Direktzugriffspeicher zur Speicherung von Zeicheninformationen vorgesehen ist, der abhängig von dem zweiten binären Datensignal die gespeicherte Zeicheninformation an das Datensichtgerät abgibt.

809815/0640

I'lkU

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Spaltenzähl-Datensignal aus sieben Datenbits besteht, daß das Zeilenzähl-Datensignal aus fünf Datenbits besteht, daß die ersten ausgewählten Bits der höchstwertigen Datenbits drei Datenbits sind, daß die zweiten ausgewählten Bits der höchstwertigen Datenbits zwei Datenbits sind, daß die zweite ausgewählte Gruppe von Datenbits aus vier Datenbits besteht und daß das zweite binäre Datensignal aus elf Bits besteht.

7. Anordnung nach Anspruch 1 zur Verwendung in einem Punktmatrix-Abtastsystem ^ines mit einer Katodenstrahlröhre ausgestatteten Sichtgeräts, deiurch gekennzeichnet, daß die Einrichtung zur Erzeugung des ersten binären Datensignals eine Vorrichtung zur Erzeugung eines binären Abtastsignals und eine Vorrichtung zur Erzeugung eines binären Punktpositionssignals enthält, daß die erste ausgewählte Gruppe von Datenbits erste ausgewählte Bits der höchstwertigen Datenbits des Abtastsignals und zweite ausgewählte Bits der höchstwertigen Datenbits des Punktpositions signals enthält, daß eine Vorrichtung vorgesehen ist, die die zweite ausgewählte Gruppe von Datenbits mit einer Anzahl vonDatenbits erzeugt, die kleiner als die Gesamtzahl der ersten und zweiten ausgewählten Bits der höchstwertigen Datenbits ist, und daß ein Festspeicher vorgesehen ist, der Abtast- und Punktpositionssignale zur Wiedergabe einer Punktmatrix auf der Katodenstrahlröhre abgibt.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß jedes Abtastsignal aus vier Datenbits besteht, daß das Punktpositionssignal aus sieben Bits besteht, daß die ersten ausgewählten Bits der höchstwertigen Bits zwei Bits sind, daß die zweiten ausgewählten Bits der

809815/0640

/7 U U U)

höchstwertigen Bits drei Bits sind, daß die zweite ausgewählte Gruppe der Datenbits vier Datenbits enthält und daß das zweite binäre Datensignal aus zehn Bits besteht.

809815/0640

COPY