DE2736290B2 - Verdrahtungsunterlage für einen Matrixschaltkreis - Google Patents

Verdrahtungsunterlage für einen Matrixschaltkreis

Info

Publication number
DE2736290B2
DE2736290B2 DE2736290A DE2736290A DE2736290B2 DE 2736290 B2 DE2736290 B2 DE 2736290B2 DE 2736290 A DE2736290 A DE 2736290A DE 2736290 A DE2736290 A DE 2736290A DE 2736290 B2 DE2736290 B2 DE 2736290B2
Authority
DE
Germany
Prior art keywords
wiring
conductors
wiring conductors
matrix circuit
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2736290A
Other languages
English (en)
Other versions
DE2736290C3 (de
DE2736290A1 (de
Inventor
Masaaki Yokohama Kusano (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2736290A1 publication Critical patent/DE2736290A1/de
Publication of DE2736290B2 publication Critical patent/DE2736290B2/de
Application granted granted Critical
Publication of DE2736290C3 publication Critical patent/DE2736290C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Structure Of Telephone Exchanges (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf eine Verdrahtungsunterlage für bei Nachrichtengeräten, wie z. B. Fernsprechvermittlungen od. dgl, verwendete Schaltkreise, insbesondere auf eine Verdrahtungsunterlage der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.
Für die Sprechpfadschalter von Nachrichtensystemen einschließlich der Fernsprechvermittlungen sowie anderer verschiedener in Übertragungsbahnen eingesetzter elektronischer Teile ist es erforderlich, daß eine Ungleichmäßigkeit im elektrischen Widerstand zwischen diesen Teilen in den Betriebs- oder Leitungs(Ein)zustäncIen so weit wie möglich vermieden werden soll. Beispielsweise ist es im Fall von Sprechpfadschaltern für die Fernsprechvermittlung erforderlich, daß die Ungleichmäßigkeit des elektrischen Widerstandes zwischen diesen Schaltern im Betriebs- oder »Ein«-Zustand allgemein unter Berücksichtigung der Gesprächsqualität im Bereich von einigen bis 10% liegt Zur Verarbeitung von Bildsignalen sollte eine solche Ungleichmäßigkeit des Widerstandes zwischen zugehörigen elektrischen Teilen offensichtlich noch viel mehr verringert werden.
Im Fall der Verwirklichung einer Sprechpfadschaltereinheit in Matrixanordnung unterscheidet sich die Weglänge zwischen den Anschlußelektroden der ankommenden und abgehenden Leitung gewöhnlich erheblich in Abhängigkeit von der Koordinatenlage der Kreuzungs- oder Schnittpunkte in der Matrix. Für die Sprechpfadschaltermatrix unter Verwendung mechanischer Kontakte an den Schnittpunkten ergeben sich hinsichtlich der Ungleichmäßigkeit des elektrischen Widerstandes zwischen den Kontakten im »Ein«-Zustand keine Probleme, da der Widerstand der die Kontakte verbindenden Leiter oder Drähte in der Größenordnung einiger lOOmii im wesentlichen gleichmäßig gemacht werden kann. Jedoch benötigt man, wenn Halbleiterschalter, wie z. B. PNPN-HaIbleiterschaltungsanordnungen, an den Schnittpunkten der Matrix verwendet werden, eine Verdrahtungsunterlage dafür, und die Ungleichmäßigkeit des elektrischen Widerstandes zwischen diesen Halbleiterschaltern ist groß, da der Widerstand der einzelnen Halbleiterschalter sowie der Widerstand der Leiter in der Unterlage verhältnismäßig groß sind (z. B. ist der Widerstand eines Halbleiterschalters etwa einige Ohm, und der der Unterlage ist etwa 0,5 bis 1 Ohm). Insbesondere muß man, wenn eine große Anzahl von Halbleiterschaltern an einer entsprechend großen Zahl von Schnittpunkten in der Matrix vorzusehen ist, eine Mehrzahl von ί iälbieiterpiätichen auf einer und derselben Unterlage in Form einer Vielplättchenpackung montieren. Unter diesen Umständen sind die Längen der die einzelnen Sprechpfade in der Matrix bildenden Leiter oder Drähte in Abhängigkeit von den Lagen der zugehörigen Plättchen unterschiedlich, so daß sieb eine erhebliche Ungleichmäßigkeit des elektrischen Widerstandes zwischen den erhaltenen Sprechpfadere ergibt.
Es ist bekannt, daß sich der vorstehend beschriebene Nachteil durch Variation der Breiten der einzelnen Verdrahtungsleiter unterdrücken läßt (JP-OS 42 611/ 1973). Jedoch ist es in der Praxis schwierig, die Breite der Leiter frei zu variieren, da die Verdrahtungsdichte durch eine große Zahl von Vielfachverdrahtungsleitern sowohl in Zeilen- oder X-Richtung als auch in Stellenoder K-Richtung zur Bildung der Sprechpfade sowie durch Verdrahtungen für Steuersignale wächst.
Außerdem ist aus der DE-AS 12 98194 eine elektrische Schaltungsplatte mit z>. si Scharen orthogonal zueinander in verschiedenen Niveaus angeordneter Leiter auf einer Halbleiterschicht und einer isolierenden Zwischenschicht zwischen den beiden Leiterscharen bekannt, bei der Öffnungen in der isolierenden Zwischenschicht zwischen den beiden Leiterscharen bekannt, bei der Öffnungen in der isolierenden Zwischenschicht vorgesehen sind, durch die Leiter der ersten Schar mit Leitern der zweiten Schar elektrisch miteinander verbunden werden. Dabei können die Leiter der zweiten Schar mit orthogonal abzweigenden, bis zu einer Öffnung reichenden Verlängerungen versehen sein, die mit den Leitern der ersten Schar verbunden sind. Die Schaltungsplatte kann mehrere Hauptleiteranordnungen aus parallel zueinander aufgereihten Leitern der ersten Schar mit Zwischenräumen und in letzteren Nebenleiteranordnungen aus parallel zueinander, senkrecht zu den Leitern der Hauptleiteranordnungen aufgereihten Leitern derselben Schar aufweisen, wobei reihenweise angeordnete Gruppen von Anschlüssen für Schaltelemente sich im Zwischenraum zwischen den Hauptleiteranordnungen befinden und mit den Nebenleiteranordnungen abwechseln können. Auf die Probleme ungleichmäßiger Widerstände wegen unterschiedlicher Verbindungsleiterlängen bei Verdrahtungsunterlagen für Halbleiterschalter in einem Matrixschaltkreis geht die DE-AS 12 98 194 jedoch nicht ein.
Der Erfindung liegt die Aufgabe zugrunde, eine Verdrahtungsunterlage für einen durch Montage einer
Mehrzahl von Halbleiterplältchen in einer Vielplättchenanordnung gebildeten Matrixschaltkreis mit Verdrahtungsleitern zum Verbinden der Elektroden der Halbleiterplättchen miteinander und mit Anschlüssen der ankommenden und abgehenden Leitungen des Matrixschaltkreises zu entwickeln, bei der die Unterschiede der Drahtlängen zwischen den Schnittpunkten in der Matrix weitestgehend verringert sind, so daß die Widerstandswerte der Verdrahtungsleiter zwischen den Schnittpunkter einander nahezu gleich sind, wobei zusätzlich anzustreben ist, eine Verdrahtungsunterlage zur Verfugung zu stellen, die eine Verdrahtung in der Matrix mit hoher Verdrahtungsdichte zuläßt
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Verdrahtungsleiter aus ersten Verdrahtungsleitern jeweils zum Verbinden der Elektroden zweier benachbarter Halbleiterplättchen und zweiten Verdrahtungsleitern zum Verbinden der ersten Verdrahtungsleiter an deren Mittelteilen bestehen.
Weiterbildungen der Erfindung sind in den Ansprüchen 2 und 3 gekennzeichnet.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele niJier erläutert; darin zeigt
F i g. 1 ein Schema zur Veranschaulichung eines Beispiels eines Matrixschaltkreises;
F i g. 2a eine Aufsicht eines der in F i g. 1 gezeigten Halbleiterplättchen;
Fig.2b einen Schnitt nach der Linie 116-116 in Fig. 2a;
Fig.3 eine Aufsicht zur Veranschaulichung einer Verdrahtungsunterlage für einen Matrixschaltkreis nach einem Ausführungsbeispiel der Erfindung; und
Fig.4 bis 6 Darstellungen zur Veranschaulichung einer Verdrahtungsunterlage für einen Matrixschaltkreis nach einem anderen Ausführungsbeispiel der Erfindung, wobei F i g. 4 insbesondere in Aufsicht erste Verdrahtungsleiter zeigt, Fig.5 eine Aufsicht der Verdrahtungsunterlage gemäß dem zweiten Ausführungsbeispiel ist und F i g. 6 eine Schnittdarstellung nach der Linie Vl Vl in F i g. 5 zeigt.
Man erkennt in Fig. 1, die ein Beispiel eines Matrixschaltkreises zeigt, Schnittpunktelenente 1, wie z. B. PNPN-Schaltelemente, die an Schnittpunkten in einer Matrixschaltkreisanordnung von beispielsweise acht ankommenden Leitungen (X) für vier abgehende Leitungen (Y) liegen. In dieser Figur ist jeder der von Punkt-Punkt-Strich-Linien umgebenen Blöcke A, B, C, D, E, F, G und H durch ein Halbleiterplättchen 2 gebildet Die F i g. 2a und 2b zeigen in einer Aufsicht und einer Schnittansicht ein einzelnes Halbleiterplättchen 2 mit dem Schnittpunktelement t, wobei Fig.2b eine Schnittarbicht nach der Linie Wb-Wb in F i g. 2a ist.
In den F i g. 2a und 2b sind Vorsprünge 3 dargestellt, durch die das Halbleiterplättchen 2 mit der Verdrahtungsunterlage durch Frontverbindung oder umgekehrte Frontverbindung verbunden ist Man erkennt weiter Anschlußelektroden A 1 und A 2 für beispielsweise ankommende Leitungen X und Anschlußelektroden K1 und K 2 für die abgehenden Leitungen Y.
In Fig.3, die eine beispielsweise Ausführungsart einer Verdrahtungsunterlage für einen Matrixschaltkreis gemäß einem Ausführungsbeispiel der Erfindung zeigt, entsprechen Blöcke Au B\, Cu Di, E1, F,, C1 und H, jeweils den Blöcken A, B, Q D, E, F, G und H der in Fig.l gezeigten !Halbleiterplättchen 2. Die Unterlage 4 kann aus Keramik bestehen und weist an ihrem Umfang eine Mehrzahl von Ana Jilußelektroden 5 auf, mit denen (nicht dargestellte) Anschlußleitungen verbunden sind. Man erkennt in Fig.3 voll gezeichnete Verdrahtungsleiter 6, 7 und 8 sowie gestrichelt gezeichnete Verdrahtungsleiter 8, 9 und 10. Diese Darstellung in F i g. 3 bedeutet, daß die Verdrahtungsleiter 6, 7 und 8 und die Verdrahtungsleiter 9 und 10 auf verschiedenen Niveaus sind und somit einen Doppelschichtverdrahtungsaufbau darstellen. Im Fall des gezeigten Ausführungsbeispiels bestehen die Verdrahtungen für vielfache Verbindungen für die Halbleiterplättchen A\, B\, Q und D1 und für die Halbleiterplättchen E1, F\, Gx und H\ aus ersten Verdrahtungsleitern 6 zum Verbinden zweier benachbarter Halbleiterplättchen A\ und B\, Q und A. E: und
is Fi bzw. G\ und H\ und zweiten Verdrahtungsleitern 7 zum Verbinden der ersten Verdrahtungsleiter an deren Mittelpunkten. Zusätzlich sind Verdrahtungsleiter 8 zwischen den Umfangsanschlußelehtroden 5 (siehe Y1 und YA) und den zweiten Verdrahtungsleitern 7 von deren Mittelpunkten abgezweigt vorgesehen. Die Verdrahtungsleiter 9 und 10 sind :·α ähnlicher Weise vorgesehen, wie oben in Verbindung mit den. Leitern 8 beschrieben.
Die F i g. 4,5 und 6 zeigen ein weiteres Ausführungs-
beispiel der Erfindung in Aufsichten und in einer Schnittansicht nach der Linie VI-VI in Fig.5. Im Fall dieses Ausführungsbeispiels sind die den zweiten Verdrahtungsleitern 7 zum Verbinden der ersten Leiter 6 an deren Mittelteil entsprechenden Leiter auf einem
μ unterschiedlichen Niveau gegenüber dem der Verdrahtungsleiter 6, wie im Querschnitt erkennbar vorgesehen, und die vielfachen Verbindungen zwischen den Halbleiterplättchen können längs und auf im wesentlichen gleichen Linien vorgesehen werden. Im einzelnen sind das eine Muster von Schichten, d.h. zweite Verdrahtungsleiter auf einr.iD ersten Niveau in Fig.4 dargestellt, woraus man ersieht, daß diese Verdrahtungsleiter 107, die den Verbindungsleitern für K-Leitungen entsprechen, auf einem tieferen Niveau der keramischen
■»ο Unterlage 104 vorgesehen sind, wobei eine Isolierschicht 120 (F i g. 6) darauf ausgebildet ist Die ersten Ve drahtungsleiter oder Plättchenverbindungsleiter 106 zum Verbinden je zweier benachbarter Halbleiterplättchen sowie die zu den umfänglichen Anschlußelektro- den 105 führenden Herausführungsverdrahtungsleiter 108 sind, wie in F i g. 5 voli dargestellt ist, auf der Isolierschicht 120 ausgebildet In F i g. 5 zeigen gestrichelte Linien die Lage der Verdrahtungsleiter 107 für die K-Leitungen in der unteren Schicht Man versteht ohne weiteres, daß ein gleichartiges Verdrahtungsmuster für die Verdrahtungsleiter für die X-Leitungen vorzusehen ist obwohl deren Darstellung zur Klarheit der Zeichnung ausgelassen ist.
Mir- sieht, daß sowohl die ersten Verdrahtungsleiter
106 zum Verbinden benachbarter Plättchen als auch die Herausführungslei'.er 108 mit den zweiten Veidrahtungsleitern 107 mittels Durchgangslochverbindungen 121 durch die Isolierschicht 120 an den Mittelpunkten der Leiter 106 bzw. 107 entsprechenden Stellen, wie in
F i g. 6 gezeigt ist, /erbunden sind.
Die oben beschriebenen Arten der Verdrahtungsunterlage können nach herkömmlicher Keramikdickfilmverdrahtungstechnik, wie z. B. einer Dickfilm-Vielschichtdruckmethode oder Laminiermethode des Zu- sammenstapelns keramischer Lagen, hergestellt werden, deren jede mit Verdr&htungsleitern versehen ist
Wie die vorstehende Beschreibung erkennen läßt, liefert die Erfindung eine Verdrahtungsunterlage für
einen Matrixschaltkreis einer Vielplättchenanordnung, in der die Verdrahtungsleiter zum Verbinden der AnschliiBelektrodcn der einzelnen Halbleiterplättchen aus ersten Verdrahtungsleitern zum Verbinden je zweier benachbarter Plättchen und zweiten Verdrah- ■> tungsleitern zum Verbinden der ersten Verdrahtungsleiter an deren Mittelpunkten bestehen. Bei einer solchen Anordnung IaBt sich die Ungleichmäßigkeit der Leiterpfadlängen zwischen den einzelnen Schnittpunk ten auf einen Mindestwert verringern, was seinerseits in bedeutet, daß der Leiterwiderstand zwischen den Schnittpunkten einander im wesentlichen gleichgemacht werden kann. Die Verdrahtungsunterlage gemäß der Erfindung läßt sich so vorteilhaft für Sprechpfadschalter in einer Fernsprechvermittlung mil einer gut r> stabilisierten .Sprechqualität verwenden.
In dem Doppelschichtaufbau der Verdrahtungsunter lage gemäß der Offenbarung der oben beschriebenen Erfindung lassen sich die Verdrahtungsleiter auf und längs den gleichen geraden Linien, in einer Aufsicht betrachtet, anordnen, was es ermöglicht, daß eine Verdrahtungsunterlage für einen Matrixschaltkreis leicht mit einer hohen Verdrahtungsdichte ohne das Erfordernis zusätzlicher Herstellschritte verwirklicht werden kann. Schließlich ist festzustellen, daß die Erfindung nicht nur auf Dünnfilmschaltkreise und gedruckte Dickfilmschaltungen mit Verwendung eines keramischen Stoffes anwendbar ist, sondern gleichfalls auch bei herkömmlichen gedruckten Schaltungsplatten und anderen diversen Verdrahtungsunterlagcn verwendet werden kann.
nici/u i.

Claims (3)

  1. Patentansprüche;
    Ι. Verdrahtungsunterlage für einen durch Montage einer Mehrzahl von Halbleiterplättchen in einer Vielplättchenanordnung gebildeten Matrixschaltkreis mit Verdrahtungsleitern zum Verbinden der Elektroden der Halbleiterplättchen miteinander und mit Anschlüssen der ankommenden und abgehenden Leitungen des Matrixschaltkreises, dadurch gekennzeichnet, daß die Verdrahtungsleiter aus ersten Verdrahtungsleitern (6, 9; 106) jeweils zum Verbinden der Elektroden zweier benachbarter Halbleiterplättchen (z. B. Au Bx; Di, H\) und zweiten Verdrahtungsleitern (7,10; 107) zum Verbinden der ersten Verdrahtungsleiter (6, 9; 106) an deren Mittelteilen bestehen.
  2. 2. Verdrahtungsunterlage nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Verdrahtungsleiter (6,9) zum Verbinden der benachbarten beiden Halbleiterplättchen (z. B. A\, Br, D\, H1) und die zweiten Vtrdrahtungsleiter (7, 10) zum Verbinden der ersten Verdrahuingsleiter (8, 9) an deren Mittelteilen getrennt in einer oberen bzw. einer unteren Schicht für abgehende Leitungen (z. B. Yi) und ankommende Leitungen (z. B. A" 8) des Matrixschaltkreises angeordnet sind.
  3. 3. Verdrahtungsunterlage nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und die zweiten Verdrahtungsleiter (106, 107) getrennt in zwei, wenigstens teilweise unter Zwischenfügung einer Isolierschicht (120) übereinanderliegenden und mittels Durchgangslochverbindungen (121) miteinander verbundenen Schichten angeordnet und, in Draufsicht betrachtet, auf gleichen geraden Linien verlaufen.
DE2736290A 1976-08-16 1977-08-11 Verdrahtungsunteriage für einen Matrixschaltkreis Expired DE2736290C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51097072A JPS5915183B2 (ja) 1976-08-16 1976-08-16 マトリツクス配線基板

Publications (3)

Publication Number Publication Date
DE2736290A1 DE2736290A1 (de) 1978-02-23
DE2736290B2 true DE2736290B2 (de) 1979-06-21
DE2736290C3 DE2736290C3 (de) 1980-02-21

Family

ID=14182427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2736290A Expired DE2736290C3 (de) 1976-08-16 1977-08-11 Verdrahtungsunteriage für einen Matrixschaltkreis

Country Status (4)

Country Link
US (1) US4136356A (de)
JP (1) JPS5915183B2 (de)
CA (1) CA1092721A (de)
DE (1) DE2736290C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3309223A1 (de) * 1982-03-15 1983-10-06 Mitsubishi Electric Corp Halbleiterelement mit integrierter schaltung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139415A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Semiconductor channel switch
JPS55163995A (en) * 1979-06-08 1980-12-20 Hitachi Ltd Packaging method for semiconductor channel switch
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPH07120709B2 (ja) * 1985-03-22 1995-12-20 日本電気株式会社 半導体集積回路の配線方式
JPH0785490B2 (ja) * 1986-01-22 1995-09-13 日本電気株式会社 集積回路装置
WO1993012540A1 (en) * 1991-12-10 1993-06-24 Vlsi Technology, Inc. Integrated circuit with variable pad pitch
JP3432963B2 (ja) * 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
JP2000269339A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体集積回路装置とその配線配置方法
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
US11157676B2 (en) * 2016-09-20 2021-10-26 Octavo Systems Llc Method for routing bond wires in system in a package (SiP) devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3309223A1 (de) * 1982-03-15 1983-10-06 Mitsubishi Electric Corp Halbleiterelement mit integrierter schaltung

Also Published As

Publication number Publication date
DE2736290C3 (de) 1980-02-21
US4136356A (en) 1979-01-23
DE2736290A1 (de) 1978-02-23
CA1092721A (en) 1980-12-30
JPS5323070A (en) 1978-03-03
JPS5915183B2 (ja) 1984-04-07

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE69418966T2 (de) Elektrischer Verbinder mit verringertem Nebensprechen
DE69526971T2 (de) Verbesserungen an keramischen chip-sicherungen
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
EP0022176B1 (de) Modul für Schaltungschips
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
EP1497862B1 (de) Halbleiterbauelement mit integrierter gitterförmiger kapazitätsstruktur
DE68917505T2 (de) Kreuzschienenverteilerschaltvorrichtung und Verfahren zur Fertigung desselben.
DE2736290C3 (de) Verdrahtungsunteriage für einen Matrixschaltkreis
DE4115909C1 (de)
DE2753968A1 (de) Kapazitive zweidimensionale tafel
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE2714426A1 (de) Passives schaltungsglied zur beeinflussung von impulsen
DE2432441A1 (de) Kreuzverbindungsschalter
DE1173953B (de) Anordnung zum Verbinden von einander kreuzenden zweiadrigen Leitungsstuecken mittels elektronischer Schaltelemente
DE2144607A1 (de) Elektroakustische Einrichtung mit einem piezoelektrischen Wandler
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray
DE69623843T2 (de) Elektrische Schaltungsplatte für eine Anzeigevorrichtung
DE69733379T2 (de) LSI-Gehäuse und Herstellungsverfahren dafür
DE3782380T2 (de) Elektrische bauteile mit angefuegten leitenden verbindungsstuecken.
DE2916130A1 (de) Halbleitersprechpfadschalter
DE2840278A1 (de) Einstellbare daempfungsvorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee