DE2731200A1

DE2731200A1 - Anordnung zum steuern von datenfluessen

Info

Publication number: DE2731200A1
Application number: DE19772731200
Authority: DE
Inventors: Pierre Gerardus Jansen; Jozef Laurentius Wilhe Kessels
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1976-07-23
Filing date: 1977-07-11
Publication date: 1978-01-26
Also published as: SE7708354L; GB1581462A; US4276611A; FR2359458B1; JPS5314528A; FR2359458A1; JPS5640368B2; IT1080991B; CA1080317A; NL7608165A; SE433676B

Description

sr ■■

PHX 8fr7O DEEX/RJ

27312ÜQ Ί7.6.77

"Anordnung zum Steuern von Datenflüssen."

Die Erfindung betrifft eine Anordnung zum Steuern von Datenflüssen mit wenigstens einer ersten Dateneingabeleitung und einer zweiten Dateneingabeleitung, wenigstens einer ersten Datenausgabeleitung und einer zweiten Datenausgabeleitung, weiter mit einem Verbindungsnetzwerk., das mit den Dateneingabeleitungen und den Datenausgabeleitungen verbunden ist, und mit einer Steuereinheit zur Steuerung des Verbindungsnetzwerkes für die Herstellung einer Verbindung zwischen einer Dateneingabe- und einer Datenausgabeleitung.

709884/0781

PIIN 8470 17.6.77

Eine derartige Anordnung ist bekannt aus dein Artikel von K.N. Levitt et.al., A study of the data communication problems in a self-repairable multiprocessor, Proceedings, Spring Joint Computer Conference 1968 (A.F.I.P.S.) S. 515...527, namentlich Fig. k.

Die bekannte Anordnung arbeitet als Kreuzschalter, so dass zwei ankommende Datenflüsse gekreuzt oder ungekreuzt direkt weitergeleitet werden. Die bekannte Anordnung hat nur gerade ausreichende Spei—

1Ö cherkapazität zum Merken der eigenen Position und weist keine weiteren zusätzlichen logischen Mittel auf. Die bekannte Anordnung verfügt damit über eine äusserst beschränkte Wahl von Anwendungsmöglichkeiten.

Der Erfindung liegt die Aufgabe zugrunde, eine derartige Anordnung mit mehreren Anwendungsmöglichkeiten und dabei einer Pufferspeicherfunktion pro Datenausgabestrecke zu schaffen. Die Erfindung hat weiter die Aufgabe, eine preisgünstige und schnell arbeitende Anordnung, die also keine lange Durchgangszeit für die Signale erfordert, zu schaffen und damit die Möglichkeit zum Herstellen mehrerer Netzwerkverbindungsarten durch modulare Verwendung der oben erwähnten Anordnungen zu geben.

Die Erfindung ist dadurch gekennzeichnet,

709884/0781

2 PHN 8470

17.6.77

dass zwischen dem Verbindungsnetzwerk und jeder genannten Datenausgabeleitung ein gesonderter Datenausgabepufferspeicher geschaltet ist, dass die Steuereinheit über eine Signalleitung mit dem Verbindungsnetzwerk verbunden ist, um in diesem Netzwerk selektiv entweder alle Verbindungen abzublocken oder eine einzige Verbindung zwischen einer vorausbestimmten genannten Dateneingabeleitung und einer vorausbestimmten genannten Datenausgabeleitung herzustellen, oder mindestens zwei verschiedene Verbindungen zwischen vorausbestimmten genannten Dateneingabe- und Datenausgabeleitungen zusammen herzustellen und dass die erwähnte Signalleitung weiter mit einem Eingang eines logischen Netzwerkes verbunden ist, um zur Begleitung einer gesteuerten Verbindungsrichtung aus einer Dateneingabeleitung für diese Dateneingabeleitung ein Bestätigungssignal (copyacknowledge) selektiv zu erzeugen, und dass weiter die erwähnte Steuereinheit pro Dateneingabeleitung Mittel zum Empfangen von Bestimmungssignalen zur Steuerung der erwähnten Verbindungsrichtungen enthält.

Da die Verbindungsrichtungen selektiv gesteuert werden, sind jetzt mindestens fünf weitere Zustände neben den zwei der bekannten

708884/0781

PHN 8i*7O 17.6.77

Anordnung verwirklicht, weil es weiterhin möglich ist, dass keine oder nur eine Verbindungsriclitung durchlässig ist. Weiter ist es möglich, dass eine Nachricht ihre eigenen Bestimniungssignale enthält und so ihre eigene Strecke bestimmt. Dazu wird stets ein Bestätigungssignal erzeugt, wodurch eine zuverlässig wirkende Frage/Antwort-Situation, geschaffen wird.

Es ist vorteilhaft, wenn die Steuereinhext auch einen Eingang für ein Prioritätssignal aufweist, um zusammen mit den erwähnten Bestimmungssignalen die erwähnten einfachen bzw. mehreren Verbindungen zu steuern und beim Auftreten zweier entsprechender Bestiminungssignale für den gleichen Datenausgabepufferspeicher zumindest eine vorausbestimmte, von einem vorliegenden Bestimmungssignal gefragte Verbindung zum betreffenden Datenausgabepufferspeicher abzublocken. Auf diese Verse werden Konfliktsituationen vermieden, * wodurch keine Fehler entstehen.

Es ist vorteilhaft, wenn mindestens drei Dateneingabeleitungen und mindestens drei Datenausgabeleitungen vorgesehen sind und dass das erwähnte Verbindungsnetzwerk eine daran angepasste Kreuzschaltung (crossbar) ist. Ein derartiger Modul mit zusätzlichen Möglichkeiten kann

709884/0781

PHX 8^7O 17.6.77

273 I2ÜÜ

eine vorteilhafte Lösung bieten.

Es ist vorteilhaft, wenn je Datenausgabepufferspeicher eine Anvesenheitsleitung mit einem Ausgang der Steuereinheit verbunden ist, um nach einer Datenübertragung auf einen Datenausgabepufferspeicher das Vorhandensein von Daten zu signalisieren, die über eine Datenausgabeleitung übertragen werden müssen, und venn je Datenausgabepufferspeicher eine gesonderte Löschsteuerleitung mit einem Eingang der Steuereinheit verbunden ist, um nach einer Datenübertragung aus einem Datenausgabepufferspeicher das erwähnte Anwesenheitssignal für diesen Datenausgabepufferspeicher unwirksam zu machen. Mit Hilfe der An-Wesenheitsleitung kann die Weiterleitung fortgesetzt werden und die Löschsteuerleitung kann überflüssig gewordene Daten unwirksam machen.

Es ist vorteilhaft, venn zwei Anordnungen nach obiger Beschreibung derart zusammen— arbeiten, dass eine vorausbestimmte Datenausgabeleitung der erwähnten ersten Anordnung mit einer vorausbestimmten Dateneingabeleitung der zweiten Anordnung und weiter die der vorausbestimmten Datenausgabeleitung zugeordnete Anwesenheitslei— tung mit den erwähnten, der vorausbestimmten Dateneingabe leitung zugeordneten Mitteln verbunden ist,

709884/0781

Jr -

/fA PJIN 8'«7O

' '17.6.77

um als Anfragesignalleitung zu funktionieren, und dass ein Ausgang der Steuereinheit der erwähnten

t
zweiten Anordnung zum Übertragen des erwähnten

Bestätigungssignals an die der vorausbestiinmten Datenausgabeleitung zugeordnete Löschsteuerleitung angeschlossen ist. Hierdurch entsteht eine vorteilhafte Art der Zusammenarbeit (handshake).

Auf diese Weise vereint die Erfindung also im weitesten Sinne in einer einfachen Anordnung folgende Funktionen:

a. je Datenausgabeleitung ist ein Datenpufferspeicher vorgesehen,

b. die Datenpufferspeicher sind für eine der Dateneingabeleitungen selektiv zugänglich,

c. der Zugriff erfolgt mit einer Folge von Bestimmungs- und Bestätigungssignalen,

d. der Zugriff wird ebenfalls von einem Prioritätssignal gesteuert, ^:

e. die Bestimmungssignale enthalten ein Anfragesignal und ein Aufgabensignal,

f. nach der Übertragung lässt sich die Information leicht löschen,

g. das Vorhandensein von Daten kann ihre Weiterleitung steuern.

Die Erfindung verwirklicht derartige Funktionen in einer preisgünstigen Anordnung, die

709884/0781

42 ^{PHN 8Ζί}?⁽

17.6.77

durch das Fehlen weiterer Komplikationen auch schnellwirkend ist, im Gegensatz zum Fall des Einsatzes eines kompletten Rechners an einem Knotenpunkt. Ausser ausschliesslich für Ubertragungsfunktionen kann die Erfindung auch zu sehr schnell durchführbaren spezifischen Suchaktionen und zu vorteilhafter Pufferspeicherfunktionen führen. Die Verschiebung der Steuerfunktionen nach einem niedrigen Pegel ermöglicht weiter die Einsparung der Kosten einer zentralisierten Steuereinheit. Weiter treten bei der Verwendung der Erfindung in der Weiterleitung der Daten nur wenig Engpässe auf. Durch die Einführung einer Pufferspeicherfunktion für jede Datenausgabeleitung und durch die Signalisierung des Zustandes der Datenpufferspeicher sowohl mit dem Datenfluss (Anwesenheit bzw. Anfragesignal) mit als auch in entgegengesetzter Richtung (Bestätigungs- bzw. Löschsteuersignal) ist ein grosser Anwendungsbereich der Erfindung gegeben und lassen sich damit vielerlei Netzwerke aufbauen.

Ausführungsbeispiele der Erfind,un<£ werden nachstehend an der Zeichnung näher erläutert. Es zeigen

Fig. 1 ein Schaltbild der erfindungsgemässen Anordnung,

709884/0781

f7 PHN 8470

17.6.77

27312OQ

Fig. 2 eine Ausarbeitung der Fig. 1, Fig. 3 einen Zusammenbau zweier Anordnungen nach Fig. 2,

Fig. K eine Abwandlung der Fig. 1,

Fig. 5 eine weitere Abwandlung der Fig. 1,

Fig. 6 einen Zusammenbau von Anordnungen nach Fig. 1,

Fig. 7 eine logische Schaltung als Detail

j
der Fig. 2,

Fig. 8 eine weitere Logikschaltung als Detail der Fig. 2,

Fig. 9 noch eine Logikschaltung als Detail der Fig. 2,

Fig. 10 wiederum eine Logikschaltung als Detail der Fig. 2,

Fig. 11 einen Zusammenbau von vier erfindungsgemassen Anordnungen,

Fig. 12 einen weiteren Zusammenbau von vier erfindungsgemassen Anordnungen.

Fig. 13 einen Zusammenbau dreier erfindungsgemässer Anordnungen,

Fig. \h weiter einen Zusammenbau von vier erfindungsgemassen Anordnungen.

Fig. 1 zeigt ein Schaltbild einer erfindungsgemässen Anordnung, die zwei Dateneingabeleitungen (52, 53), ein Verbindungsnetzwerk

709884/0781

_ Of _

/J(J PHN 8^70

27312ÜÜ ¹⁷·⁶·⁷⁷

(5'tj 55» 56), zwei Datenausgabepufferspeicher ( 57 > 58), zwei Datenausgabeleitun^en ( 59 > 72), eine Steuereinheit (73) und Signalisierungsleitunken (7^, 75» 76, 77) enthält. Die Steuereinheit merkt den Zustand der Pufferspeicher. Eine Anfrage für Zugriff auf der Leitung 7^ kann einen der Schalter 5^ oder 55 (oder beide) schliessen, um eine Verbindung zwischen den Eingangsleitungen über den Kreuzschalter 56 zu den Pufferspeichern 57 und 58 herzustellen. Darauf kommt aber die Leitung 75 ein Bestätigungssignal an. Der Füllgrad der Pufferspeicher wird auf der Leitung 77 signalisiert, damit ihre Daten über die Leitungen und 72 abgeführt werden. Anschliessend empfängt die Leitung 76 ein Löschsteuersignal, um diese Daten unwirksam zu machen. Das Schlichten von Streitigkeiten und die zeitliche Verarbeitung werden nachstehend beschrieben, Die Leitungen 52, 53i 59 und 72 können einer beliebigen Ditanzahl Platz bieten gleich wie die Leitungen 7^_t 75> 76 und 77 zur gesonderten Signalisierung der Leitungen und Pufferspeicher.

Fig. 2 stellt eine Ausarbeitung der Fig. 1 dar, wobei die Anordnung vier Datenein— gabeklemmen 1...Ί, vier Datenausgabeklemmen 43·..^6, sieben Steuereingabeklemmen 7···11» ^1

709884/0781

PHV 8·Ί?0 17.6.77

und 42, vier Steuerausgabeklemiiien 39» 'tO, 47 und 48, vier logische ODER-Gatter 17, 18, 50 und 51, zehn Flipflops 13... 16 und 31...36, drei Steuerelemente 12, 37 und 38, zvei Taktimpulseingangsklemmen 5 und 6 und ein Verbindungsnetzwerk 12A enthält.

Die Anordnung ist zum Behandeln der Übertragung von Datennachrichten von stets zwei Bits ausgelegt, welche Nachrichten (Wörter) auf den Eingabestrecken parallel erscheinen. Erveiterung für mehrere Bits in parallel kann durch parallele Erweiterung erfolgen. Die zwei Dateneingabestrecken enthalten die Klemmen 1/3 bzw. 2/h, Die zwei Datenausgabestrecken enthalten die Klem— men 43/45 bzw. 44/46. Der Durchlässigkeitszustand des Verbindungsnetzwerkes 12A zwischen Dateneingabestrecken und Datenausgabestrecken wird von den in den vier Flipflops 13... 16 gespeicherten Daten bestimmt. In bestimmten Fällen kann es sieben Zustände geben (u.zw. alle Verbindungen sind abgeblockt, oder eine der vier Möglichkeiten für eine einzige durchlässige Verbindung, oder eine der zwei Möglichkeiten für zwei paarweise Verbindungen) , was dann (vgl. weiter Fig. 1) durch drei Flipflops verwirklicht werden könnte. Die Ausfühi'ungsform nach Fig. 2 braucht jedoch kaum

709884/0781

Sfζ PHN 8470

17.6.77

27312ÜÜ

einer Dekodierung. Venn der Flipflop I3 eine logische "1" enthält, können die Datenklemmen 2 und '4 über die Flipflops 34 und 36 mit den Datenklemmen 4 4 und 46 verbunden werden, Wenn der Flipflop 14 eine logische "1" enthält, können die Datenklemmcn 2 und 4 über die Flipflops 33 und 35 mit Datenklemmen 43 und 45 verbunden werden. Es tritt nicht von vornherein eine strittige Situation auf, wenn die beiden Flipflops 13 und 14 eine logische "1" enthalten, v/eil in diesem Fall die ankommenden Daten über zwei Datenausgabestrecken dupliziert werden, ohne jedoch den Inhalt dieser Daten zu ändern. Nachstehend wird diese Möglichkeit nicht näher betrachtet und namentlich wird ihre Steuerung nicht beschrieben. Wenn der Flipflop 15 eine logische "1" enthält, können die Dat.enklemmen 1 und 3 über die Flipflops 34 und 36 mit den Datenklemmen 44 und 46 verbunden werden. Wenn die beiden Fldpflops 14 und 15 eine logische "1" enthalten, tritt kein strittiger Zustand ein, weil der Datenfluss von den Klemmen 1/3 und 2/4 zu den Klemmen 44/46 und 43/45 kreuzweise erfolgt. Enthalten die beiden Flipflops 13 und 16 eine logische "1", tritt kein strittiger Zustand ein, weil der Datenfluss von den Klemmen 1/3 und 2/4 zu den Klemmen 43/45 und 44/46 dabei unabhängig parallel ohne

709884/0781

8/47Ü 17.6.77

27312ÜÜ

Kreuzungen erfolgt. Wenn jedocli die beiden Flipflops 13 und 15 eine logische "1" enthalten, kann im Prinzip ein strittiger Zustand eintreten, weil beispielsweise die Datenklemmen 1 und 2 beide mit dem Flipflop "}k und damit mit der Ausgangsklemme hk verbunden werden, so dass die Datenflüsse gegenseitige Wechselwirkungen aufweisen. In bestimmten Fällen könnte diese Erscheinung ausgenutzt werden. Nachstehend wird jedoch diese Möglichkeit vernachlässigt und die Flipfloppaare 13/15 und 14/16 werden daher nicht zusammen eine logische "1" enthalten. Die Steuerung der Flipflops 13···16 durch das Steuerelement 12 wird jetzt näher erläutert. Wenn einer der Flipflops 13 oder lh eine logische "1" enthält, führt die Klemme '»7 über das ODER-Gatter 50 eine logische "1", die als ein Bestätigungssignal für die Dateneingabestrecke mit den Klemmen 2 und k arbeitet. Die an den Klemmen vorhandenen Daten werden dabei über das Verbindungsnetzwerk 12A in den Flipflops 33/35 bzw. 3^/36 der Datenausgabepufferspeicher unter der Steuerung eines Taktinipulses an der Eingangsklemme 6 gespeichert. Die Bildung der Stellungen der Flipflops 13···16 wird unter der Steuerung des vor- angegangenen T ktimpulses an der Eingangsklemme 5 durchgeführt. Wenn einer der Flipflops 15 oder

709884/0781

-JS-

jf PHX 8'l 7

17.6.77 273I2UÜ

16 eine logische "1" enthält, erscheint auf entsprechende Weise an der Klemme Ί8 eine logische "1", die als ein Bestätigungssignal für die Dateneingabestrecke mit den Klemmen 1 und 3 arbeitet. Die Information ist dabei ist entsprechend oben beschriebener Weise gespeichert.

Wenn einer der Flipflops 13 oder 15 eine logische "1" enthält, empfängt das Steuerelement 37 eine logische "1" über das ODER-Gatter I7. Dieses Steuerelement kann über die Steuerleitung h2.

auch ein Löschsignal empfangen. Das Steuerelement 37 liefert unter Mitsteuerung durch einen Taktimpuls am Eingcing 6 Signale zum Flipflop 3I » ^uni auf der Stcuerleitung 39 o±n Anwesenheitsignal zu erzeugen. Erscheint auf der Leitung k2 kein Signal (logische "0") und liefert das ODER-Gatter 17 eine logische "1"j wird mit Hilfe eines Signals an der "1"-Ausgang des Steuerelements 37 und unter der Steuerung eines Taktimpulses an der Klemme 6 der Flipflop 31 in die "1"-Stellung gebracht. Die "1" an der Klemme 39 gibt damit an, dass die Flipflops 3k und 36 Informationen enthalten, die zum Weiterleiten bestimmt sind. Erscheint tatsächlich ein Löschsigiial, tritt der Flipflop 31 in die "O"-Stellung und signalisiert damit dem Steuerelement 12, dass die Flipflops

709884/0781

- Jj* ■

yfCt l'HN 8470

^J 17.6.77

27312ÜÜ

"}k und 36 leer sind und zum Empfangen neuer Informationen bereit stehen. Das Steuerelement 38 funktioniert auf entsprechende Weise in bezug auf den Inhalt der Flipflops 33 und 35. Jn Fig. 2 sind die Flipflops 31...36 als Setz/Rückstell-FIipflops (SR-FJipflops) bezeichnet. Sonstige Lösungen dafür können entsprechende Anwendung finden.

Die Taktimpulsklemmen 5 und 6 werden abwechselnd von einem nicht dargestellten Takt— geber erregt. Wird die Klemme 5 erregt, erfolgt die Einstellung der Flipflops 13···16. Danach erfolgt kombinatorisch die Erzeugung der Signale an den Klemmen Uf und 'j8 und der Signale für die Steuerelemente 37 und 38. Unter der Steuerung des Taktiinpulses an der Klemme 6 wird das Verbindungs— netzwerk 12A durchlässig gemacht, werden die Flipflops 33...36 gefüllt und die Stellung der Flipflops 31 und 32 wird entsprechend geändert, und die Informationen sind für Weiterleitung verfügbar: bei der Verwendung in einem Netzwerk geben die Signale an den Klemmen 39 und kO an, dass Weiterleitung gewünscht ist.

Die Steuerklemmen 7 und 8 sind der ersten Dateneingabestrecke (Klemmen 1 und 3) zugeordnet. Wenn an der Klemme 7 ein logisches "1"-Signal erscheint, stellt es ein Anfragesignal

709884/0781

2& PHN 8470

17.6.77

einer weiterzuleitenden Information dar (Zugriffsanfrage bzw. "copy request"). Eine logische "0" gibt an, dass es keine Zugriffsanfrage gibt:in diesem Fall hat das Signal an der Klemme 8 für die Übertragung keinerlei Bedeutung. Ggf. kann diese Signalkombination auf andere Weise benutzt werden, beispielsweise zum Angeben einer Fehlerbedingung oder zum Signalisieren, dass die Information, wie bereits erwähnt, nach beiden Ausgabenstrecken übertragen werden muss. Wenn die Klemme"7" eine logische "1" führt, bedeutet eine logische "0" an der Klemme 8, dass diese Zugriffsanfrage die erste Datenausgabestrecke der Klemme k3 und 4 5 betrifft, Dagegen gibt eine logische "1" an, dass es sich jetzt um die zweite Datenausgabestrecke der Klemmen hh und 46 handelt. Die Klemmen 9 und 1Ö sind der zweiten Dateneingabestrecke (Klemmen 2 und 4) zugeordnet. Nur wenn an der Klemme 9 eine logische "1" vorhanden ist, wird eine Zugriffsanfrage gemacht. Die Signale an der Klemme 10 haben jetzt die gleiche Auswirkung und Bedeutung wie zuvor die Signale an der Klemme 8.

Die Steuerleitung 11 steuert die Vorgänge bei einer Prioritätsstreitigkeit. Bei der Zulässigkeit einer Prioritätsstreitigkeit, wie zuvor beschrieben wurde (dabei könnte der Ausgabepuffer-

709884/0711

PHN 8^70 17.6.77

speicher somit beispielsweise eine bitweise ODER— Funktion zweier Eingangswörter bilden), ist die folgende Steuerung nicht vorgesehen oder abgeschaltet. Eine Prioritätsstreitigkeit entsteht nur dann, wenn die Klemme 7 und die Klemme 8 beide eine logische "1" empfangen und ausserdem an den Klemmen 8 und 10 das gleiche Signal ankommt. Eine geeignete Steuerung ist dabei folgende: wenn die Klemme 11 eine logische ¹¹O" empfängt, hat die erste Dateneingabestrecke (Klemmen 7» 8, 1, 3) die Priorität, dagegen hat, wenn die Klemme 11 eine logische "1" empfängt, die zweite Dateneingabestrecke (Klemmen 9, 10, 2, h) die Priorität. Die Zugriffsanfrage der Dateneingabestrecke mit der niedrigeren Priorität wird einstweilen abgeblockt.

Fig. 3 zeigt einen Zusammenbau zweier Anordnungen A und B nach Fig. 2. Der Innenaufbau ist nicht dargestellt und die Verbindungen sind gemäss Fig. 2 numeriert. Die erste Datenausgabestrecke der Anordnung A (Klemmen kjX und 45A) ist mit der ersten Dateneingabestrecke der Anordnung B (Klemmen 1B und 3^) verbunden. Das Aisgangssignal an der Klemme ^0A signalisiert an der Klemme 7B, dass der betreffende Ausgangspufferspeicher mit der zu übertragenden Information gefüllt ist. So arbeitet das Anwesenheits-

709884/0781

^PIIN 17.6.77

signal (Status) in bezug auf die andere Anordnung wie ein Anfragesignal (copy request). Die Richtung dieser Datenübertragung steuert ein Signal an der Klemme 8B, die von einem unveränderliches Signal oder durch eine gesonderte Steuerung von aussen her bzw. durch ein aus der übertragenen Information hergeleitetes Signal gesteuert werden kann, das beispielsweise daraus das bedeutsamste Bit sein kann. Das Signal an der Klemme 48B arbeitet als Bestätigungssignal (copy acknowledge), dass die Information übertragen wird, wozu u.a. der betreffende Datenausgabepufferspeicher (hinreichend) geleert und die betreffende Verbindungsrichtung frei sein muss. Dieses Signal gelangt als Löschsteuersignal an die Klemme ^1A, so dass signalisiert wird, dass die Information im betreffenden Ausgabepufferspeicher nicht mehl" benötigt wird.

In obiger Beschreibung ist davon ausgegangen, dass Daten- und Steuersignale scharf voneinander getrennt sind. Dies braucht nicht der Fall zu sein. Venn in Fig. 3 die Klemme 8B mit einer der Ausgabeleitungen einer Datenausgabestrecke der Anordnung A verbunden ist, entsteht ein vom Inhalt der übertagenen Datenwerter gesteuertes Ubertragungsmuster.

709884/0781

^ΡΗΝ 17.6.77

Weiter ist man in der obigen Beschreibung davon ausgegangen, dass sämtliche Informationen einer Nachricht gleichzeitig zwischen den Anordnungen nach Fig. 3 übertragen werden können. Ist eine Nachricht länger, kann sie in Teilnachrichten aufgeteilt werden, die darauf von einer sendenden Anordnung, zum Beispiel einem Zentralprozessor, nacheinander auf die damit verbundene Anordnung nach Fig. 2 übertragen werden. Dabei ist es sehr gut möglich, dass ein derartiger ununterbrochener Fluss bei der übertragung unterbrochen wird (zum Beispiel dadurch, dass andere Informationen durch dieselbe Anordnung gehen müssen). Ausserdem müssen dabei oft Steuerinformationen zur Steuerung der zu folgenden Strecke (siehe oben) zusätzlich mitgesandt werden, wodurch die Ausbeute sinkt. Es ist dabei wünschenswert, Nachrichten aus einer grösseren Bitanzahl als zusammen übertragbar aufzubauen. Fig. h zeigt dazu eine Abwandlung der Fig..1, wobei entsprechende Teile gleiche Bezugsziffern tragen. Den Eingangsschaltern $k und 55 ist jeweils ein Datenpufferspeicher ^hA und 55A mit gleicher Kapazität wie jeder der halben Datenausgabepufferspeicher 95...98 nachgeschaltet.

Die Schalter 93/99 und 9**/iO5 weisen paarweise entgegengesetzte Stellungen auf, so dass jeder

709884/0781

PHN 8470 17.6.77

der halben Datenausgabepufferspeicher 95...98 mit der betreffenden Ausgabestrecke 106 bzw. 107 oder mit dem Verbindungsnetzwerk 56 verbunden ist, während also stets sowohl Informationen empfangen als auch abgesandt werden können. Auf diese Weise werden die Verbindungen mit grösserer Wirksamkeit ausgenutzt: ohne zusätzliche Datenwege hat sich die Übertragungsgeschwindigkeit verdoppelt. Denn nach Fig. 1 kann ein Pufferspeicher nicht gleichzeitig als Sender und Empfänger auftreten.

Nach dem Empfangen oder Aussenden einer Information in/aus einem Pufferspeicher wird das zugeordnete Schalterpaar durch ein Befehlsignal der Steuereinheit 92 umgelegt. Die Organisation der Anfrage- (copy request, 78), Bestätigungs- (copy acknowledge, 79)» Anwesenheits- (status, 108) und Löschsteuersignale (erase, IO9) weicht jetzt in dem Sinne auch ab, dass sie nur in der ersten Hälfte einer Datenübertragung arbeiten bzw. parallel dazu erzeugt werden. Das Füllen bzw» Löschen des Datenpufferspeichers kann unter der Steuerung eines vierteiligen Taktinipulszyklus erfolgen, dessen geradzahligen Impulse diesen Vorgang auslösen. Die Datenpufferspeicher 5*»A und 55A werden in diesem Fall noch benötigt, weil in der ersten Phase des Taktimpulszyklus das

701084/0781

PHN 17.6.77

Bestätigungssignal (copy acknowledge) erzeugt und in einer folgenden Phase der Datenausgabepufferspeicher, erst gefüllt wird. In der erwähnten ersten Phase ist die zu speichernde Information im Eingabepufferspeieher vorhanden. Die Eingabepufferspeicher können

beispielsweise bei einem sechsfachen Taktimpuls unterbleiben, so dass dabei die unterschiedlichen Funktionen zeitlich besser getrennt werden können. In bestimmten Fällen ist es ebenso vorteilhaft, die Kapazität der Puffer Aireiter zu vergrössern, so dass sie erst durch eine m—fache übertragung gefüllt werden, wobei zum Beispiel m = k. Sie enthalten dabei m.n Positionen, wobei η die Breite der Datenwegleitung (die Anzahl von Klemmen 1, 3···) ist. Je Datenpufferspeicher ist ein Füllgradindikator vorgesehen, beispielsweise ein Zähler, der unter der Steuerung des Taktimpulses an der Klemme 6 bei der Koexistenz mit einem "1"-Signal der betreffenden Steuereinheit 37/38 um 1 erhöht und bei einem empfangenen Löschsteuersignal um 1 erniedrigt wird. Beim Empfang beider Signale geschieht nichts und der Zähler bleibt ungeändert. Das Verbindungsnetzwerk mit den Elementen 93, 9k, 99, 105 nach Fig. h kann dabei nach dem "zuerst-hinein-zuerst-heraus"-Prinzip (FIFO-Prinzip - first in first out) organisiert

709884/0781

PJIN B'4 7 17.6.77

sein. Der Zähler besitzt dabei m + 1 Stellungen, was auch in Fig. k möglich ist, wenn die auffolgenden Informationen alle auf sich bestehen und nicht je zwei und zwei zusammenhängen.

Fig". 5 stellt eine weitere Ausarbeitung der Fig. 1 mit vier Dateneingängen 110...113» vier Schaltern 1i4...117i sechzehn Abzweigschaltern 118...129, 136...139, vier Datenausgabepufferspeichern 1^0...1^3 und vier Datenausgängen 1^4...1^7 dar. Die verschiedenen Steuerleitungen und die Steuereinheit sind der Einfachheit halber fortgelassen. Die Wirkung von Schaltern und Pufferspeichern entspricht der nach Fig. 1. Die Abzweigschalter verbinden möglicherweise eine von links nach rechts in der Figur verlaufende Eingangsleitung mit einer in der Figur von oben nach unten verlaufenden Ausgangsleitung. Wenn keine Verzweigung und/oder Sammlung von Informationen auftreten darf (siehe die Beschreibung nach Fig. 1), darf zeilen- und spaltenweise stets höchstens nur ein Abzweigschalter aktiviert sein. Die Zielsignale enthalten in Fig. 5 also jeweils zwei Datenbits.

Fig. 6 zeigt einen Zusammenbau von An— Ordnungen nach Fig. 1 mit Schaltern 1jO, 151, I61, 162, 163, 164, Kreuzverbindungen 152, 165, I66 und

709884/0781

PIIN 8^70

273120Q 17.6.77

Datenpufferspeichern 153» 15^, 159, 16Ο, 167,..170. Die Steuereinheiten sind der Einfachheit halber fortgelassen. Funktionell wird dieselbe Wirkung erhalten, wenn beispielsweise Schalter 162 und vor statt hinter den Datenpufferspeichern 153 bzw. 159 geschaltet sind. Dann lässt sich eine erfindungsgemässe modulare Anordnung wie eine integrierte Schaltung aufbauen und kann sie die Elemente 159, 153» 161, 162, 165 enthalten, mit denen die Wirkung des Netzwerkes ungeändert bleibt, so dass ein derartiger Aufbau eines Moduls ebenfalls zur Erfindung gehört. Die Steuerung kann sich möglicherweise in derselben integrierten Schaltung befinden, wie nachstehend näher erläutert wird.

Fig. 7 zeigt eine logische Schaltung als Teilschaltung der Fig. 2. Die Schaltung enthält zwei Anpassungsverstärker I8O und 182, die ein genormtes, nicht invertiertes Signal abgeben, sechs Umkehrstufen I8I, I83, 184, I85, 186, I87, die ein genormtes, invertiertes Signal liefern, und acht logische NICHT-UND-Gatter (NAND) 188...195 mit drei oder vier Eingängen. An den Klemmen 175··»179 stehen folgende Signale zur Verfügung:

175 CREQO Anfragesignal für die erste Dateneingabeleitung

709884/0781

176 DESO Zielsignal Tür die erste Daten

eingabeleitung

177 CREQ1 Anfragesignal bzw.

178 DES1 Zielsignal für die zweite Daten- e eingabeleitung

179 PRI Prioritätssignal.

Das Gatter 192 gibt eine logische "0", wenn die erste Dateneingabestrecke eine Verbindung zur ersten Datenausgabestrecke (CREQ 0=1, DES 0 = θ) fragt, der betreffende Datenausgabepufferspeicher leer ist (STA 0= 0, wobei ein Strich den invertierten Wert angibt), während das NICHT-UND-Gatter I88 eine logische 1 abgibt. Dieses Gatter liefert eine logische 1, wenn die zweite Dateneingabestrecke keine Verbindung fragt (CREQ 1 = θ), oder es handelt sich nicht um die erste Datenausgabestrecke (DES 1=i) oder die erste Dateneingabestrecke hat höhere Priorität (PRI = θ). Das Signal COO = 1 entspricht der logische "1", die in Fig. 2 im Flipflop 16 gespeichert wird.

Fig. 8 zeigt eine weitere logische Schaltung als Teilschaltungider Fig. 2. Die Schaltung enthält fünf Eingangskieramen 198...202, einen Anpassungsverstärker 2031 achtzehn logische NICHT-UND-Gatter 20^...221. Die Klemmen 199...2O2 sind nacheinander mit den Ausgängen der Gatter 192...195

70tS8t/07S1

P Cj PHN 8470

^J 17.6.77

273120Q

nach Fig. 7 verbunden. Die Klemme I98 empfängt die ungeradzahligen Taktimpulse β 1. Wenn dieser Taktimpuls erscheint und die Klemme 199 empfängt eine logische "0", kommen am Gatter 211 zwei logische "1"-Signale ab und geht daraus eine "0" ab, die über das Gatter 218 vie eine "1" am Ausgang 222· erscheint: COO; der Flipflop 218/219 stellt sich dabei so ein, dass das Gatter 220 eine "0" empfängt und eine "1" abgibt, was sich als Bestätigungssignal für die erste Dateneingabestrecke (CACK 0=1) auswirkt. Wenn COO = 1, führt die Klemme 222 nach wie vor 0 und der Flipflop 218/219 liefert keine ⁿ0" zum Gatter 220. Fig. 8 stellt also das Analogon in NICHT-UND-Gattern der EIemente I3...I6, 50, 51 in Fig. 2 dar.

Fig. 9 zeigt noch eine logische Schaltung als Teilschaltung der Fig. 2, welche Logikschaltung sechs Eingangsklemmen 226...228, 2^5··«2^7, zweu Anpassungsverstärker 2hj und 2kk, zwei logische NICHT-UND-Gatter 229...2^0 und zwei Ausgangsklemmen 2^1 und 2^2 enthält. Die Klemme 2^5 empfängt die logische UND-Funktion von C10 (Fig. 8, Klemme 22'*) sowie die geradzahligen Taktimpulse Jfe. Die Klemmen 246, 227 und 228 empfangen entsprechende Signale. Die Klemme

ist ein Teil der ersten Dateneingabestrecke

709884/0781

*-a -**	27	3	1	2	OQ	PHN	8J17O
20						17.	6.77

und empfängt beispielsweise das p. Datenbit einer Anzahl parallel ankommender Datenbits. Die Klemme 226 gehört genauso zur zweiten Dateneingabestrecke. Wenn COO = JT 2 = INO = 1, empfängt das Gatter 23Ο drei logische 1-Signale, wodurch nach zweifacher Inversion die Klemme 2^1 ebenfalls auf logisch kommt: diese Information wird im Flipflop 235/236 gespeichert. So ist die erste Dateneingabestreckt mit der ersten Datenausgabestrecke verbunden. Die Gatter 229...232 bilden also das Gegenstück der Gatter 19...22 in Fig. 2, die Flipflops 235/236 und 239/240 bilden das Gegenstück der Flipflops 33 und 3^> die jetzt jedoch den Taktimpuls nicht direkt empfangen. Der Vorteil besteht jetzt darin, dass Fig. 9 den Taktimpuls nicht direkt empfängt, so dass eine Trennung zwischen Datensignalen und Steuersignal gebildet ist. Die Schaltung nach Fig. 9 ist daher leicht modular ausführbar, weil nur vier Steuerleitungen benötigt werden, was bei der Ausführung als integrierter Schaltung Vorteile bietet. Die beschränkte Anzahl der SignalZuleitungen ist dabei stets ein Problem.

Fig. 10 stellt wiederum eine logische Schaltung als Teilschaltung der Fig. 2 dar. Die Schaltung enthält sieben Signaleingangsklemmen 248...253, 268, zehn logische NICHT-UND-Gatter

709884/0781

PHN 8470 17.6.77

254...263 sowie vier Ausgangsklemmen 264...267. Die Klemmen 249, 250, 252 und 253 empfangen die Signale COO usw. der Ausgangsklemmen 222...225 nach Fig. Die Klemmen 248 und 251 empfangen die Löschsteuersignale auf die Weise wie bei den Klemmen 41 bzw. 42 für den Datenausgabepufferspeicher der ersten bzw. der zweiten Datenausgabestrecke. Ist das Signal COO oder C10 gleich 1 und das Signal ERAO = 0, gelangt über eines der Gatter 256 und 257 an das Gatter 250 eine logische 0, wodurch das Ausgangssignal an der Klemme 265 "1" wird: damit ist der Pufferspeicher gefüllt; das Signal STAO/STAO gelangt als Füllgradsignal zur Schaltung nach Fig. 7· Ist dagegen ERAO = 1, so wird das Ausgangssignal an der Klemme 264 = 0. Auf dieser Weise sind also Elemente 37, 38, 3I und 32 der Fig. 2 erläutert.

Fig. 11 gibt einen ersten Zusammenbau von vier Anordnungen nach Fig. 1, der vier. Datenquellen 6Ο...63, vier Datenziele 64...67 und vier der erwähnten Anordnungen 68...71 enthält. Die Datenpufferspeicher in den Ausgangsleitungen sind mit Querstrichen angegeben. Der erste Dateneingang und der erste Datenausgang eines Moduls sind jeweils mit einer "0" angegeben, der zweite Dateneingang und der zweite Datenausgang jeweils mit

709884/0781

273120Q

einer "1". Die Moduln sind in eine Schleife aufgenommen. In diesem Fall wird die Steuerung der Datenübertragung durch die zwei bedeutsamsten Datenbits versorgt, die die Datenquellen aussenden, und werden mit übertragen. Die Datenbits der ersten und zweiten Dateneingabestrecke werden mit CI, C2 bzw. D1, D2 bezeichnet. Die Datenziele (zum Beispiel Peripheriegeräte) 6k...67 haben beispielsweise Zielkodes (destination) 00, 01, 10, 11. Die folgenden logischen Funktionen gelangen dabei an die Klemmen 8 bzw. 10:

68 : cT.C~2 dT.D2

69 : ÖT.C2 dT.D2

70 : CI.C2 DI.D2 71 : C1.C2 DI.D2

Diese logischen Funktionen werden je Modul durch zwei gesonderte Gatter verwirklicht. Zum Beispiel bei 8 Moduln sind es ebenfalls zwei logische Gatter, die je drei Eingänge aufweisen. Weiter werden alle Klemmen 11 ständig mit einem logischen ^WO^M-Signal verbunden. Dadurch haben die sich durch die Schleife bewegenden Signale Priorität, um die Möglichkeit von überlastung zu verringern. In bestimmten Fällen können sich zusätzliche Massnahmen erforderlich machen, um eine Gesamtüberlastung zu verhindern. Eine derartige Massnahme

709884/0781

PHN 8470 17.6.77

273120Q

kann darin bestehen, dass ein zusätzlicher Modul in die Schleife seriell aufgenommen wird, an die keine Datenquelle angeschlossen ist.

Fig. 12 zeigt einen weiteren Zusammenbau von vier Anordnungen nach Fig. 1, der vier Datenquellen 80...83, vier Datenziele 84...87 sowie vier der erwähnten Moduln 88...91 enthält, · die in diesem Fall gemäss einer sich verzweigenden Struktur angeordnet sind: die Datenausgabestrecken der Moduln 88 und 89 sind jeweils mit Dateneingabestrecken der Moduln 90 und 91 verbunden. Die Steuerung der Datenübertragung kann hier ebenfalls durch die zwei bedeutsamsten Datenbits erfolgen, die wiederum mit C1 und C2 (erste Dateneingabestrecke) bzw. D1 und D2 (zweite Dateneingabestrecke) bezeichnet sind. Die Adressenbits werden wie folgt benutzt: in den Moduln 88 und 89 werden C1 bzw. D1 den Klemmen 8 bzw. 10 zugeführt. In den Moduln 9° und 91 gelangen die Datenbits C2 bzw. D2 an die Klemmen 8 bzw.

10. Die Anordnungen nach Fig. 11 und 12 bieten gegenseitig verschiedene Vorteile. Die Vorteil der Fig. 11 bestehen darin, dass weniger Moduln benötigt werden (für grössere Anzahlen von Quellen/Zielen); die Vorteile der Fig.

12 bestehen darin, dass die Nachrichten weniger

709884/0781

PHN 8^7 17.6.77

Moduln zu passieren brauchen (bei grösseren Anzahlen von Quellen/Zielen); Nachrichten die Übertragung gegenzeitig nicht so schnell stören; das Netz-r werk arbeitet beim Versagen eines Moduls zum Teil weiter; es werden keine zusätzlichen Gatter für die Adressensteuerung benötigt; es ist möglich, beim Übertragen die Adresse der Datenquelle für die des Datenziels einzusetzen. Denn hinter den Moduln 88 und 89 sind die Adressenbits C1 und D1 verarbeitet und somit frei. Auf diese Weise kann die Breite des Datenweges gering gehalten werden, wenn der Empfänger die Quellenadresse wissen muss. Es sei noch darauf hingewiesen, dass Datenquellen gleichzeitig als Ziel arbeiten können, wenn sie nämlich zweifach mit dem Netzwerk verbunden sind.

Fig. 13 zeigt einen weiteren Zusammenbau dreier Anordnungen nach Fig. 1, der eine Daten quelle 100, ein Datenziel 101 sowie drei Anordnungen 102... 10*1 nach Fig. 1 enthält. Wenn der Datenpufferspeicher zwischen dem Modul 102 und dem Datenzieln 101 leer ist bzw. freie Speicherkapazität übrig hat, wird die Dateneingabeleitung der Datenquelle 100 mit diesem Datenpufferspeicher direkt verbunden. Hat der erwähnte Datenpufferspeicher keine freie Speicherkapazität mehr, so wird die erwähnte Dateneingabeleitung mit dem.

709884/0781

^PHN

Datenpufferspeicher in der zum Modul 103 führenden Datenausgabeleitung verbunden (wenn hier Platz ist, sonst tritt eine Wartesituation ein). Dieser Vorgang wird so dadurch gesteuert, dass im Modul 102 die Klemme 8 (DES©) die Information der Klemme kO (STAO) empfängt und die Bestimmung also durch die Verfügbarkeit des Ausgabepufferspeichers der er- · sten Datenausgabestrecke bestimmt wird. Die Moduln 103 und 104 werden auf analoge Weise gesteuert, so dass jede aus der Datenquelle 100 herrührende Nachricht wenn möglich im ersten freien, mit ¹¹O" bezeichneten Datenausgabepufferspeicher der Moduln 102...104 gespeichert wird. Sind sie alle drei voll, wird zunächst der mit "1" bezeichnete Datenausgabepufferspeicher des Moduls 10^ gefüllt und in dieser Reihenfolge die Puffer "1" der Moduln 103 und 102. Wenn zu einem bestimmten Zeitpunkt das Datenziel 101 Informationen aufnimmt, leert sich der "0"-Datrnausgabepufferspeicher des Moduls 102."Die Klemmen 11 der Moduln 102, 103 und ΛΟ^Ι empfangen alle kontinuierlich ein logisches "1"-Signal und die Klemmen 10 ein logisches "0^M-Signal. Wenn also der "O"-Datenpufferspeicher (der "erste") des Moduls 102 leer ist, wird er mit erster Prioritat mit den Informationen aus dem "O"-Ausgabepufferspeicher des Moduls IO3 und mit niedrigerer

709884/0781

PHN 8470

Priorität mit den direkt aus der Datenquelle 100 herrührenden Informationen gefüllt. Wenn der "0"-

Ausgabepufferspeicher des Moduls 103 leer ist,, wird er mit erster Priorität mit den Informationen aus dem "O"-Ausgabepufferspeicher des Moduls 104 gefüllt. Nur wenn die beiden Ausgabepufferspeicher des Moduls 104 und der "O"-Ausgabepufferspeicher · des Moduls 103 leer sind, kann letzterer mit den Informationen des "1"-Ausgabepufferspeicners des Moduls 102 gefüllt werden. So werden also die gespeicherten Nachrichten so abgesandt, dass die älteste auch zuerst abgeführt wird (FIFO-System). Dabei sind also sechs auffolgende Stellen mit folgender Rangordnung der Datenpufferspeicher vorhanden:

:; 102-0; 103-0; 104-0; 104-1; 103-1; 102-1.

Durch die wiederholte Ringkopplung können keine Informationen verloren gehen. Die Kapazität des Netzwerks kann durch Verlängerung der Modulreihe zwischen dem ersten Modul (102) und dem letzten Modul (lOk) und durch Verbindung aller Moduln dieser Reihe entsprechend dem Modul 103 mit ihren jeweiligen Vorgängern und Nachfolgern leicht vergrössert werden; stets sind die ersten Dateneingäbe- und Datenausgabestrecken mit dem vorangehenden Modul der Reihe und die zweite Dateneingabe-

701884/0781

9O PHN 8'ιΤΟ

273120Q ^Ί7·⁶·⁷⁷

und Datenausgabestrecke mit dem folgenden Modul der Reihe verbunden.

Fig. 1^ zeigt einen weiteren Zusammenbau von vier Anordnungen nach Fig. 1, der eine Datenquelle 130, ein Datenziel I31 und vier Anordnungen 132...135 nach Fig. 1 enthält. Das Netzwerk dient zum Sortieren von Datennachrichten, die aus der Datenquelle 130, herrühren. In diesem Beispiel steuert die Datenquelle 130 jeweils vier (oder fünf) Nachrichten, wobei der gegenseitige zeitliche Abstand keine Rolle spielt. In diesem Fall werden in jedem Modul die gleichen Verbindungen hergestellt: die erste Datenausgabestrecke wird zur ersten Dateneingabestrecke ringgekoppelt. Die Klemme *»0 (STAO) ist mit der Klemme 10 (DES 1) verbunden, so dass der "O"-Datenpufferspeicher stets als erster gefüllt wird. Weiter ist die Klemme 8 (DESO) mit der Klemme 9 (CREQ 1) verbunden. Wenn also über die zweite Datenleitung eines Moduls keine Nachricht ankommt, bleibt die z.z. gespeicherte Information im ersten Ausgabepufferspeicher dieses Moduls. Kommt tatsächlich diese Nachricht an, haben beide Nachrichten das gleiche Zielsignal, u.z\i. für dai zweiten Datenausgabepufferspeicher dieses Moduls, so dass es eine Streitigkeit gibt. Die Klemme 11 (das Sig-

709884/0781

20 PHN 8470

nal PRl) ist mit einem Ausgang einer nicht dargestellten Vergleichsschaltung zur Beseitigung dieser Streitigkeit verbunden. Diese Vergleichsschaltung kann beispielsweise den Wert der zwei ankom— menden Nachrichten vergleichen. Wenn die über die zweite Dateneingabeleitung ankommende Information einen geringeren Wert hat als die im "0"—Datenausgabepufferspeicher des betreffenden Moduls gespeicherte Information, so empfängt die Klemme 11 eine logische "0", was bedeutet, dass die in diesem Modul gespeicherte Information zum folgenden Modul weitergeleitet und die neu angebotene Information in jenem Modul gespeichert wird. Im entgegengesetzten Fall wird die neu ankommende Information zum folgenden Modul weitergeleitet.

Schliesslich ist die Folge der Datennachrichten derart gespeichert, dass die grösste in Richtung auf das Datenziel vorn steht. Löschen erfolgt durch das Zuführen einer Nachrichtenfolge mit dem Wert "01". Andere Vergleichskriterien sind ebenfalls durchführbar.

Die erwähnten Anordnungen können vorteilhaft als integrierte Schaltungen realisiert werden, und zwar in verschiedenen Technologien mit der darin üblichen logischen Bausteinen. Ein Modul, z.B. nach Fig. 2 kann auf einem einzigen

709884/0781

7Q PHN 8470

* 17.6.77

Substrat Platz finden, das anderenfalls auch mehreren Moduln PlatzlüJeten kann. Schliesslich kann bei einer sehr breiten Datenstrecke ein Modul auch über mehrere Substratstücke (chips) verteilt sein.

?0tll4/07l1

Claims

- yr-

. PHN 8'+7O 17.6.77

PATENTANSPRÜCHE:

Anordnung zum Steuern von Datenflüssen mit wenigstens einer ersten Dateneingabeleitung und einer zweiten Dateneingabeleitung, wenigstens einer ersten Datenausgabeleitung und einer zweiten Datenausgabeleitung, weiter mit einem Verbindungsnetzwerk, das mit den Dateneingabeleitungen und den Datenausgabeleitungen verbunden ist, und mit einer Steuereinheit zur Steuerung des Verbindungsnetz— Werkes für die Herstellung einer Verbindung zwischen einer Dateneingabe- und einer Datenausgabeleitung, dadurch gekennzeichnet, dass zwischen dem Verbindungsnetzwerk und jeder genannten Datenausgabeleitung ein gesonderter Datenausgabepufferspeicher geschaltet ist, dass die Steuereinheit über eine Signalleitung mit dem Verbindungsnetzwerk verbunden ist, um in diesem Netzwerk selektiv entweder alle Verbindungen abzublocken oder eine einzige Verbindung zwischen einer vorausbestimmten genannten Dateneingabeleitung und einer vorausbestimmten genannten Datenausgabeleitung herzustellen, oder mindestens zwei verschiedene Verbindungen zwischen vorausbestimmten genannten Dateneingabe- und Datenausgabeleitungen zusammen herzustellen und dass die erwähnte Signalleitung weiter mit einem Eingang eines logischen Netzwerkes verbunden ist, um zur Begleitung einer ge-

709884/0781

2PHN 8470 17.6.77

>7.31200

steuerten Verbindungsrichtung aus einer Dateneingabeleitung für diese Dateneingabeleitung ein Bestätigungssignal (copy acknowledge) selektiv zu erzeugen, und dass weiter die erwähnte Steuereinheit pro Dateneingabeleitung Mittel zum Empfangen von Bestimmungssignalen zur Steuerung der erwähnten Verbindungsrichtungen enthält.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuereinheit auch einen Eingang für ein Prioritätssignal aufweist, um zusammen mit den erwähnten Bestimmungssignalen die erwähnten einfachen bzw. mehreren Verbindungen zu steuern und beim Auftreten zweier entsprechender Bestimmungssignale für den gleichen Datenausgabepufferspeicher zumindest eine vorausbestinimte , von einem vorliegenden Bestimmungssignal gefragte Verbindung zum betreffenden Datenausgabepufferspeicher abzublocken.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass mindestens drei Dateneingabeleitungen und mindestens drei Datenausgabeleitungen vorgesehen sind und dass das erwähnte Verbindungsnetzwerk eine daran angepasste Kreuzschaltung (crossbar) ist.

k. Anordnung nach Anspruch 1, 2 oder 3> dadurch gekennzeichnet, dass die erwähnten Be-

709884/0781

PHN 8470

stimmungssignale ein Anfragesignal einer weiterzuleitenden Information (copy request) und ein Zielsignal (destination) für eine der erwähnten Ausgabeleitungen enthalten.

5. Anordnung nach einem der Ansprüche 1 bis k, dadurch gekennzeichnet, dass je Datenausgabepufferspeicher eine Anwesenheitsleitung mit einem Ausgang der Steuereinheit verbunden ist; um nach einer Datenübertragung auf einen Datenausgabepufferspeicher das Vorhandensein von Daten zu signalisieren, die über eine Datenausgabeleitung tibertragen werden müssen.

6. Anordnung nach Anspruch 5» dadurch gekennzeichnet, dass je Datenausgabepufferspeicher eine gesonderte Löschsteuerleitung mit einem Eingang der Steuereinheit verbunden ist, um nach einer Datenübertragung aus einem Datenausgabepuffer— speicher das erwähnte Anwesenheitssignal für diesen Datenausgabepufferspeicher unwirksam zu machen.

7 t Anordnung nach Anspruch 5 oder 6, dadurch, gekennzeichnet, dass je Datenausgabepufferspeicher eine Füllstandschaltung (31 ι 32) mit mindestens zwei Ständen vorhanden ist, deren Stand bei einer empfangenen Information erhöht und bei einer abgesandten Information erniedrigt wird.

709884/0781

PHN 8^70 17.6.77

27312OQ

8. Anordnung zum Steuern von Datenflüssen mit mindestens einer ersten und einer zweiten Anordnung nach Anspruch 6 oder 7> dadurch gekennzeichnet, dass eine vorausbestimmte Datenausgabeleitung der erwähnten ersten Anordnung mit einer vorausbestimmten Dateneingabeleitüng der erwähnten zweiten Anordnung und dass weiter die der vorausbestimmten Datenausgabeleitung zugeordnete Anwesenheitsleitung mit erwäluiten, der vorausbestimmten Dateneingabeleitung zugeordneten Mitteln zum Arbeiten als Anfragesignal und ausserdem ein Ausgang der Steuereinheit der erwähnten zweiten Anordnung mit der der vorausbestimmten Datenausgabeleitung zugeordneten Löschsteuerleitung zum übertragen des erwähnten Bestätigungssignals verbunden ist.

9. Anordnung zum Steuern von Datenflüssen mit einer Folge von (o..n..j) Anordnungen nach Anspruch 5» 6 oder 7i dadurch gekennzeichnet, dass zur Bildung eines atmenden Pufferspeichers mit altersmässiger Datenabführung (FIFO-Pufferspeicher) der (n-i). Anordnung der Folge der zweite Datenausgang mit dem ersten Dateneingang der n. Anordnung der Folge verbunden ist, das der erste Dateneingang der n. Anordnung der Folge mit dem zweiten Dateneingang der (n-i). Anordnung der Folge verbunden ist, dass jedoch der zweite

709884/0781

PHN 8*170 17.6.77

Datenausgang der j. Anordnung der Folge mit ihrer zweiten Dateneingang verbunden ist, und dass weiter der erste Dateneingang und der erste Datenäusgang der O. Anordnung der Folge Eingang bzw. Ausgang der ganzen Folge bilden, dass weiter die Zielsignale des zweiten Dateneingangs stets den ersten Datenausgang anzeigen und die Zielsignale des ersten Dateneingangs durch das Anvesenheitssignal des Datenausgabepufferspeichers des ersten Datenausgangs gebildet werden.

10. Anordnung nach Anspruch 9» dadurch gekennzeichnet, dass durch ein Prioritätssignal stets der zweite Dateneingang den Vorrang vor dem ersten hat.

11. Anordnung zum Steuern von Datenflüssen mit mindestens einer Anordnung nach einem der Ansprüche 1 bis 7 in der Ausführung als integrierte Schaltung.

709884/0781