DE2725613A1 - Speicherschaltung und verfahren zu ihrem betrieb - Google Patents

Speicherschaltung und verfahren zu ihrem betrieb

Info

Publication number
DE2725613A1
DE2725613A1 DE19772725613 DE2725613A DE2725613A1 DE 2725613 A1 DE2725613 A1 DE 2725613A1 DE 19772725613 DE19772725613 DE 19772725613 DE 2725613 A DE2725613 A DE 2725613A DE 2725613 A1 DE2725613 A1 DE 2725613A1
Authority
DE
Germany
Prior art keywords
memory
switching elements
storage
memory cell
potential difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772725613
Other languages
English (en)
Other versions
DE2725613C2 (de
Inventor
Ekkehard Fritz Dipl Ph Miersch
Dominic Patrick Spampinato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE2725613A1 publication Critical patent/DE2725613A1/de
Application granted granted Critical
Publication of DE2725613C2 publication Critical patent/DE2725613C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Description

Böblingen, den 6. Juni 1977 moe-se/som
Anmelderin: IBM DEUTSCHLAND GmbH Pascalstraße 100 7000 Stuttgart
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: YO 975 059
Bezeichnung: SPEICHERSCHALTUNG UND VERFAHREN ZU IHREM BETRIEB
709852/0787
Die Erfindung betrifft eine Speicherschaltung mit Zwei-Transistor-Speicherzellen nach dem Oberbegriff des Patentanspruchs 1 sowie ein zugehöriges Betriebsverfahren. Derartige Speicher finden typische Anwendung in integrierten Halbleiterspeicheranordnungen für Datenverarbeitungseinrichtungen.
Eine der Schwierigkeiten mit Ein-Element-Speicherzellen, wie sie in der US-Patentschrift 33 87 286 angegeben sind, hängt mit der Tatsache zusammen, daß dabei eine gewöhnlich aus polykristallinem Silicium gebildete gemeinsame Speicherelektrode benutzt wird, die einen großen Flächenbereich des Halbleiterplättchens (Chip) bedeckt, wobei sich auf dem tiberwiegenden Flächenanteil eine dünne Oxidschicht befindet. Als Folge dieser strukturellen Anordnung führt jeder Oxiddefekt (pin hole) zu einem Kurzschluß zwischen der gemeinsamen einen Speicherelektrode und der anderen Elektrode des Speicherkondensators einer solchen Speicherzelle. Angesichts des dafür in Frage kommenden relativ großen Flächenbereichs ist die Wahrscheinlichkeit für das Auftreten eines solchen Defektes und einen daraus resultierenden Verlust an Ausbeute ziemlich hoch.
Ein weiteres Problem bei derartigen Ein-Element-Speicherzellen beruht auf der Tatsache, daß bei Selektion einer Wortleitung der daraus resultierende Wechselstromfluß in der einen relativ großen Widerstandswert aufweisenden Speicherelektrode einen die benachbarten Zellen nachteilig beeinflussenden Störspannungseffekt bewirkt. Schließlich sind Ein-Element-Speicherzellen sehr empfindlich gegenüber Störimpulsen sowie hinsichtlich von Toleranzerfordernissen, Leckströmen und dergleichen.
Einige der genannten Schwierigkeiten werden durch den Übergang zu Zwei-Element-Speicherzellen überwunden, die ebenfalls annt sind, vgl. z.B. aus dem IBM Technical Disclosure
TO 975 059 709852/0787
Bulletin, Vol. 18, No. 3, August 1975, Seiten 786/787. Ein Vorteil dieser Zwei-Element-Speicherzellen liegt in der Tatsache, daß dabei ein hohes MaB an Symmetrie erreicht ist, was sich vorteilhaft auf das differentielle Abfühlen der Speicherinformation auswirkt und in einer ausgezeichneten Gleichtaktunterdrückung und relativ freizügigen Toleranzfestlegung resultiert.
Unter dem Aspekt der Leistungsfähigkeit (Performance) jedoch erscheint auch die bekannte Zwei-Element-Speicherzelle noch verbesserungsbedürftig. In der bekanntgewordenen Form benutzt sie z.B. zwei Kondensatoren, deren gemeinsamer Verbindungspunkt ;auf Massepotential liegt. Als Folge davon weist jeder (Speicher-) Kondensator seinen eigenen Lade-/Entladepfad auf, wobei etwaige Abweichungen in diesen beiden Pfaden, z.B. unter Leckstromgesichtspunkten, nicht ohne weiteres kompensiert sind. Auch was die Größe des bei der Zwei-Element-Speicherzelle erzielbaren Lesesignals betrifft, wäre eine weitere Verbesserung wünschenswert.
Die Aufgabe der vorliegenden Erfindung besteht in einer weiteren Verbesserung derartiger Speicherzellen hinsieht-
lieh der oben genannten Gesichtspunkte.
Die zur Lösung dieser Aufgabe wesentlichen Merkmale finden sich in den Patentansprüchen. Zusammengefaßt sieht die Erfindung eine verbesserte Zwei-Element-Speicherzelle vor, bei der ein einziger Speicherkondensator pro Speicherzelle zwischen zwei Transistoren angeordnet ist.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
YO 975 059 709852/0787
-•9 -
Bs zeigen:
Fig. 1 die Schaltung der Speicherzelle nach der
Erfindung,
JFig. 2 verschiedene Spannungsverläufe zu ihrem
Betrieb und
j. 3 eine Darstellung einer Anordnung mit mehreren
! derartigen Speicherzellen.
!Fig. 1 zeigt in einem schematischen Schaltbild ein Ausführungsjbeispiel der vorgeschlagenen Zwei-Element-Speicherzelle mit einem einzigen Speicherkondensator pro Speicherzelle. Dieser Speicherkondensator C ist zwischen die beiden Feldeffekttransistoren 1 und 3 eingeschaltet. Deren Gate-Elektroden 5 und 7 sind miteinander an die Wortleitung WL angeschlossen. Die Source-Drain-Strecke des FET1 liegt zwischen der einen Seite des Speicherkondensators C und der Bit-Auswahlleitung BL1.
In gleicher Weise liegt die Source-Drain-Strecke des FET3 zwischen der anderen Seite des Speicherkondensators C und der Bit-Auswahlleitung BLO. Anzumerken ist in diesem Zusammenhang, daß die Feldeffekttransistoren 1 und 3 auch durch andere Schaltelemente ersetzt werden können.
Zur Erläuterung des Betriebs der in Fig. 1 gezeigten Speicher- ! zelle soll auf Fig. 2 Bezug genommen werden. Dabei ist angenom-j men, daß die Feldeffekttransistoren N-Kanal Feldeffekttran- \ sistoren vom Anreicherungstyp sind. Zum Einschreiben eines ' bestimmten Binärzustandes in die Speicherzelle wird die Wortleitung WL aktiviert. Zusätzlich wird eine Bit-Auswahlleitung auf einen hohen Potentialwert und die andere auf einen niedrigen Potentialwert gelegt bzw. gehalten. Der demgegenüber entgegengesetzte Speicherzustand wird in die Speicherzelle durch Anlegen entsprechend vertauschter Potentiale eingeschrieben.
TO975059 709852/0787
[Konkret ist in dem beschriebenen Ausführungsbeispiel zum {Einschreiben einer "1", die Leitung BL1 auf die Spannung Vv und die Leitung BLO auf OV gelegt, wobei die Wortleitung WL !ebenfalls potentialmäßig angehoben ist. Dieser Vorgang ist lim ersten Zeitabschnitt in Flg. 2 dargestellt. Das Einschreibet ι des Binärzustands "0" ist im dritten Zeitintervall gezeigt, j wobei die Potentiale der Leitung BLO und BL1 entsprechend ver- !tauscht sind.
j Zum Lesen des Speicherzustandes der Speicherzelle wird zunächsi j die parasitäre Kapazität C. der Leitungen BLO und BL1 auf +Vv aufgeladen und dann isoliert. Anschließend wird die Wortleitung aktiviert. Das auf den Leitungen BLO und BL1 sich einstellende Differenzsignal entspricht der folgenden Beziehung
2 + C^/Cg
Dabei stellen V 1 und V2 die jeweils an den Schaltungspunkten 9 und 11 in Fig. 1 gespeicherten Potentiale dar. Es ist ersichtlich, daß das beim Abfühlen verfügbare Differenzsignal am Speicherkondensator C zwischen den Leitungen BLO und BL1 gegenüber dem Abfühlsignal bei EIn-Elernent- bzw. Zwei-Element-Speicherzellen der bekannten Art größer ist. Das nach der Erfindung verfügbare Abfühlsignal ist effektiv viermal größer als das der bekannten Ein-Element-Speicherzelle bzw. zweimal größer als das der mit zwei Speicherkapazitäten aufgebauten Zwei-Element-Speicherzelle bei jeweils gegebenem Verhältnis der Kapazitäten C1 /C .
OS S
Anzumerken ist in diesem Zusammenhang, daß bei der bekannten Ein-Element-Speicherzelle das zum Erkennen des binären Speicherzustandes benutzte Referenzsignal auf den Mittenwert des Signals AV gelegt wird, so daß das Abfühlsignal 1/2 AV beträgt In der mit zwei Speicherkondesantoren ausgestatteten Zwei-Element-Speicherzelle ist das Abfühlsignal AV, wogegen es bei der mit einem einzigen Kondensator aufgebauten Speicher-
10975059 709852/0787
zelle nach der Erfindung 2AV beträgt, vgl. dazu ebenfalls die Darstellung in Fig. 2.
Wie aus Fig. 1 ersichtlich ist, ist der Speicherkondensator C zwischen die Feldeffekttransistorschalter 1 und 3 in einer Welse eingeschaltet, daß er potentialraäßig schwebend (floating) ist. Das daraus erzielbare Abfühlsignal macht die ansonsten zur Festlegung eines für die Speicherzustandserkennung erforderlichen Referenzpegels gebrauchten Referenz-Zellen (dummy cells) entbehrlich. Die genannte schwebende Eigenschaft des Speicherkondensators C wirkt dabei in Richtung einer Miniroisierung des Einflusses etwa in den Kanalbereichen der Schaltelemente verbleibender Ladungen, da ein nahezu gleicher Ladungsanteil in beiden Hälften der Speicherzelle aufrechterhalten wird. Mit anderen Worten, beide FET-Kanalbereiche auf den gegenüberliegenden Seiten des Speicherkondensators halten beim Abfragen der Speicherzelle denselben Ladungsbetrag aufrecht. Demgegenüber wird bei Ein-Element-Speicherzellen typischer Art die im Kanalbereich zurückbleibende Ladung vom Abfühlsignal abgezogen, so daß ein bedeutend kleineres Signal abgefühlt wird.
In Fig. 3 sind Speicherzellen der in Fig. 1 gezeigten Art (z.B. 13), in einer Speicheranordnung gezeigt. Der Einfachheit halber sind für die Anschaltung der Bit-Auswahlleitung in der Speicheranordnung die Schalter als mechanische Schalter dargestellt, z.B. 15 und 17. Werden beispielsweise die Schalter 15 und 17 zusammen mit einem entsprechenden Signal des Wortleitungstreibers 21 entsprechend einer Leseoperation für die Speicherzelle 13 eingestellt, wird das Differenzsignal 2AV über die Schalter 15 und 17 auf die Eingangsleitungen des Leseverstärkers 19 geleitet. Dabei kann es sich um einen typischen Differenzverstärker bekannter Art handeln.
7098S2/0787
Ein zusätzliches wichtiges Merkmal der mit nur einem einzigen Speicherkondensator pro Speicherzelle ausgestatteten Zwei-Element-Speicherzelle nach der Erfindung besteht darin, daß diese Speicherzelle weitgehend hinsichtlich der Leckstromverhältnisse kompensiert ist. Um das zu verdeutlichen, soll einmal angenommen werden, daß der Schaltungspunkt 9 auf beispielsweise +V und der Schaltungsknoten 11 auf OV aufgeladen 'ist. Weiterhin soll angenommen werden, daß das Potential am Schatungspunkt 9 infolge Leckstrom zu sinken beginnt. Dann wird das Potential am Schaltungspunkt 11 seinerseits dem !Spannungsabfall am Schaltungspunkt 9 folgen. Im Ergebnis bleibt die Potentialdifferenz über dem Speicherkondensator C und damit das Abfühlsignal im wesentlichen konstant, was
'aus der oben angegebenen Beziehung deutlich wird.
■Je nach den elektrischen Eigenschaften der Bauelemente wird jjedoch schließlich ein Punkt erreicht, an dem eine Leckstromkompensation nicht mehr länger auf diese Weise möglich ist. Zu diesem Zeitpunkt muß die Speicherinformation wieder aufgefrischt werden, d.h., die Daten müssen ausgelesen und 'mit ihren ungestörten Potentialwerten wieder in die Speicher-
!zelle zurückgeschrieben werden. Damit ist die Speicherzelle zwar grundsätzlich eine dynamische; nach außen hin unterscheidet sie sich durch die Auffrischoperationen jedoch nicht mehr von einer statischen Speicherzelle.
Wie bereits erwähnt wurde, weist die hier vorgeschlagene mit nur einem einzigen Speicherkondensator pro Speicherzelle auskommende Zwei-Element^Speicherzelle wegen ihres hohen Symmetriegrades auch sehr gute Gleichtaktunterdrückungseigenschaften auf. Schließlich sind die an die Toleranzbedingungen der Schaltungselemente geknüpften Anforderungen relativ unkritisch .
YO 975 059 7098 52/0787
- sr -
Zur Herstellung der Speicherzellen bzw. einer entsprechenden Speicheranordnung können konventionelle Verfahren angewendet werden. Welter lassen sich derartige Anordnungen mit konventioneller dielektrischer Isolation mit einem zusätzlichen
Maskierungsschritt zur Bildung der Polysilicium/Diffusion-Kontaktierung für den Speicherkondensator herstellen. Ein in diesem Zusammenhang typisches Verfahren ist beispielsweise in der US-Patentschrift 3 706 891 näher behandelt.
YO 975 059 709852/0787
AA
Leerseite

Claims (1)

  1. PATENTANSPRÜCHE
    Speicherschaltung mit zwei steuerbaren Schaltelementen pro Speicherzelle und kapazitiver - vorzugsweise binärer Informationsspeicherung, bei der die Schaltstrecken der Schaltelemente je mit einer Bit-Auswahlleitung und die Steuerelektroden der Schaltelemente mit einer Wort-Auswahlleitung verbunden sind, dadurch gekennzeichnet, daß zwischen den Schaltstrecken der beiden Schaltelemente (1, 3) ein einzelnes kapazitives Speicherelement (C )
    angeordnet ist.
    Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltelemente Feldeffekttransistoren und die Schaltstrecken die Source-Drain-Strecken der Feldeffekttransistoren sind.
    Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das einzelne kapazitive Speicherelement ein Kondensator ist.
    Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die beiden Kondensatorelektroden je mit der gleichen Elektrode der beiden Schaltelemente verbunden sind.
    Verfahren zum Betrieb einer Speicherschaltung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Einschreiben einer Speicherinformation in eine Speicherzelle auf dem zugehörigen Paar von Bit-Auswahlleitungen zwei unterschiedliche Potentiale (z.B. V und OV) eingestellt werden und die die entsprechende Speicherinformation kennzeichnende Potentialdifferenz über ein die Schaltelemente (1, 3) Ie: tend steuerndes Wort-Auswahlsignal (WL) auf das Speicher-
    YO 975 059 709852/0787
    ORIGINAL INSPECTED
    element (C ) übertragen und anschließend durch Sperrung der Schaltelemente dort isoliert gespeichert wird, und daß zum Auslesen der Speicherinformation aus einer Speicherzelle über die mit dem Speicherelement verbun- : denen Schaltelemente eine Verbindung zu den zugehörigen ' Bit-Auswahlleitungen (BLO, BL1) hergestellt wird, i so daß sich auf diesen die gespeicherte Potentialdifferenz ausbilden und in an sich bekannter Weise festgestellt werden kann.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
    I vor einem Auslesevorgang die Bit-Auswahlleitungen bei
    , Sperrung der mit den Speicherelementen verbundenen
    i Schaltelemente auf das höhere der die Potentialdifferenz
    ' bildenden Potentiale aufgeladen werden.
    J7. Verfahren nach den Ansprüchen 5 oder 6, dadurch ge-
    I kennzeichnet, daß zur Aufrechterhaltung der Speicher-
    j information in zeitlichen Abständen die zugehörige
    j volle Potentialdifferenz über dem Speicherelement
    ! erneuert wird.
    XO975059 709852/0787
DE2725613A 1976-06-17 1977-06-07 Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb Expired DE2725613C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/697,188 US4103342A (en) 1976-06-17 1976-06-17 Two-device memory cell with single floating capacitor

Publications (2)

Publication Number Publication Date
DE2725613A1 true DE2725613A1 (de) 1977-12-29
DE2725613C2 DE2725613C2 (de) 1984-05-24

Family

ID=24800170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2725613A Expired DE2725613C2 (de) 1976-06-17 1977-06-07 Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb

Country Status (8)

Country Link
US (1) US4103342A (de)
JP (1) JPS52154314A (de)
CA (1) CA1095620A (de)
DE (1) DE2725613C2 (de)
FR (1) FR2355358A1 (de)
GB (1) GB1523094A (de)
IT (1) IT1115344B (de)
NL (1) NL7704931A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004557A1 (de) * 1978-04-03 1979-10-17 International Business Machines Corporation Kapazitiver, integrierter Halbleiterspeicher

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2740113A1 (de) * 1977-09-06 1979-03-15 Siemens Ag Monolithisch integrierter halbleiterspeicher
JPS5634179A (en) * 1979-08-24 1981-04-06 Mitsubishi Electric Corp Control circuit for memory unit
US4413330A (en) * 1981-06-30 1983-11-01 International Business Machines Corporation Apparatus for the reduction of the short-channel effect in a single-polysilicon, one-device FET dynamic RAM array
GB2144937B (en) * 1981-08-05 1986-02-19 Gen Instrument Corp A storage cell suitable for use in a storage cell logic array
JPS6033518U (ja) * 1983-08-10 1985-03-07 金子農機株式会社 穀物搬送装置
JPS6116099A (ja) * 1984-06-29 1986-01-24 Sharp Corp ダイナミック型半導体記憶装置
FR2595160A1 (fr) * 1986-02-28 1987-09-04 Eurotechnique Sa Cellule memoire couplee et memoire dynamique comportant une telle cellule
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
JPH02168492A (ja) * 1988-12-21 1990-06-28 Nec Corp ダイナミックｒａｍのメモリセル
US5293563A (en) * 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
JP2719237B2 (ja) * 1990-12-20 1998-02-25 シャープ株式会社 ダイナミック型半導体記憶装置
US5363327A (en) * 1993-01-19 1994-11-08 International Business Machines Corporation Buried-sidewall-strap two transistor one capacitor trench cell
KR0146075B1 (ko) * 1995-05-25 1998-11-02 문정환 반도체 메모리 셀
WO2003052829A1 (en) * 2001-12-14 2003-06-26 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6888187B2 (en) * 2002-08-26 2005-05-03 International Business Machines Corporation DRAM cell with enhanced SER immunity
US7164595B1 (en) * 2005-08-25 2007-01-16 Micron Technology, Inc. Device and method for using dynamic cell plate sensing in a DRAM memory cell
WO2018044453A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Memory cells and memory arrays
SG11201901211XA (en) 2016-08-31 2019-03-28 Micron Technology Inc Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
CN109690680B (zh) 2016-08-31 2023-07-21 美光科技公司 包含二晶体管一电容器的存储器及用于存取所述存储器的设备与方法
CN109155312B (zh) 2016-08-31 2023-05-02 美光科技公司 存储器单元及存储器阵列
EP3840046A1 (de) 2016-08-31 2021-06-23 Micron Technology, Inc. Speicherzellen und speicherarrays
KR102369776B1 (ko) 2016-08-31 2022-03-03 마이크론 테크놀로지, 인크. 강유전 메모리 셀
CN109155311A (zh) 2016-08-31 2019-01-04 美光科技公司 存储器单元及存储器阵列
WO2018044479A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Sense amplifier constructions
KR102233267B1 (ko) 2016-08-31 2021-03-30 마이크론 테크놀로지, 인크. 강유전체 메모리를 포함하며 강유전체 메모리를 작동하기 위한 장치 및 방법
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN109155145B (zh) 2016-08-31 2022-11-01 美光科技公司 存储器阵列
US11211384B2 (en) 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10083973B1 (en) * 2017-08-09 2018-09-25 Micron Technology, Inc. Apparatuses and methods for reading memory cells
CN110753962A (zh) 2017-08-29 2020-02-04 美光科技公司 存储器电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4420093Y1 (de) * 1966-04-27 1969-08-28
US3463992A (en) * 1966-06-13 1969-08-26 Gen Electric Electrical capacitor systems having long-term storage characteristics
US3585185A (en) * 1968-05-13 1971-06-15 Wyandotte Chemicals Corp Ester-containing polyols
DE2431079C3 (de) * 1974-06-28 1979-12-13 Ibm Deutschland Gmbh, 7000 Stuttgart Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
US3938109A (en) * 1975-02-19 1976-02-10 Intel Corporation High speed ECL compatible MOS-Ram

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004557A1 (de) * 1978-04-03 1979-10-17 International Business Machines Corporation Kapazitiver, integrierter Halbleiterspeicher

Also Published As

Publication number Publication date
US4103342A (en) 1978-07-25
JPS52154314A (en) 1977-12-22
JPS5733632B2 (de) 1982-07-17
GB1523094A (en) 1978-08-31
DE2725613C2 (de) 1984-05-24
IT1115344B (it) 1986-02-03
FR2355358B1 (de) 1979-03-09
FR2355358A1 (fr) 1978-01-13
CA1095620A (en) 1981-02-10
NL7704931A (nl) 1977-12-20

Similar Documents

Publication Publication Date Title
DE2725613C2 (de) Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE4000429C2 (de) Dram
DE2919166A1 (de) Speichervorrichtung
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
EP1103051B1 (de) Ferroelektrische speicheranordnung
DE2647892A1 (de) Eingabepufferschaltung
DE2823854A1 (de) Integrierte halbleiterspeichervorrichtung
DE2129687A1 (de) Digitale Speicherschaltung
DE3046376C2 (de) Halbleiter-Speichervorrichtung
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
EP1097458A1 (de) Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE2523683C2 (de) Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DD141082A5 (de) Datenspeicherzelle
DE19832993C1 (de) Resistive ferroelektrische Speicherzelle
DE19952311B4 (de) Integrierter Speicher mit Speicherzellen vom 2-Transistor/2-Kondensator-Typ
DE2318550B2 (de)
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
DE2935121C2 (de)
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher
DE10322544B3 (de) DRAM-Speicherschaltung
DE2418750C3 (de) MI112 S-Speichertransistor
DE2842545C2 (de) Halbleiterspeicher mit Depletion-Varaktoren als Speicherkondensatoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee