DE2723499A1 - Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen - Google Patents

Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen

Info

Publication number
DE2723499A1
DE2723499A1 DE19772723499 DE2723499A DE2723499A1 DE 2723499 A1 DE2723499 A1 DE 2723499A1 DE 19772723499 DE19772723499 DE 19772723499 DE 2723499 A DE2723499 A DE 2723499A DE 2723499 A1 DE2723499 A1 DE 2723499A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
window
upper insulating
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772723499
Other languages
English (en)
Inventor
Peter Conze
Friedemann Dr Ing Gschwend
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19772723499 priority Critical patent/DE2723499A1/de
Publication of DE2723499A1 publication Critical patent/DE2723499A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Verfahren zum Herstellen eines Fensters
  • in einer Isolierschicht bei Halbleiteranordnungen Die Erfindung betrifft ein Verfahren zum Herstellen eines Fensters in einer aus mindestens zwei Isolierschichten bestehenden Isolierschicht auf der Oberfläche eines Halbleiterkörpers von Halbleiteranordnungen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Fensters, insbesondere Kontaktfensters, in der Isolierschicht von Halbleiteranordnungen anzugeben, welches Fenster ergibt, deren Kanten abgerundet bzw. abgeflacht sind, um ein Abreißen von Leitbahnen oder eine ungleichmäßige Kantenbelegung durch Leitbahnen zu vermeiden. Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß die beiden Isolierschichten derart gewählt werden, daß die obere Isolierschicht für ein bestimmtes Ätzmittel eine größere Ätzrate aufweist als die untere Isolierschicht und daß die obere Isolierschicht die Eigenschaft hat, daß sie durch einen Temperprozeß zum Fließen gebracht werden kann, daß nach dem Aufbringen der beiden Isolierschichten das vorgesehene Fenster zunächst nur in die obere Isolierschicht geätzt wird und daß vor der Fertigstellung des Fensters durch Wegätzen der noch im Fensterbereich verbliebenen unteren Isolierschicht die obere Isolierschicht derart zum Fließen gebracht wird, daß die Fensterkanten sich abflachen.
  • Die untere Isolierschicht wird vorzugsweise derart gewählt, daß sie durch einen Temperprozeß in entsprechender Atmosphäre in das Material der oberen Isolierschicht umwandelbar ist. Diese Umwandlung erfolgt vor der Entfernung der unteren Isolierschicht im Fensterbereich zur Fertigstellung des Fensters. Beim Entfernen der unteren Isolierschicht im Fensterbereich wird unmaskiert geätzt, damit die Kantenabflachung erhalten bleibt.
  • Die untere Isolierschicht besteht beispielsweise aus einem Oxid, vorzugsweise SiO2, und die obere Isolierschicht aus Phosphorglas wie z. B. P20 5/SiO2. Erfolgt der Temperprozeß zur Verflüssigung des Phosphorglases in einer Phosphoratmosphäre, so wird die SiO2-Schicht bei dieser Temperaturbehandlung gleichzeitig in Phosphorglas und damit in das Material der oberen Isolierschicht umgewandelt.
  • Eine Oxidschicht weist beispielsweise eine Dicke von 200 a bis 2000 2 und eine Phosphorglasschicht eine Dicke von 1 um bis 2 ,um auf. Der Temperprozeß in einer Phosphoratmosphäre findet beispielsweise im Temperaturbereich von 900 0C bis 1100 0C statt.
  • Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
  • Die Figur 1 zeigt einen Silizium-Gate-MOS-Transistor im halbfertigen Zustand. Die Anordnung der Figur 1 besteht aus einem Halbleiterkörper 1 aus Silizium vom ersten Leitungstyp, in den von der einen Oberflächenseite aus die Drainzone 2 und die Sourcezone 3 vom zweiten Leitungstyp eingebracht sind. Im Ausführungsbeispiel der Figur 1 hat der Halbleiterkörper 1 den p-Leitungstyp und die Drainzone 2 und die Sourcezone 3 den n-Leitungstyp.
  • Über dem Gatebereich befindet sich in der Mitte des Halbleiterkörpers das dünne Gateoxid 4 und über diesem Gateoxid die Siliziumschicht 5 des Silizium-Gate. Außerdem befindet sich auf der Halbleiteroberfläche noch die Siliziumoxidschicht 6. Die Siliziumoxidschicht 6 ist teilweise und das Gateoxid 4 ganz von der Siliziumschicht 5 bedeckt. Das Gateoxid 4 und die Si02-Schicht 6 bilden zusammen mit dem darüber befindlichen Silizium 5 die Diffusionsmaske zum Eindiffundieren der Drainzone 2 und der Sourcezone 3. Die Siliziumschicht 5 ist polykristallin.
  • Es sind Verfahren bekannt, bei denen nach der Drain-Source-Diffusion im freigelegten Bereich der Halbleiteroberfläche dotiertes oder undotiertes Pyrox (Phosphorglas) abgeschieden wird, aus dem dann die Kontaktfenster herausgeätzt werden. Dotiertes Pyrox hat den Vorteil, daß an den Siliziumkanten entstehende Überhänge, die zu Leitbahnrissen führen können, dadurch beseitigt werden können, daß durch einen Hochtemperaturprozeß das dotierte Pyrox zum Fließen gebracht wird. Dieses bekannte Verfahren wird als "Reflow"-Verfahren bezslchnet. Das bekannte Verfahren hat jedoch den Nachteil, daß bei einer nachfolgenden Kontaktfensterätzung sehr steile Stufen entstehen, die wieder zu Leitbahnabrissen führen.
  • Um dies zu vermeiden, wird gemäß der Erfindung beim Ausführungsbeispiel nach der Herstellung der Drain- und Sourcezonen 2 und 3 anders als beim bekannten Verfahren weiterverfahren, und zwar wird gemäß der Figur 2 vor dem Abscheiden einer hochdotierten Pyroxschicht 8 zunächst eine dünne Oxydschicht 7 auf dem Polysilizium 5 sowie auf der Drainzone 2 und der Sourcezone 3 erzeugt, die eine erheblich kleinere Ätzrate als die danach aufgebrachte Pyroxschicht 8 besitzt.
  • Nach dem Aufbringen der Schichten 7 und 8 wird gemäß der Figur 3 zur Herstellung der Kontaktfenster für die Drainzone 2 und die Sourcezone 3 vor dem eigentlichen "Reflow"-Schritt zunächst so geätzt, daß aufgrund der kleineren Ätzrate die dünne Oxidschicht (etwa 1000 i) noch in Fensterbereich verbleibt. Anschließend erfolgt ein Hochtemperaturprozess zur Verrundung der Fensterkanten. Da die Oberfläche der SiO2-Schicht 7 im Gegensatz zur Oberfläche des Siliziumkörpers 1 bei diesem Hochtemperaturprozeß zur Verflüssigung des P205/SiO2-Gemisches benetzt wird, erhält man gemäß der Figur 4 nicht nur eine Verrundung der oberen, sondern auch der unteren Fensterkante.
  • Gemäß einer Ausführungsform der Erfindung wird der Temperprozeß, bei dem das P205/SiO2-Gemisch aus den genannten Gründen zum Fließen gebracht wird, in einer Phosphoratmosphäre so durchgeführt, daß die dünne SiO2-Schicht 7 im Kontaktfensterbereich in ein PSG-Glas umgewandelt wird. Der Hochtemperaturprozeß findet beispielsweise bei einer Temperatur zwischen 900 und 11000C statt.
  • Die abschließende Kontaktfensterätzung kann ganzflächig und somit unmaskiert erfolgen. Dabei wird das während des Hochtemperaturprozesses entstandene PSG-Glas (7) gemäß der Figur 5 in den Kontaktfenstern entfernt. Da das PSG-Glas in den Kontaktfenstern und die dicke PSG-Schicht auf der übrigen Oberfläche die gleiche Ätzrate aufweisen, bleibt die angestrebte Kantenabflachung, die durch den Glasfluß entsteht, erhalten. Dadurch wird bei der nachfolgenden Metallbedampfung zur Herstellung der Leitbahnen gemäß Figur 6 eine gleichmäßige Belegung der Kontaktfensterstufen durch die Leitbahnen 9 garantiert.
  • Das Verfahren, das hier für den Kontakt Aluminium auf monokristallinen Silizium betrieben wurde, schlägt gleichzeitig auch die Kontaktfensterkanten der Al-polykristallinen Kontakte ab, für die eine analoge Betrachtung gilt.
  • Leerseite

Claims (14)

  1. Patentansprüche 5 Verfahren zum Herstellen eines Fensters in einer aus mindestens zwei Isolierschichten bestehenden Isolierschicht auf der Oberfläche eines Halbleiterkörpers von Halbleiteranordnungen, dadurch gekennzeichnet, daß die beiden Isolierschichten derart gewählt werden, daß die obere Isolierschicht für ein bestimmtes Ätzmittel eine größere Ätzrate aufweist als die untere Isolierschicht und daß die obere Isolierschicht die Eigenschaft hat, daß sie durch einen Temperprozeß zum Fließen gebracht werden kann, daß nach dem Aufbringen der beiden Isolierschichten das vorgesehene Fenster zunächst nur in die obere Isolierschicht geätzt wird und daß vor der Fertigstellung des Fensters durch Wegätzen der noch im Fensterbereich verbliebenen unteren tsolierschicht die obere Isolierschicht derart zum Fließen gebracht wird, daß die Fensterkanten sich abflachen.
  2. 2) Anwendung des Verfahrens nach Anspruch 1 zur Herstellung von Kontaktfenstern.
  3. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die untere Isolierschicht derart gewählt wird, daß sie durch einen Temperprozeß in das Material der oberen Isolierschicht umwandelbar ist.
  4. 4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die untere Isolierschicht vor ihrer Entfernung zur Fertigstellung des Fensters in das Material der oberen Isolierschicht umgewandelt wird.
  5. 5) Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die untere Isolierschicht unmaskiert geätzt wird.
  6. 6) Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als untere Isolierschicht eine Oxidschicht und als obere Isolierschicht Phosphorglas verwendet werden.
  7. 7) Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die untere Isolierschicht aus SiO2 und die obere Isolierschicht aus P205/SiO2 besteht.
  8. 8) Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Temperprozeß in einer Phosphoratmosphäre erfolgt und zur Verflüssigung des Phosphorglases sowie zur Umwandlung der SiO2-Schicht in Phosphorglas verenaet wird.
  9. 9) Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Temperatur, die Zeit und die Konzentratlon der Phosphoratmosphäre beim Temperprozeß derart gewählt werden, daß das Phosphorglas ein flüssiges Glas bildet und gleichzeitig die SiO2-Schicht im Fensterbereich in Phosphorglas umgewandelt wird.
  10. 10) Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Oxidschicht eine Dicke von 200 2 bis 2000 i aufweist.
  11. 11) Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Phosphorglas als obere Isolierschicht eine Dicke von 0,5 #um bis 2 /um aufweist.
  12. 12) Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Temperprozeß bei einer Temperatur zwischen 900°Czwischen und 1100°C durchgeführt wird.
  13. 13) Anwendung des Verfahrens nach einem der Ansprüche 1 bis 12 bei der Herstellung der Kontaktfenster für die Source-und die Drainzone eine Feldeffekttransistors.
  14. 14) Anwendung des Verfahrens nach einem der Ansprüche 1 bis 12 bei der Herstellung der Kontaktfenster zu der polykristallinen Zwischenschicht.
DE19772723499 1977-05-25 1977-05-25 Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen Ceased DE2723499A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772723499 DE2723499A1 (de) 1977-05-25 1977-05-25 Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772723499 DE2723499A1 (de) 1977-05-25 1977-05-25 Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE2723499A1 true DE2723499A1 (de) 1978-12-07

Family

ID=6009770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772723499 Ceased DE2723499A1 (de) 1977-05-25 1977-05-25 Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE2723499A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016925A1 (de) * 1979-02-28 1980-10-15 International Business Machines Corporation Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
EP0034483A2 (de) * 1980-02-14 1981-08-26 Fujitsu Limited Verfahren zur Herstellung eines Musters in einer Schicht für die Herstellung eines Kontaktloches
EP0516334A2 (de) * 1991-05-30 1992-12-02 AT&T Corp. Verfahren zum Ätzen einer Öffnung in einer dielektrischen Schicht über einer integrierten Schaltung und ihre Planarisierung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016925A1 (de) * 1979-02-28 1980-10-15 International Business Machines Corporation Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
EP0034483A2 (de) * 1980-02-14 1981-08-26 Fujitsu Limited Verfahren zur Herstellung eines Musters in einer Schicht für die Herstellung eines Kontaktloches
EP0034483A3 (en) * 1980-02-14 1983-06-08 Fujitsu Limited Process for patterning a layer, for forming a contact through hole
EP0516334A2 (de) * 1991-05-30 1992-12-02 AT&T Corp. Verfahren zum Ätzen einer Öffnung in einer dielektrischen Schicht über einer integrierten Schaltung und ihre Planarisierung
EP0516334A3 (en) * 1991-05-30 1992-12-09 American Telephone And Telegraph Company Method of etching a window in a dielectric layer on an integrated circuit and planarization thereof

Similar Documents

Publication Publication Date Title
DE2422138C2 (de) Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2615754C2 (de)
DE2856147A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE69115118T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors.
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1439737A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE68911778T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers isolierte Leiterbahnen angebracht werden.
DE2723499A1 (de) Verfahren zum herstellen eines fensters in einer isolierschicht bei halbleiteranordnungen
DE2453528C2 (de) Maskierungsverfahren
DE68917840T2 (de) Verfahren zum Herstellen einer dielektrischen Schicht.
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE69020819T2 (de) Verfahren zum Herstellen eines Mesa-MOS-Transistors des Typs SOI.
DE2623419A1 (de) Verfahren zur selektiven oxidation von siliciumsubstraten
DE1564849C3 (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper
DE2150859A1 (de) Verfahren zum Anbringen von kleinen OEffnungen in Isolierschichten bei der Herstellung von Halbleiterbausteinen

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OD Request for examination
OF Willingness to grant licences before publication of examined application
8131 Rejection