DE2623419A1 - Verfahren zur selektiven oxidation von siliciumsubstraten - Google Patents

Verfahren zur selektiven oxidation von siliciumsubstraten

Info

Publication number
DE2623419A1
DE2623419A1 DE19762623419 DE2623419A DE2623419A1 DE 2623419 A1 DE2623419 A1 DE 2623419A1 DE 19762623419 DE19762623419 DE 19762623419 DE 2623419 A DE2623419 A DE 2623419A DE 2623419 A1 DE2623419 A1 DE 2623419A1
Authority
DE
Germany
Prior art keywords
silicon
silicon substrate
silicon oxide
sio2
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762623419
Other languages
English (en)
Inventor
Hideo Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2623419A1 publication Critical patent/DE2623419A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

  • Verfahren zur selektiven Oxidation von Siliciumsubstraten Die Erfindung betrifft ein Verfahren zur selektiven Oxidation von Siliciumsubstraten und insbesondere ein Verfahren zur selektiven Oxidation von Siliciumsubstraten unter Verwendung eines Films aus Siliciumnitrid (Si3N4).
  • Die Isolation zwischen den einzelnen Elementen spielt bei integrierten Halbleiterschaltungen eine wichtige Rolle. Als ein Isolationsverfahren ist das sogenannte Isoplanarverfahren bekannt, bei dem selektiv oxidierte Halbleitersubstrate, beispielsweise aus Silicium, zur Isolation zwischen den Elementen verwendet werden. Kieses Isoplanarverfahren bietet den Vorteil, daß es eine ideale Isolation zwischen den Elementen in bezug auf die dielektrische iurchschlagspannung und in bezug auf parasitäre Kapazitäten bietet, da die zu isolierenden Elemente durch Schichten von Siliciumdioxid (silo2), einem elektrischen Isolator, umgeben sind.
  • Bei einem typischen, herkömmlichen Isoplanarverfahren wird durch selektive Ätzung ein Teil der Oberfläche des Siliciumsubstrats unter Verwendung eines Si 3N4 -Films als maske entfernt, wobei auf der Fläche, an der eine Oxidation erwtiiischt ist, ein Ausnehmungsbereich gebildet wird. Anschließend wird dieser Ausnehmungsbereich unter Bildung einer SiO2-Schicht oxidiert.
  • In diesem Fall entsteht eine SiO2-Schicht, deren Oberflächenniveau mit dem Oberflächenniveau des Siliciumsubstrats zusammen fällt, so daß nach der Oxidation des Siliciumsubstrats eine gesamte, flache Oberfläche entsteht. Jedoch neigen die Kanten an der Außenseite der auf diese Weise gebildeten SiO2-Schicht dazu, aus der Substratoberfläche hervorzuragen, so daß je nach der Anordnung des Ausnehmungsbereichs sogenannte ~Vogelköpfe" gebildet werden, die darauf zurückzuführen sind, daß die Endkanten des Si3N4-Films leicht vom Niveau der Substratoberfläche aufstehen. Die Bildung von derartigen"Vogelköpfen"ist unerwünscht, da dadurch Störungen entstehen können, beispielsweise Unterbrechungen der später auf die Substratoberfläche aufgebrachten Aluminiumverdrahtung.
  • Aufgabe der Erfindung ist es, ein Verfahren zur selektiven Oxidation von Siliciumsubstraten zur Verfügung zu stellen, bei dem die Bildung von derartigen unerwünschten Graten oder "Vogelköpfen" möglichst vermieden wird.
  • Erfindungsgemäß wird die selektive Oxidation von Siliciumsubstraten durchgeftihrt, indem man einen Teil der oberen Oberfläche eines Silicumsubstrats durch selektives Ätzen entfernt, so daß ein Ausnehmungsbereich entsteht, und anschließend dieser Ausnehmungsbereich unter Bildung einer Siliciumoxidschicht auf dem Ausnehmungsbereich oxidiert wird. Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß man eine Siliciumoxidschicht herstellt, deren Oberflächenniveau höher als die Oberfläche des Siliciumsubstrats ist, die gesamte Oberfläche des auf diese Weise erhaltenen Substrats anschließend unter Bildung eines Oxidfilms oxidiert und diesen Oxidfilm sodann zusammen mit einem Teil der im Ausnehmungsbereich gebildeten Siliciumoxidschicht entfernt.
  • Der auf der Siliciumoxidschicht gebildete Oxidfilm ist dien er als der auf der Substratoberfläche gebildete Film, was darauf zurUckzuf~uhren ist, daß die Wachstumsgeschwindigkeit des Oxids auf der Siliciumoxidschicht langsamer als die des Oxids auf der Siliciumsubstratschicht ist. Deshalb kann die Siliciumoxidschicht teilweise beim Entfernen dieser Oxidfilme entfernt werden. Man erhält somit ein Gebilde mit einer besonders glatten Oberfläche.
  • Fig. 1 ist ein schematischer Querschnitt durch ein Siliciumsubstrat und dient zur Erläuterung eines herkömmlichen Verfahrens zur selektiven Oxidation.
  • Die Figuren 2A bis 2E sind schematische Querschnitte eines Siliciumsubstrats und erläutern die aufeinanderfolgenden Stufen einer bevorzugten Ausführungsiorm des erfindungsgemäßen Verfahrens, In Fig. 1 wird ein Teil eines Substrats 1 aus Silicium, d.h. ein fiir Isolationszwecke zwischen Elementen zu oxidierender Teil, selektiv unter Bildung eines Ausnehmungsbereichs 2 entfernt, wobei ein Si 3N4-Film 3 auf herkömmliche Weise als Ätzmaske verwendet wird. Anschließend wird das Si-Substrat 1 der selektiven Oxidation unter Verwendung des Si3N4-Films als Oxidationsmaske verwendet, wobei der Ausnehmungsbereich 2 mit einer SiO2-Schicht 4 gefüllt wird. Dabei wird die SiO2-Schicht 4 so gebildet, daß ihre obere Oberfläche 4a mit der oberen Oberfläche ia des Si-Substrats 1 zusammenfällt und somit eine flache obere Oberfläche des Si-Substrats 1 nach der Oxidation erhalten wird.
  • Jedoch neigen die an der Außenseite befindlichen Kanten 4b und 4b' der SiO2-Schicht 4 dazu, in Abhängigkeit von der Anordnung des Ausnehmungsbereichs 2 sogenannte Yogelköpfe? (Grate) zu bilden, was darauf zuriickzufifliren ist, daß die Kanten des Si3N4-Films 3 leicht von der Substratoberfläche aufstehen. Die Höhe der "Vogelköpfe" ist beträchtlich und liegt beispielsweise im Bereich von 6000 bis 7000 R. Dies kann zu Unterbrechungen der später auf die Substrat oberfläche aufgebrachten Aluminiumverdrahtung führen und behindert die gewünschte Verbesserung in der Packungsdichte der Elemente.
  • In Fig. 2A ist eine Oxidationsmaske 31 mit einem SiO2-F£lm 31a und einem Si3N4-Film 31b auf der oberen Oberfläche eines Siliciumsubstrats 11 gebildet, wobei der zur Isolation des Elements zu oxidierende Bereich ausgespart ist. Das Siliciumsubstrat 11 wird zur Bildung eines Ausnehmungsbereichs 21 unter Verwendung der Maske 31 selektiv geätzt. Die Bildung des Si02-Pilms 31a wird bevorzugt, um die Übertragung von Spannungen aufgrund von Unterschieden im thermischen Ausdehnungskoeffizienten zwischen dem Si-Substrat 11 und dem Si3N4-Film 31b zu verhindern. Der SiO2-Film 31a kann nach üblichen Verfahren, beispielsweise durch thermische Zersetzung von Silanen gebildet werden. Der Si 3N4-Film 31b kann beispielsweise dadurch gebildet werden, daß man Monosilan#(SiH4) bei Temperaturen von 800 bis 1000°C mit Ammoniak (NH3) umsetzt. Zur selektiven Ätzung des SiO2-Films 31a und des Si3N4-Films 31b unter Bildung der Maske 31 können übliche Verfahren angewendet werden.
  • In Fig. 2B ist das Si-Substrat 11 selektiv unter Verwendung der Maske 31 mit dem SiO2-Film 31a und dem Si3N4-Film 31b oxidiert, wobei die SiO2-Schicht 41 auf dem Ausnehmungsbereich 21 gebildet ist. Die SiO2-Schicht 41 weist eine Dicke von beispielsweise 2,4 X auf. Dabei ist das Niveau der oberen Oberfläche 41a der SiO2-Schicht 41 höher als das Niveau der oberen Oberfläche 11a des Si-Substrats 11-. Anschließend wird, wie in Fig. 20 gezeigt, die Maske 31 entfernt. In diesem in Fig. 20 gezeigten Zustand werden an den außenkanten der SiO2-Schicht 41 sogenannte "Yogelköpfe!' 41b und 41b' von etwa 6000 bis 7000 Å g#bildet. wie es #b#eim herkömmlichen Verfahren der Fall ist.
  • Anschließend wird die gesamte obere Oberfläche des Si-Substrats 11 der therinjschen O-#iaation #nterworfen; vgl. ig. 22. Dabei wächst ein SiO2-Film 51 oberhalb und unterhalb der oberen Oberfläche 11a des Si-Substrats 11. Ein weiterer SiO2-Film entsteht an der oberen Oberfläche 41a der SiO2-Schicht 41. Die Dicke des SiO2-Films 61 beträgt nur etwa 2000 ß, während die Dicke des SiO2-Films 51 etwa 8000 a beträgt. Diese thermische Oxidation wird in einer Atmosphäre feuchten Sauerstoffs bei Temperaturen von beispielsweise 110000 durchgefuhrt. Daraus ergibt vich, daß die relative Höhe der "Vogelköpfe" 41b und 41b' vermindert werden kann.
  • Schließlich werden gemäß Fig. 2E die durch thermische Oxidation gebildeten SiO2-Filme 51 und 61 durch Ätzen zusammen mit einem Teil der SiO2-Schicht 41 entfernt. Dadurch entsteht eine neue Si-Oberfläche leib, die unterhalb der frEleren Oberfläche 11a des Si-Substrats 11 liegt. Dabei fällt vorzugsweise die Oberfläche der SiO2-Sehicht 41 mit der bloßen Oberfläche 11b des Si-Substrats 11 zusammen. Bei diesem, in Fig. 2E gezeigten Zustand, sind die endgültige, relative Höhe h und der Neigungswinkel o der "Vogelköpfe" 41b und 41b' etwa um die Hälfte geringer als die entsprechenden in Fig. 1 gezeigten Werte.
  • Eine derartige Verminderung der relativen Höhe und des Neigungswinkels läßt sich dadurch erreichen, daß die Wachstumsgeschwindigkeit des Oxids auf dem Si-Substrat 11 schneller ist als auf der SiO2-Schicht 41 und daß das Ätzen auch in seitlicher Richtung der "Vogelköpfe" 41b und 41b' in Fig. 2E erfolgt, wodurch deren relative Höhe vermindert wird.
  • Durch das erfindungsgemäße Verfahren können somit Unterbrechungen der Aluminiumverdrahtung vermieden werden. Ferner läßt sich die Packungsdichte der Elemente verbessern. Dies ist auf die relative Höhe der "Vogelköpfe" zurtlckzuftiliren, die sich im Vergleich zu herkömmlichen Verfahren um mehr als die Hälfte verringern läßt.

Claims (4)

  1. Patentans#ru'che
    Verfahren zur selektiven Oxidation von Siliciumsubstraten, d a d u r c h g e k e n n z e i c h n e t, daß man in einer ersten Stufe einen Teil der oberen Oberfläche eines Siliciumsubstrats unter Bildung eines Ausnehmungsbereichs entfernt, in einer zweiten Stufe den Ausnehmungsbereich unter Bildung einer Siliciumoxidschicht mit einem im Vergleich zur Oberfläche des Siliciumsubstrats höheren Oberflächenniveau oxidiert, in einer dritten Stufe die obere Oberfläche des Siliciumsubstrats und die Oberfläche der Siliciumoxidschicht unter Bildung eines ersten und eines zweiten Siliciumoxidfilms oxidiert und in einer vierten Stufe den ersten und zweiten Siliciumoxidfilm zusammen mit einem Teil der an den zweiten Siliciumoxidfilm angrenzenden Siliciumoxidschicht entfernt.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß man die Entfernung des ersten und zweiten Siliciumoxidfilms in der vierten Stufe so durchführt, daß das Oberflächenniveau der entstehenden Siliciumoxidschicht zumindest im Zentrum des Ausnehmungsbereichs im wesentlichen mit dem neuen Oberflächenniveau des nach dem Entfernen des ersten Siliciumoxidfilms entstehenden bloßen Siliciumsubstrats zusammenfällt.
  3. 3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i o h n e t, daß man zusätzlich vor der Durchführung der ersten und zweiten Stufe einen Siliciumnitridfilm auf der oberen Oberfläche des Siliciumsubstrats mit Ausnahme des zu bildenden Ausnehmungsbereichs bildet, wobei dieser Siliciumnitridfilm in der vierten Stufe entfernt wird.
  4. 4. Verfahren nach Anspruch 3, d a d u r c h g e k e n n -z e i c h n e t, daß man vor der Bildung des Siliciumnitridfilms eine Stufe durchführt, bei der auf der oberen Oberfläche des Siliciumsubstrats mit Ausnahme des zu bildenden Ausnehmungsbereichs ein dritter Siliciumoxidfilm gebildet wird, wobei der Siliciumnitridfilm auf dem dritten Siliciumoxidfilm gebildet wird und der dritte Siliciumoxidfilm und der Siliciumnitridfilm in der vierten Stufe entfernt werden.
    L e e r s e i t e
DE19762623419 1975-05-28 1976-05-25 Verfahren zur selektiven oxidation von siliciumsubstraten Pending DE2623419A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6286075A JPS51139263A (en) 1975-05-28 1975-05-28 Method of selective oxidation of silicon substrate

Publications (1)

Publication Number Publication Date
DE2623419A1 true DE2623419A1 (de) 1976-12-02

Family

ID=13212460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762623419 Pending DE2623419A1 (de) 1975-05-28 1976-05-25 Verfahren zur selektiven oxidation von siliciumsubstraten

Country Status (3)

Country Link
JP (1) JPS51139263A (de)
DE (1) DE2623419A1 (de)
NL (1) NL7605712A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764980A1 (de) * 1995-09-20 1997-03-26 Lucent Technologies Inc. Verbesserte Lokaloxidierung von Silizium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
JPS5737849A (en) * 1980-08-20 1982-03-02 Toshiba Corp Manufacture of semiconductor device
JP2626513B2 (ja) * 1993-10-07 1997-07-02 日本電気株式会社 半導体装置の製造方法
JPH08306678A (ja) * 1995-05-08 1996-11-22 Hitachi Ltd 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764980A1 (de) * 1995-09-20 1997-03-26 Lucent Technologies Inc. Verbesserte Lokaloxidierung von Silizium

Also Published As

Publication number Publication date
JPS51139263A (en) 1976-12-01
NL7605712A (nl) 1976-11-30

Similar Documents

Publication Publication Date Title
DE3219441C2 (de)
DE2951734C2 (de)
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
WO1997006556A1 (de) Verfahren zum erzeugen einer abstandsschicht in einer struktur
DE19526691A1 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE2615754C2 (de)
DE4422957B4 (de) Isolierverfahren für eine Halbleitervorrichtung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE2623419A1 (de) Verfahren zur selektiven oxidation von siliciumsubstraten
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE19606682A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
EP0026376A3 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden
DE3313163C2 (de)
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE19645440A1 (de) Verfahren zur Isolierung der Elemente einer Halbleiter-Vorrichtung
DE2045633A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0079459B1 (de) Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
EP0030286B1 (de) Dielektrisch isoliertes Halbleiterbauelement und Verfahren zur Herstellung
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE19747587A1 (de) Verfahren zum Bilden von Feldoxid für eine Halbleitervorrichtung
DE102004004942A1 (de) Passivierung isolierender Trenngräben von integrierten Schaltungen