DE2714242C3 - Generator für binäre Quasizufallsfolgen - Google Patents
Generator für binäre QuasizufallsfolgenInfo
- Publication number
- DE2714242C3 DE2714242C3 DE19772714242 DE2714242A DE2714242C3 DE 2714242 C3 DE2714242 C3 DE 2714242C3 DE 19772714242 DE19772714242 DE 19772714242 DE 2714242 A DE2714242 A DE 2714242A DE 2714242 C3 DE2714242 C3 DE 2714242C3
- Authority
- DE
- Germany
- Prior art keywords
- flip
- logic
- flop
- output
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Signal Processing (AREA)
- Mathematical Analysis (AREA)
- Computer Networks & Wireless Communication (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft einen Generator für binäre Quasizufallsfolgen mit einem logischen Verknüpfungsglied
mit wenigstens zwei Eingängen und mit mindestens einem mit einer Verzögerungsleitung verbundenen
D-Flip-Flop, das an den Ausgang des logischen Verknüpfungsgliedes angeschlossen ist.
Derartige Quasizufallsfolgengeneratoren sind bekannt.
So wird beispielsweise in der Fig. 2.1 der Veröffentlichung von S. W. G ο I ο m b, »Digital Communications
with Space Applications«, Prentice-Hall Englewood Cliffs 1964, ein derartiger Generator
dargestellt, der ein taktgesteuertes Schieberegister enthält und bei dem von den Ausgängen einzelner
Stufen dieses Schieberegisters Verbindungen zu den beiden Eingängen eines Exklusiv-Oder-Glieds bestehen,
dessen Ausgang mit dem Eingang des Schieberegisters verbunden ist. Eine derartige Anordnung ist in der
F i g. 1 dargestellt Das Exklusiv-Oder-Glied Ad 1 wirkt
als moduIo-2-Addierer für die von den Ausgängen der Stufen S 2 bzw. 51 des Schieberegisters zurückgekoppelten
Impulse. Die einzelnen Stufen des Schieberegisters sind mit einer Quelle C/für einen Takt verbunden.
Die Auskopplung der erzeugten Quasizufallsfolgen kann von einer der Stufen des Schieberegisters,
beispielsweise vom Anschluß £3 oder vom Ausgang des Exklusiv-Oder-Glieds Ad 1 erfolgen. Die N Stufen des
Schieberegisters können beispielsweise durch N Master-Slave D-Flip-Flop gebildet sein, die alle gleichzeitig
von einem Taktsignal mit einer Periodendauer T angesteuert werden. Mit jedem Taktimpuls wird
dadurch die Information der einzelnen Schieberegisterstufen in der angezeigten Weise weitergeschoben. Da
sich bekanntlich nach 2^-1 Taktimpulsen periodisch
die Bitkombination im Schieberegistei wiederholt, beträgt dis Periodendauer des erzeugten Quasizufailssignals
also (2N-\)T. Die erzeugte Quasizufallsfolge
enthält folglich 2N-\ Bit Die maximale Bitfolgefrequenz
der mit die Anordnung nach der F i g. 1 erzeugten Quasizufallsfolgen ist in der Praxis auf einige 100 MHz
begrenzt, da die in den üblichen Schieberegistern enthaltenen Flip-Flops nicht mit beliebiger hoher
Taktfrequenz betrieben werden können.
Aus der GB-PS 14 10 977 ist es außerdem bekannt, Generatoren für binäre Quasizufallsfolgen mit einem
logischen Verknüpfungsglied mit mindestens zwei Eingängen und mit D-Flip-Flops aufzubauen, wobei
wenigstens einige dieser D-Flip-Flops über eine Verzögerungsleitung mit einem Taktgenerator verbunden
sind, wobei außerdem das erste der D-Flip-Flops mit dem Ausgang des logischen Verknüpfungsgliedes
verbunden ist Die Verzögerungsleitung dient in diesem Falle zur Verzögerung von Taktsignalen für einige der
D-Flip-Flops.
Aus der GB-PS 14 35 746 ist außerdem ein Pseudozufallsfolgengenerator
bekannt, bei dem durch einen Impulsgenerator direkt und außerdem über einen Polaritätsschalter akustische Oberflächenwellen-Verzögerungsleitungen
angesteuert werden. Einzelne Ausgänge der Oberflächenwellen-Verzögerungsleitung sind
über modulo-2-Addierer miteinander verknüpft Das durch die Verknüpfung erzeugte Signal wird über
Detektoren in einem weiteren modulo-2-Addierer zur Erzeugung des Rückkopplungssignals verwendet
Es ist bereits bekannt, die mit Anordnungen ähnlich der F i g. 1 erzeugte Quasizufallsfolge mit Hilfe einer
Multiplexerschaltung zu verschachteln und so Quasizufallsfolgen mit höherer Bitfolgefrequenz zu erzeugen.
Da in diesem Falle aber mehrere Quasizufalisfolgen erzeugt und ein entsprechend schnell schaltender
Multiplexer vorgesehen sein müssen, ergibt sich ein erheblicher Aufwand. Die Aufgabe der Erfindung
besteht also darin, einen Generator der eingangs erwähnten Art zu entwickeln, der bei einem möglichst
geringen Aufwand in der Lage ist, Quasizufallsfolgen mit einer im Gigabitbereich liegenden Bitfolgefrequenz
abzugeben.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Takteingang des D-Flip-Flops mit dem Ausgang
des logischen Verknüpfungsgliedes verbunden ist, daß der Ausgang für das nichtinvertierte Ausgangssignal des
D-Flip-Flop über eine erste Verzögerungsleitung
geeigneter Länge mit dem einen Eingang des logischen Verknüpfungsgliedes verbunden ist, daß an den anderen
Eingang des logischen Verknüpfungsgliedes eine Quelle für einen Takt angeschlossen ist, daß über eine v. eitere
Verzögerungsleitung geeigneter Länge der Dateneingang des D-Flip-Flops mit dessen Ausgang für das
invertierte Ausgangssignal verbunden ist und daß der Ausgangsanschluß des Generators mit einem Anschluß
der ersten Leitung oder mit einem Anschluß des D-Flip-Flops verbunden ist und daß eine zusätzliche
Anschwinghilfe vorgesehen ist
Der Hauptvorteil der Erfindung liegt neben dem übersichtlichen Aufbau und dem geringem Aufwand in
der Möglichkeit, die Anstiegs- und Abfallzeiten des Verknüpfungsgliedes mit in die vorgesehene Laufzeit
der Verzögerungsleitung einzubeziehen. Weitere Vorteile ergeben sich durch die Möglichkeit eines Abgleichs
der Verzögerungsleitungen und damit einer sehr einfachen Veränderbarkeit der Wortlänge der erzeugten
Quasizufallsfolgen. Außerdem ergibt sich insbesondere gegenüber mit Schiebeketten hoher Stufenzahl
aufgebauten Quasizufallsgeneratoren ein stark verminderter Leistungsverbrauch, auch entstehen keine Probleme
mit der Taktverteilung auf die einzelnen Stufen.
Für die Erzeugung von sehr hochfrequenten Qu..sizufallsfolgen
ist der Einsatz der basisgekoppelien Schaltungstechnik zweckmäßig, bei der das D-Flip-Flop
sowie das Verknüpfungsglied basisgekoppelte Transistoren enthält.
Im Hinblick auf die Verwendung von relativ langen Verzögerungsleitungen mit einem hohen Dämpfungsmaß ist es zur Erhaltung eines ausreichenden Signalpegels
und der Flankensteilheit zweckmäßig, die erste Leitung in zwei hintereinandergeschaltete und durch
einen Trennverstärker aneinandergekoppelte Teile aufzuteilen.
Weiterhin ergibt sich dadurch, daß der Trennverstärker einen zusätzlichen entkoppelten Ausgang aufweisen
kann, an dem das Ausgangssignal des Generators entnehmbar ist, die Möglichkeit einer rückwirkungsfreien
Auskopplung des Ausgangssignals.
Eine weitere vorteilhafte Variante des Generators nach der Erfindung ergibt sich dadurch, daß ein
D-Flip-Flop vorgesehen ist, das durch einen, dem logischen Nullzustand entsprechenden negativen Taktimpuls
aktiviert wird und daß zur Erzeugung einer ersten Quasizufallsfolge als Verknüpfungsglied ein
Oder-Glied und zur Erzeugung einer zur ersten inversen Quasizufallsfolge ein NAND-Gatter als Veiknüpfungsglied
vorgesehen ist
Bei einer weiteren Variante der Erfindung ist auch die Verwendung anderer Verknüpfungsglieder dadurch
möglich, daß ein D-Flip-Flop vorgesehen ist, das durch einen, dem logischen Einszustand entsprechenden
positiven Taktimpuls aktiviert wird und daß zur Erzeugung einer dritten Tolge als Verknüpfungsglied
ein UND-Glied und zur Erzeugung einer vierten, zur dritten inversen Folge als Verknüpfungsglied ein
NOR-Glied vorgesehen ist.
Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. Dabei zeigt
F i g. 1 einen Quasizufallsfolgengenerator nach dem Stande der Technik und
F i g. 2 einen erfindungsgemäßen Quasizufallsfolgengenerator.
Der in der F i g. 1 dargestellte Quasizufallsgenerator ist bei der Darstellung des Standes der Technik bereits
ausreichend erläutert, so daß auf weitere Ausführungen dazu verzichtet wird.
Der in der Fig.2 dargestellte Generator enthält ein
Oder-Glied mit den beiden Eingängen El und £2 und
mit einem Ausgang, der mit dem Takteingang eines nachgeschalteten D-Flip-Flops verbunden ist. Der
Ausgang Q dieses D-Flip-Flops ist über eine erste Leitung mit dem Eingang eines Trennverstärkers C 1
verbunden, an dessem ersten Ausgang eine zweite Leitung L 2 angeschlossen ist. Zusätzlich enthält der
Trennverstärker G ι noch einen invertierenden Ausgang, der zur rückwirkungsfreien Auskopplung der
erzeugten Quasizufallsfolgen dient Die zweite Leitung L 2 ist an den ersten Eingang E1 des Oder-Gliedes Ad 2
angeschlossen und damit der Schaltkreis geschlossen. Der zweite Eingang £2 des Oder-Gliedes ist mit einer
Quelle C/für^einen Takt verbunden, während der zweite Ausgang Q für das inverse Ausgangssignal des
D-Flip-Flops über eine dritte Leitung L 3 mit dem D-Eingang des D-Flip-Flops verbunden ist. Nicht
dargestellt in der Fig.2 ist die zusätzliche Anschwinghilfe,
da e«; sich hierbei nur um eine geeignet gewählte
Referenzspannung im D-Flip-Flop handelt.
Bei dem Generator nach der F i g. 2 sind alsc alle Schieberegisterstufen des Generators nach der F i g. 1
durch Verzögerungsleitungen ersetzt, so daß die Schaltung nur noch aus Leitungsstücken, einem
Verknüpfungsglied und einem einzigen Flip-Flop besteht. Durch die Verwendung von Leitungsstücken ist
es leicht möglich, die Laufzeit in den Verbindungsleitungen, im Flip-Flop, im Verknüpfungsglied und im
Trennverstärker bei der Bemessung der Verzögerungsleitungen mit zu berücksichtigen. Die Gesamtlaufzeit
7"3 enthält im vorliegenden Falle die Laufzeiten der Verzögerungsleitungen L 1 und L 2, des Verknüpfungsgliedes Ad2, des D-Flip-Flops DFFund des Trennverstärkers
G 1. Die Laufzeit Γ 4 im Rückkopplungskreis ergibt sich durch die dritte Leitung L 3 und die Laufzeit
im D-Flip-Flop. Die Laufzeiten Γ3 und TA sind nach der erforderlichen Stufenzahl N eines vergleichbaren
Schieberegisters und der gewünschten Bitfolgefrequenz zu bemessen. Bei einem Taktsignal CI mit einer
Impulsedauer Ti und einer Periodendauer T ergeben sich die Grenzen für T3 und TA aus den folgenden
Ungleichungen:
(,N-I)- T+Ti<T3<NT
Ti<TA<T
Die höchstmögliche Bitfolgefrequenz dieses Quasizufallsgenerators
ist dabei in erster Linie von der höchstmöglichen Umschaltfrequenz der verwendeten
D Flip-Flops unmittelbar abhängig. Da nur ein einfaches D-Flip-Flop und kein Master-Slave-FIip-Flop
benötigt wird und die höchstmögliche Umschaltfrequenz der mittels Basiskopplung aufgebauten und in der
Nachrichtentechnischen Zeitschrift 1976, Heft 11, Seiten 828 bis 830, erläuterten Flip-Flops und Verknüpfungsglieder
sehr hoch ist, sind Quasizufallsfolgen mit sehr hoher Bitfolgefrequenz erzeugbar.
In einem ersten praktischen Ausführungsfall wurden Quasizufallsfolgen mit einer maximalen Länge von 127
Bit bei einer vergleichbaren Stufenzahl von A/=7 mit
einer Bitfolgefrequenz von 1, 2GHz erzeugt. In einem
weiteren praktischen Ausführungsbeispiel wurde eine Quasizufallsfolge mit einer Periodenlänge von
4 194 303 Bit bei einer vergleichbaren Stufenzahl von N—22 und einer Bitfolgefrequenz von 560 MHz
erzeugt. In diesem Falle wird die Reduzierung des Aufwandes und der benötigten Leistung I
deutlich, da bei der Erzeugung diese Quasizuf mit Anordnungen nach dem Stande der T<
Master-Slave Flip-Flops und außerdem Takl schaltungen und ein Multiplexer erforderlich si
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Generator für binäre Quasizufallsfolgen mit einem logischen Verknüpfungsglied mit wenigstens
zwei Eingängen und mit mindestens einem mit einer Verzögerungsleitung verbundenen D-Flip-Flop, das
an den Ausgang des logischen Verknüpfungsgliedes angeschlossen ist, dadurch gekennzeichnet,
daß der Takteingang des D-Flip-Flops mit dem Ausgang des logischen Verknüpfungsgliedes
verbunden ist, daß der Ausgang (Q) für das nichtinvertierte Ausgangssignal des D-Flip-FIop
über eine erste Verzögerungsleitung (L 2) geeigneter Länge mit dem einen Eingang des logischen
Verknüpfungsgliedes verbunden ist, daß an den anderen Eingang des logischen VerknOpfungsgliedes
eine Quelie (Cl) für einen Takt angeschlossen ist, daß über eine weitere Verzögerungsleitung (L 3) geeigneter
Länge der Dateneingang ^ des D-Flip-Flops mit dessen Ausgang (Q) für das invertierte
Ausgangssignal verbunden ist und daß der Ausgangsanschluß des Generators mit einem Anschluß
der ersten Leitung (L 1) oder mit einem Anschluß des D-Flip-Flops verbunden ist und daß eine
zusätzliche Anschwinghilfe vorgesehen ist
2. Generator nach Patentanspruch 1, dadurch gekennzeichnet, daß die erste Leitung in zwei
hintereinandergeschaltete und durch einen Trennverstärker aneinander angekoppelte Teile aufgeteilt
ist.
3. Generator nach Patentanspruch 2, dadurch gekennzeichnet, daß der Trennverstärker einen
zusätzlichen entkoppelten Ausgang aufweist, an dem das Ausgangssignal des Generators abnehmbar ist.
4. Generator nach Patentansprüchen t bis 3, dadurch gekennzeichnet, daß das D-Flip-Flop und
das Verknüpfungsglied basisgekoppelte Transistoren enthält.
5. Generator nach Patentansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein D-Flip-Flop
vorgesehen ist, das durch einen, dem logischen Nullzustand entsprechenden negativen Taktimpuls
aktiviert wird und daß zur Erzeugung einer ersten Quasizufallsfolge als Verknüpfungsglied ein Oder-Glied
und zur Erzeugung einer zur ersten inversen Quasizufallsfolge ein NAND-Glied als Verknüpfungsglied
vorgesehen ist.
6. Generator nach Patentansprüchen 1 bis 3, dadurch gekennzeichnet, daß ein D-Flip-Flop
vorgesehen ist, das durch einen dem logischen Einszustand entsprechenden positiven Taktimpuls
aktiviert wird und daß zur Erzeugung einer dritten Folge als Verknüpfungsglied ein UND-Glied und zur
Erzeugung einer vierten, zur dritten inversen Folge als Verknüpfungsglied ein NOR-Glied vorgesehen
ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772714242 DE2714242C3 (de) | 1977-03-30 | 1977-03-30 | Generator für binäre Quasizufallsfolgen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772714242 DE2714242C3 (de) | 1977-03-30 | 1977-03-30 | Generator für binäre Quasizufallsfolgen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2714242A1 DE2714242A1 (de) | 1978-10-05 |
DE2714242B2 DE2714242B2 (de) | 1979-07-12 |
DE2714242C3 true DE2714242C3 (de) | 1980-03-13 |
Family
ID=6005177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772714242 Expired DE2714242C3 (de) | 1977-03-30 | 1977-03-30 | Generator für binäre Quasizufallsfolgen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2714242C3 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3230054A1 (de) * | 1982-08-12 | 1984-02-16 | Siemens Ag | Demultiplexer |
-
1977
- 1977-03-30 DE DE19772714242 patent/DE2714242C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2714242A1 (de) | 1978-10-05 |
DE2714242B2 (de) | 1979-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2731336A1 (de) | Taktsystem | |
DE1952203B2 (de) | Elektronisch regulierter zeitmesser mit niedrigem energieverbrauch | |
DE2406662B2 (de) | Frequenzteilerschaltung | |
DE2528812A1 (de) | Antiprellschaltkreis | |
DE10130122A1 (de) | Verzögerungsregelkreis | |
DE2605385A1 (de) | Motorantriebssystem und schaltungsanordnung fuer ein motorantriebssystem | |
DE3743586C2 (de) | ||
DE2309080B2 (de) | Binaeruntersetzerstufe | |
EP0252999B1 (de) | Getaktete CMOS-Schaltung mit mindestens einem CMOS-Schalter | |
DE2337388B2 (de) | Anordnung zum Gewinnen von periodischen Signalen längerer Dauer und Verfahren zum Betreiben einer solchen Anordnung | |
DE2714242C3 (de) | Generator für binäre Quasizufallsfolgen | |
DE1947555B2 (de) | ||
DE3131897A1 (de) | Steuersignal-multiplexschaltung | |
EP0681760B1 (de) | Rückgekoppeltes schieberegister zum erzeugen von pseudozufallszahlenfolgen darstellenden digitalen signalen | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE4001555C2 (de) | Digitaler Oszillator | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE2713319A1 (de) | Elektronischer taktgeber fuer elektrische digitalanlagen | |
DE2461935A1 (de) | Flipflop | |
DE2627830C2 (de) | System zur Verzögerung eines Signals | |
DE2039732B2 (de) | In integrierter schaltkreistechnik realisierbare schaltungsanordnung zur ableitung von impulsen einer polaritaet aus allen zustandsaenderungen einer binaeren zeichenfolge | |
DE2657169A1 (de) | Anordnung zur unterdrueckung von positiven und negativen stoerimpulsen einer bestimmten breite | |
DE2029729B2 (de) | Schaltungsanordnung zur Erzeugung eines Übertragsignals für einen elektronischen Zähler | |
DE2536362C2 (de) | Schaltkreis zur Vermeidung von Schalterprellen | |
DE2261352B2 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedrigerer Frequenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OAP | Request for examination filed | ||
OC | Search report available | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |