DE2710671A1 - Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs - Google Patents

Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs

Info

Publication number
DE2710671A1
DE2710671A1 DE19772710671 DE2710671A DE2710671A1 DE 2710671 A1 DE2710671 A1 DE 2710671A1 DE 19772710671 DE19772710671 DE 19772710671 DE 2710671 A DE2710671 A DE 2710671A DE 2710671 A1 DE2710671 A1 DE 2710671A1
Authority
DE
Germany
Prior art keywords
address
memory
base
command
add
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772710671
Other languages
English (en)
Inventor
Clausjuergen Dipl Ing Becherer
Hermann-Josef Dipl Ing Golbach
Dietrich Dr Ing Illi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19772710671 priority Critical patent/DE2710671A1/de
Priority to GB830378A priority patent/GB1567445A/en
Priority to FR7806616A priority patent/FR2383483A1/fr
Priority to AU34022/78A priority patent/AU3402278A/en
Publication of DE2710671A1 publication Critical patent/DE2710671A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

D. IHi-H. J.Golbach-C.Becherer 11-3-2
Schaltungsanordnung für einen Mikroprozessor zur Steuerung des Datenspeicherzugriffs
Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung des Datenspeicherzugriffs für einen Mikroprozessor, der mit einem Programmspeicher zusammenarbeitet, insbesondere für rechnergesteuerte Fernmeldevermittlungsanlagen.
Wenn bei der Steuerung des Datenspeicherzugriffs ein hohes Maß von Flexibilität gefordert wird, muß der Mikroprozessor die Möglichkeit zur indirekten Adressierung haben. Hierzu ist es üblich, durch einen Programmspeicherzugriff einen Makrobefehl aufzurufen. Der Mikroprozessor nimmt dieeen auf und adressiert mit der darin enthaltenen Adresse den Datenspeicher. Der Datenspeicherzugriff erbringt eine Basisadresse, die der Mikroprozessor zu der im Operationscode des Makrobefehls enthaltenen relativen Adresse, die er gespeichert hat, addiert. Die Summe ist dann die effektive Adresse, mit der im nächsten Mikroprozessorzyklus der gewünschte Datenspeicherzugriff erfolgen kann. Insgesamt muß der Mikroprozessor
9.3.1977
Sa/Mr
809837/04U -/-
D.Uli et al 11-3-2
nach der Befehlsdecodierung mehrere Myklozyklen ausführen, um die gewünschten Daten zu erhalten. Da die Anzahl auszuführender Zyklen die Verarbeitungszeit mitbestimmt, ist der zeitbezogene Datendurchsatz entsprechend geringer als bei direkter Adressierung. Dennoch kann aus programmiertechnischen Gründen in Realzeitsystemen mit vielen Benutzern nicht auf die indirekte Adressierung verzichtet werden.
Die Schaltungsanordnung nach der Erfindung hat die Aufgabe, den Datenspeicherzugriff zu steuern. Die Aufgabe wird dadurch gelöst, daß mit dem Befehlsausgang des Programmspeichers und mit dem Adreßeingang des Datenspeichers eine Schaltlogik verbunden ist, die einen Befehlsdecoder und eine von diesem gesteuerte Schalteinrichtung enthält, wobei der Befehlsdecoder beim Empfang eines Makrobefehls mit einer direkten Adresse in seinem Adreßteil die Schalteinrichtung über eine Steuerleitung so beeinflußt, daß der Adreßeingang des Datenspeichers die direkte Adresse erhält; daß die Schaltlogik mit einem separaten Basisspeicher und einer Addierschaltung außerhalb des Mikroprozessors verbunden ist, wobei der Befehlsdecoder beim Empfang eines Befehls mit einer relativen Adresse und einer Basisspeicheradresse im Adreßteil des Makrobefehls die Schalteinrichtung so beeinflußt, daß die relative Adresse in die Add'ierstufe und die Basisspeicheradresse in den Basisspeicher gelangt, daß der Basisspeicher mit der Addierstufe verbunden ist, wobei die aufgerufene Basisadresse in die Addierstufe gelangt, um zu der relativen Adresse addiert zu werden, und daß die Addierstufe mit ihrem Summenausgang mit dem Adreßeingang des Datenspeichers verbunden ist. Mit der erfindungsgemäßen Schaltungsanordnung können in beliebiger Reihenfolge direkte und basisbezogene Adressen für den Datenspeicherzugriff jeweils während eines Zyklusses erzeugt werden. Die Zugriffs-
809837/0AU
D. Uli et al 11-3-2
zeit bei basisrelativer Adressierungsart kann auf ein Minimum verkürzt werden.
In näherer Ausgestaltung der Schaltungsanordnung nach der Erfindung ist vorgesehen, daß der Basisspeicher ein kleiner Schnellzugriffsspeicher ist.Damit läßt sich eine Adresse, auch bei basisrelativer Adressierungsart, innerhalb eines Zyklusses erzeugen.
Die Erfindung wird nachfolgend anhand eines in der Figur dargestellten Ausführungsbeispiels näher beschrieben. Die Figur zeigt das Blockschaltbild einer Schaltungsanordnung zur Steuerung des Datenspeicherzugriffs.
Es wird davon ausgegangen, daß der Programmspeicher PS einen 36-Bit-breiten Makrobefehl Mb an eine Schaltlogik SL ausgibt. Die Schaltlogik SL enthält einen Befehlsdecoder BD, der den im Makrobefehl Mb enthaltenen Befehlscode decodiert. Ein Ergebnis der Decodierung kann anzeigen, daß die Art der Adressierung für den anstehenden Datenspeicherzugriff a) direkt und b) basisrelativ erfolgen soll. Von der Beschreibung anderer möglicher Adressierungsarten, die nicht Gegenstand der Erfindung sind, wird abgesehen.
Im Fall a) gelangt die im Makrobefehl Mb enthaltene Adresse A, die eine direkte Adresse dAl ist, über vom Befehlsdecoder BD gesteuerte Schalteinrichtungen SEI und SE2 als effektive Adresse eA in den Adreßeingang AE des Datenspeichers DS. Die Schalteinrichtungen SE 1,2 enthalten MuJtiplexbausteine, die die Durchschaltung der Adresse A gemäß dem Steuerbefehl aus dem Befehlsdecoder BD über Steuerleitung S ausführen.
R09837/041
D. Uli et al 11-3-2
Im Fall b) liegt ein Makrobefehl Mb vor, dessen Aufbau die Bestandteile Befehlscode, relative Adresse rA (vgl. einleitende Ausführungen) und eine Basisspeicheradresse bsA im Adreßfeld führt. Die Basisspeicheradresse bsA wird von der Schalteinrichtung SEI mit Hilfe des Multiplex-Bausteins einem kleinen und schnellen Basisspeicher BS zugeführt, der die Basisadresse bA enthält. Dabei wird die unter dieser Adresse abgelegte Basisadresse bA aufgerufen und dem Addierer Add zur Addition mit der relativen Adresse rA zugeführt. Die so gebildete Summe ist die effektive Adresse dA2 für den gewünschten Datenspeicherzugriff; sie wird gesteuert vom Befehlsdecoder BD über den Multiplex-Baustein SE2 als effektive Adresse eA in den Adreßeingang AE des Datenspeichers DS geleitet.
Die beschriebene basis-relative Adressierung eignet sich besonders zum Einsatz in Realzeitsystemen, in denen viele Teilnehmer mit einem gemeinsamen Programm arbeiten, z.B. in rechnergesteuerten Vermittlungsanlagen, wobei aufgabenabhängige variable Daten basis-relativ adressiert werden. Als Basisadresse bA ist dabei die Adresse einer Datenstruktur anzusehenj jeder im Rechner zu bearbeitenden Aufgabe können mehrere Datenstrukturen zugeordnet sein. Mit der relativen Adresse rA wird eine bestimmte Stelle innerhalb der basisadressierten und aufgabenbezogenen Datenstruktur bezeichnet.
609837/OAU
L e e r s e

Claims (2)

  1. STANDARD ELEKTRIK LORENZ
    AKTIENGESELLSCHAFT
    D.Illi-H.J.Golbach-C.Becherer 11-3-2
    Patentansprüche
    Schaltungsanordnung zur Steuerung des Datenspeicherzugriffs für einen Mikroprozessor, der mit einem Programmspeicher zusammenarbeitet, insbesondere für rechnergesteuerte FernmeIdevermittlungsanlagen, dadurch gekennzeichnet,daß mit dem Befehlsausgang (BA) des Programmspeichers (PS) und mit dem Adreßeingang (AE) des Datenspeichers (DS) eine Schaltlogik (SL) verbunden ist, die einen Befehlsdecoder (BD) und eine von diesem gesteuerte Schalteinrichtung (SEl,2)enthält, wobei der Befehlsdecoder (BD) beim Empfang eines Makrobefehls (Mb) mit einer direkten Adresse (dA) in seinem Adreßteil die Schalteinrichtung (SEI,2)über eine Steuerleitung (S) so beeinflußt, daß der Adreßeingang (AE) des Datenspeichers (DS) die direkte Adresse (dA) erhält; daß die Schaltlogik (SL) mit einem separaten Basisspeicher (BS) und einer Addierstufe (Add) außerhalb des Mikroprozessors (yUP) verbunden ist, wobei der Befehlsdecoder (BD) beim Empfang eines Befehls mit einer relativen Adresse (rA) und einer Basisspeicheradresse (bsA) im Adreßteil des Makrobefehls (Mb) die Schalteinrichtung (SEl,2)sobeeinflußt, daß die relative Adresse (rA) in die Addierstufe (Add) und die Basisspeicheradresse (bsA) in den Basisspeicher (BS) gelangt, daß der Basisspeicher (BS) mit der Addierstufe (Add) verbunden ist, wobei die aufgerufene Basisadresse (bA) in die Addierstufe (Add) gelangt, um zu der relativen Adresse (rA) addiert zu werden, und daß die Addierstufe (Add) mit ihrem Summenausgang mit dem Adreßeingang (AE) des Datenspeichers (DS) verbunden ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Basisspeicher (BA) ein kleiner Schnellzugriffsspeicher ist.
    809837/0414 original inspected
DE19772710671 1977-03-11 1977-03-11 Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs Withdrawn DE2710671A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19772710671 DE2710671A1 (de) 1977-03-11 1977-03-11 Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs
GB830378A GB1567445A (en) 1977-03-11 1978-03-02 Memory access control
FR7806616A FR2383483A1 (fr) 1977-03-11 1978-03-08 Circuit de commande d'acces a une memoire
AU34022/78A AU3402278A (en) 1977-03-11 1978-03-09 Computer memory access circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772710671 DE2710671A1 (de) 1977-03-11 1977-03-11 Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs

Publications (1)

Publication Number Publication Date
DE2710671A1 true DE2710671A1 (de) 1978-09-14

Family

ID=6003387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772710671 Withdrawn DE2710671A1 (de) 1977-03-11 1977-03-11 Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs

Country Status (4)

Country Link
AU (1) AU3402278A (de)
DE (1) DE2710671A1 (de)
FR (1) FR2383483A1 (de)
GB (1) GB1567445A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016952A1 (de) * 1980-05-02 1981-11-05 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum erweitern des adressbereichs eines rechnergesteuerten vermittlungssystems

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554917B1 (de) * 1987-06-05 1998-05-06 Mitsubishi Denki Kabushiki Kaisha Digitales Signalverarbeitungssystem in dem ein Prozessor unter Kontrolle eines Hosts auf zwei Befehlsspeicher zugreift
GB2307569B (en) * 1995-11-22 1998-06-10 Holtek Microelectronics Inc A method of indirect addressing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1252835A (fr) * 1959-12-24 1961-02-03 Vickers Electrical Co Ltd Calculateur numérique
US3818460A (en) * 1972-12-29 1974-06-18 Honeywell Inf Systems Extended main memory addressing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016952A1 (de) * 1980-05-02 1981-11-05 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum erweitern des adressbereichs eines rechnergesteuerten vermittlungssystems

Also Published As

Publication number Publication date
FR2383483A1 (fr) 1978-10-06
AU3402278A (en) 1979-09-13
GB1567445A (en) 1980-05-14

Similar Documents

Publication Publication Date Title
DE3438869C2 (de)
DE2908691C2 (de)
EP0952520A2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE2019444A1 (de) Datenverarbeitungsanlage
DE2164793A1 (de) Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit
DE2758829A1 (de) Multiprozessor-datenverarbeitungssystem
DE2149200C3 (de) Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten
DE2718551B2 (de)
EP0010263B1 (de) Verfahren und Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
DE1499730A1 (de) Einrichtung zur Speicherauswahl
DE2134816A1 (de) Einrichtung zur adressenuebersetzung
DE3854323T2 (de) Jobsteuerung für Online-System.
DE3013064A1 (de) Pufferspeicher fuer die datenuebertragung
DE2710671A1 (de) Schaltungsanordnung fuer einen mikroprozessor zur steuerung des datenspeicherzugriffs
DE2723706A1 (de) Einrichtung zum adressenvergleich
DE2726679A1 (de) Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE4103880C2 (de) Bildverarbeitungsgerät und -verfahren
DE1965314A1 (de) Datenverarbeitungsanordnung mit zwei Datenverarbeitungsanlagen,insbesondere fuer dieAbwicklung von Vermittlungsvorgaengen in einer Fernsprechvermittlung
DE3149926A1 (de) Programmierbare vergleichsschaltung
DE1806464A1 (de) Adressengenerator fuer einen Digitalrechner
DE2217565A1 (de) Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet
EP0262486A1 (de) Adressenverwaltungseinheit einer Multiprozessor-Zentralsteuereinheit eines Nachrichten-Vermittlungssystems
DE3311805A1 (de) Speicherprogrammierbare steuerung
DE4312090C2 (de) Digitalprozessor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal