DE2659468C2 - Schaltung zur Einstellung der Frequenz und Phase von Oszillator-Taktpulsen in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale - Google Patents
Schaltung zur Einstellung der Frequenz und Phase von Oszillator-Taktpulsen in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und DatensignaleInfo
- Publication number
- DE2659468C2 DE2659468C2 DE2659468A DE2659468A DE2659468C2 DE 2659468 C2 DE2659468 C2 DE 2659468C2 DE 2659468 A DE2659468 A DE 2659468A DE 2659468 A DE2659468 A DE 2659468A DE 2659468 C2 DE2659468 C2 DE 2659468C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- frequency
- flip
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006978 adaptation Effects 0.000 title claims 2
- 230000002123 temporal effect Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 238000010791 quenching Methods 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft eine Schaltung zur Einstellung der Frequenz und Phase der von einem Oszillator erzeugten
Taktpulse in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale
mit einem Phaseiidetektor, von dem das zeitliche Auftreten der Vorlauf- und Datensignale mit dem Auftreten
der Taktimpulse vergleichbar und bei der Wahrnehmung einer Phasendifferenz zumindest ein Fehlersignal
dem Oszillator zur Vergrößerung bzw. Verringerung der Frequenz der Taktpulse zuführbar ist.
Bei der Datenverarbeitung in den Rechenautomaten werden die Daten in Form von Einsen und Nullen, also
in digitaler Form auf einem Träger aufgezeichnet, und diese Aufzeichnungen werden auf dem Träger selbst
durch die magnetische Orientierung gewisser Bereiche angezeigt Bei der Auswertung der ausgelesenen Daten
innerhalb des Rechenautomaten muß eine Synchronisierung mit einem Taktimpuls vorgenommen werden,
der die Zeitspanne für die verschiedenen Funktionen des Systems in Beziehung zu den Daten festlegt. Während
bei einigen älteren datenverarbeitenden Vorrichtungen die Taktimpulse unmittelbar auf dem Träger
aufgezeichnet und die Daten zwischen ihnen eingestreut waren, wird bei den neueren Rechenautomaten der
Taktpuls von einem Ozillator innerhalb der Anordnung zur Wiedergewinnung der Daten geliefert, der sowohl
hinsichtlich der Pulsfolge als auch der Phase eingestellt werden muß, um eine Anpassung der Frequenz und
Phase an die der gerade ausgelesenen Daten zu erzielen.
Die Einstellung dieses Oszillators erweist sich mitunter als ziemlich kompliziert, weil er bei einer harmonischen
Frequenz arbeiten muß, die größer als die Datenfrequenzen ist, zumal die gegenwärtig benutzten Codes
eine Unterdrückung der Impulsaufzeichnung an vorgegebenen Plätzen ermöglichen, damit die Daten in derselben
Weise wie die aufgezeichneten Impulse angezeigt werden. Der Taktpulsgenerator muß jedoch seine
Funktionen fortsetzen, selbst wenn während einer bestimmten Zeitspanne keine Datenimpulse vorliegen.
Auf dem Träger ist gemeinsam mit den Daten eine anfängliche Impulsfolge als Vorlauf aufgezeichnet, der
zur Synchronisierung der Frequenz und Phase der Signale aus dem Taktpulsgenerator bei der Frequenz und
Phase des Vorlaufes abgetastet wird. Da die heutigen
jo Codes im Routinenteil unterdrückte Bits enthalten, muß
der Taktsignal-Generator an diese unterdrückten Bits angepaßt werden können. Infolgedessen muß er für die
tatsächliche Wiedergewinnung der Daten harmonisch, also mit der Frequenz betrieben werden, die eine Har-
J5 monische oder ein Vielfaches der Frequenz der Daten
ist. Beim Versuch, die Taktpuse während der Vorlaufphase
einzustellen, hat sich herausgestellt, daß sich oft eine derartige harmonische Taktpulsgabe an der falschen
Frequenz orientiert. Falls natürlich derTaktpulsgeber dies tut, entstehen Schwierigkeiten, wenn nachfolgend
die Daten ausgelesen werden.
Außerdem muß der Taktpulsgenerator die Festlegung auf das Vorlaufsignal hin so schnell vornehmen,
daß der Raum für den Vorlauf auf dem Aufzeichnungsträger möglichst klein gehalten wird. Zur Lösung dieses
Problems ist es bekannt, die Bandbreite des harmonischen Taktpulsgenerators zu vergrößern, damit die Fähigkeit
gesteigert wird, sich auf das Vorlaufsignal einzustellen, womit jedoch auch die Wahrscheinlichkeit zunimmt,
daß die Taktpulse bei einer falschen, also unpassenden harmonischen Frequenz erzeugt werden. Wegen
dieses Nachteiles wird im allgemeinen zur Einstellung in der Periode des Vorlaufes doch ein harmonischer Taktpuls-Generator
mit einer schmalen Bandbreite benutzt, damit die Wahrscheinlichkeit für die Einstellung auf eine
unpassende Frequenz vermindert wird, was jedoch einen längeren Vorlauf nach sich zieht.
Ziel der Erfindung ist ein Vorsatzgerät für einen Taktsignal-Generator,
von dem dieser zur Kurzhaltung des Vorlaufes anharmonisch und während der sich anschließenden
Auslcsung der Datensignale harmonisch betreibbar ist.
Diese Aufgabe wird erfiiidungsgemäß dadurch gelöst,
daß der Phasendetcktor zwei Flipflops enthält, von de-
ti5 ncn das eine zur Erzeugung eines die frequenz vergrößernden
Fehlersignals von der Vorderflanke der Vorlauf- oder Datcnsignalc einschaltbar und von der Voi derflanke
des nachfolgenden Taktpulses rückstellbar
und das andere zur Erzeugung eines die Frequenz verringernden Fehlersignals von der Vorderflanke der
Taktpulse einschaltbar und von der Vorderflanke des nachfolgenden Vorlauf- oder Datensigr.als rückstellbar
ist, und daß zwischen der die Vorlauf- und Datensignale aufnehmenden Klemme und den beiden Flipflops ein
drittes Flipflop angeordnet ist, das beim Übergang von den Vorlauf- zu den Datensignalen an einer Steuerklemme
derart umschaltbar ist, daß es beim Ausbleiben zumindest »ines Datensignales während einer Zeitspanne,
die mit der Verzögerung eines zwischen der Klemme und dem ersten Flipflop liegenden Verzögerungsgliedes
in Beziehung steht,-die beiden Flipflops sperrt.
Aus der Zeitschrift »Electronic Engineering«, (April 1973), Seite 11 ist eine Schaltung zur Behebung von zwei
wesentlichen Fehlern bekannt, die beim Abtasten der Datensignal von einem Magnetband ständig in Erscheinung
treten, nämlich der Ausfall einzelner Datensignale bzw. eine Abänderung ihrer Amp!:tude, sowie die
Geschwindigkeitsschwankung des Magnetbandes und die damit verknüpfte Abänderung der Frequenz, bei der
die Datensignale auftreten. Um diese Fehler auszuschalten, wird ein phasenstarrer Oszillator angewendet, der
beim Ausfall eines Datensignales ein zusätzliches Signal einschiebt und bei einer Geschwindigkeitsschwankung
des Magnetbandes die ausgelesenen Datensignale entsprechend verändert. Im einzelnen werden die eingehenden
Datensignale verstärkt und zwecks Vervielfachung zerhackt, worauf ein Vergleich mit einem rechteckigen
Bezugssignal derselben Frequenz vorgenommen wird. Durch Anwendung eines aktiven Filters, das
die vom Vervielfacher kommenden Signale integriert, wird eine Fehlerspannug gebildet, von der der nachgeschaltete
spannungsgesteuerte Oszillator eingestellt wird; die Frequenz der von ihm erzeugten Taktpulse ist
dabei eine Funktion der ihm zugeführten Fehlerspannung plus einer Basisspannung. Von den so erzeugten
Taktpulsen wird ein synchroner Zähler betrieben, der wiederum die Frequenz der zu vergleichenden Bezugssignale festlegt, die am Eingang der Vergleichsschaltung
benötigt werden. Die den phasenstarren Oszillator verlassenden Taktpulse treten in einen blockierenden Oszillator
ein, von dem sie so weit an die Erfordernisse des auswertenden Rechners angepaßt werden, daß sie unmittelbar
von diesem bearbeitet werden können.
Diese spezielle Schaltung ist nicht nur ziemlich kompliziert gestaltet, sondern die Steuerspamung des phasenfesten
Oszillators unterliegt wegen der vorausgehenden Integration temperaturbedingten Drifteffekten,
die sehr schwierig zu kompensieren sind.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild der Ausführungsform gemäß
der Erfindung,
F i g. 2 den Verlauf von Signalen bei der anharmonischen Arbeitsweise der Schaltung gemäß der Fig. 1,
F i g. 3 die Art und Weise, wie sich das Phasenfehlersignal
mit der Differenz der Phase zwischen den Daten und den Taktpulsen ändert, wenn die Schaltung der
F i g. 1 anharmonisch betrieben wird,
Fig. 4 den Verlauf von Signalen bei der harmonischen
Arbeitsweise der Schaltung gemäß der F i g. 1 und
F i g. 5 die Art und Weise, wie sich das Phasenfehlersignal
mit der Differenz zwischen den Daten und den Taktpulsen ändert, wenn die Schaltung der F i g. 1 harmonisch
betrieben wird.
Im Blockschaltbild der Fig.) sind ein Taktsignal-Generator
und ein Frequenz- und Phasendetektor dargestellt. An einer Klemme 10 wird ein Datensignal empfangen,
von dem über den Phasendetektor 13 die Phase und die Frequenz eines Oszillators 11 eingestellt werden
und seinerseits für ein Ausgangssignal an einer Klemme 12 gesorgt wird, das dem Verlauf 20 der Taktpulse in der
F i g. 2 ähnlich ist. Diese Taktpulse sind rechteckig und müssen hinsichtlich der Frequenz und Phase mit einem
Signalverlauf 21 der Fig.2 synchronisiert werden, der
ίο die aus den Trägern (nicht gezeigt) rückgelesenen Daten
darstellen. Während die Taktpulse eine Harmonische der Datensignale sein können, müssen sie bei ihrer
Einführung in den Rechenautomaten zur richtigen Datenbearbeitung in Phase liegen. Wie bereits erwähnt,
können die Datensignale Datenbits sein, die mit Abständen, in denen keine Datenbits vorhanden sind, eingestreut
sind; die Datenbits sind jedoch bei einer Grundfrequenz aufgezeichnet, mit der die Taktpulse synchronisiert
werden müssen.
Gemäß der Erfindung ist eine Schaltung vorgesehen, die sowohl einen harmonischen als auch einen anharmonischen
Betrieb des Phasendetektors ermöglicht, der dem Oszillator 11 mit der veränderbaren Frequenz zuleitet,
das angibt, ob seine Signalfrequenz vergrößert oder verringert werden soll; dieses Fehlersignal wird als
Ergebnis eines Vergleiches zwischen dem Datensignal und dem vom Oszillator erzeugten Taktsignal hervorgerufen.
Innerhalb der Schaltung gemäß der Fig. 1 sind zwei Flipflops <6 und 17 als Hilfsmittel zum Vergleich
der Daten- und Taktsignale vorgesehen, damit deren Phasenbeziehung bestimmt werden kann.
Die Hauptaufgabe der genannten Flipflops besteht darin, ein Fehlersignal hervorzubringen, das die Phasenbeziehung
zwischen den Daten- und Taktsignalen angibt. Im anharmonischen Betrieb der Schaltung in der
Fig. 1 wird das Datensignal dem Phasendetektor 13 zugeleitet und an einer Klemme CK des Flipflops 16
angelegt, während das Taktsignal an die Klemme CK des Flipflop 17 im gleichen Phasendetektor herangebracht
wird. Falls zuerst das Flipflop 16 ein Signal aufnimmt, was bedeutet, daß das Datensignal dem Taktsignal
vorausgeht, muß dem Oszillator 11 ein Phasenfehlersignal
zur Anzeige zugeleitet werden, daß die Oszillatorfrequenz zur Ausschaltung des Phasenfehlers zwisehen
den beiden Signalen vergrößert werden soll. Im Falle, daß jedoch das Taktsignal zuerst erscheint, gibt
das Phasenfehlersignal an, daß die Frequenz des Oszillators 11 vermindert werden soll, bis die Phasenbeziehung
gleich ist. Dieser Oszillator arbeitet dahingehend, daß sich die Frequenz des von ihm abgegebenen Signals
verändert, das in Abhängigkeit von der Größe des empfangenen Fehlersignals erzeugt wird.
Für diesen Zweck liefert das Flipflop 16 an einer Klemme Q ein Signal Φ\, von dem die Frequenz des
Oszillators 11 vergrößert wird, während über die entsprechende
Klemme Q des Flipflop 17 ein Signal Φ2 abgegeben wird, das angibt, daß die Frequenz des Oszillators
vermindert werden soll. Zugleich werden die Signale Φ\ und Φ2 einem UND-Glied 18 zugeführt, das
über ein ODER-Glied 19 ein Rückstellsignal an Löschklemmen CLR der Flipflops 16 und 17 heranführt, die
von diesem auf Null zur Vorbereitung des Empfangs der nächsten Daten- und Taktsignale zurückgestellt werden.
Wenn für jedes Takt- und Datensignal ein Phasenfehlersignal erzeugt wird, wird der Phasendetektor 13, wie
zuvor erläutert, anharmonisch betrieben, was auch durch den Verlauf 20 bzw. 21 der Takt- und Datensignale
in der F i g. 2 erkennbar wird. In der ersten Folge (1)
erscheint zuerst das Datensignal, da einem Impuls 214
unmittelbar ein Taktpuls 2OA nachfolgt. Mit der Vorderflanke des Impulses 21/4 setzt das Phasenfehlersignal Φ\
ein, das bis zur Vorderflanke des Taktpulses 20/1 andauert und selbst einen Impuls 22/4 darstellt. Über einen
Leiter 24 gelangt dieses Phasenfehlersignal zum Oszillator 11, um dessen Frequenz zu vergrößern und die Phasenbeziehung
gleich der der Datenimpulse zu machen, so daß in der Folge (2) der Datenimpuls 21S und der
Taktpuls zeitlich zusammenfallen. Somit nehmen die beiden Phasenfehlersignale Φ\ und Φ2 gleichzeitig das
hohe Niveau an, wodurch die beiden Flipflops zugleich gelöscht werden und keine Differenz als Phasenfehlersignal
vorhanden ist. Die beim Löschen der beiden Flipflops 16 und 17 hinzugekommene Verzögerung kann so
eingestellt werden, daG sie und die Anstiegszeit in den nachfolgenden Schaltungen kompensiert werden, um
die Totzone in der Gesamtcharakteristik des effektiven Fehlers auszuschalten.
In der nächsten Folge tritt ein Taktpuls 20S vor dem
Datenimpuls ein. Hierdurch nimmt die Klemme Q des Flipflop 17 zuerst ein hohes Niveau ein, so daß ein impuls
in einem Leiter 23 übertragen wird; dieser setzt mit der Vorderflanke des Taktpulses ein und endet an der
Vorderflanke des Datenimpulses, wodurch die Zeit des Phasenfehlers angezeigt wird.
Wie aus der F i g. 3 hervorgeht, ist der Mittelwert des differentiellen Phasenfehlersignals ΔΦ ein unmittelbares
Ergebnis der Zeitspanne zwischen dem Auftreten der beiden Impulse. Im einzelnen ist der lineare Wert
des mittleren Fehlersignals Εφ über der Phasendifferenz
ΔΦ aufgetragen, die gleich 2.r — ist, wobei te die Zeitdifferenz
und Tdie Periode der Takt- und Datensignale bedeuten. Falls die Datenimpulse und Taktpulse nicht
zusammenfallen oder abwechselnd auftreten, wird das Frequenzfehlersignal erzeugt. Bei einer höheren Frequenz
der Datenimpulse als die der Taktpulse wird das Fehlersignal Φ\ während einer größeren Zeitspanne als
das Fehlersignal Φ2 auf dem hohen Niveau gehalten. Wenn umgekehrt die Taktpulse bei einer größeren Frequenz
als die Datenimpulse auftreten, wird das Fehlersignal Φ1 während einer längeren Zeit als das Fehlersignal
Φ\ im hohen Niveau beibehalten. In der F i g. 2 wird die Tatsache in der zeitlichen Folge mit den Taktpulsen
2OC und 2OD und den Datenimpulsen 21C und 21D veranschaulicht. In jedem Fall, wenn der Datenimpuls
zeitlich zuerst auftritt, wird das Fehlersignal Φ\ eingeleitet, dessen Impulse 22Cund 22Dder Vergrößerung
der Frequenz des Oszillators dienen, damit die Taktpulse auf eine höhere Frequenz gebracht werden.
Wenn umgekehrt in der nächsten Folge die Taktpulse 2OE, 20F und 2OD mit einer größeren Frequenz als die
Datenimpulse 21£und 21Fempfangen werden, wird das
Fehlersignal Φ2 erzeugt, dessen Impulse 24E und 24F
die Frequenz des Signals vermindern, das vom Oszillator 11 abgegeben wird.
Solange das Fehlersignal während einer kürzeren Zeitspanne als ±2,τ andauert, ist, wie aus der Fig.3
hervorgeht, sein Mittelwert eine lineare Funktion der Zeitdifferenz zwischen den von den Flipflops abgegebenen
Signalen. Bei einer Phasendifferenz, die den Wert von ±2jt übersteigt, ist jedoch das Ausgangssignal bis
zu dem Zeitpunkt ein konstanter Wert, zu dem die Phasenbeziehung wieder in den Bereich gebracht wird, der
innerhalb der angegebenen Grenzen liegt
Somit ist ein anharmonisch arbeitender Phasendetektor beschrieben, der imstande ist, ein Phasenfehlersignal
zwischen den Taktpulsen und den Datenimpulsen von der gleichen oder fast gleichen Frequenz zu erzeugen,
wie es zum Einfügen beim Vorlaufsignal der aufgezeichneten Daten benötigt wird. Für die harmonische Betriebsweise
eines solchen Phasendetektors ist in der Schaltung der F i g. 1 ein drittes Flipflop 25 vorgesehen,
dessen Klemme CK von der Klemme 10 her die Datensignale aufnimmt, die außerdem über eine Verzögerungsleitung
26 zu den beiden Flipflops 16 und 17 laufen.
ίο An die Stelle der Verzögerungsleitung 26 können natürlich
Monoflops treten. Die Aufgabe des Flipflop 25 besteht darin, neben der zuvor erläuterten anharmonischen
Arbeitsweise auch die harmonische zu ermöglichen. Für die anharmonische Arbeitsweise wird eine
Steuerklemme 27 auf das tiefe Niveau gelegt, wodurch an einer Ausgangsklemme Q und einer zugehörigen
Leitung 29 ein hohes Niveau erscheint. Folglich werden Eingangsklemmen D der Flipflops 16 und 17 auf dem
hohen Niveau gehalten, wodurch der Phasendetektor 13 auf die Frequenz und Phasenfehler anspricht.
Für die harmonische Arbeitsweise wird die Steuerklemme 27 an das hohe Niveau gelegt. Mit dem Auftreten
eines Datensignals an der Klemme 10 gelangt dieses auch über einen Leiter 28 zur Klemme CK des Flipflop
25, wodurch die Klemme ζ) das hohe Niveau annimmt
und ein entsprechendes Signal über die Leitung 29 den Eingangsklemmen D der beiden Flipflops zugeführt
wird. Die Aufgabe der Verzögerungsleitung 26 und dieses Flipflop besteht jedoch darin, dem Phasendetektor
den harmonischen Betrieb dadurch zu ermöglichen, daß in Abwesenheit eines Datensignals das Phasenfehlersignal
unterdrückt wird. Wenn das Datensignal zum Setzen des Flipflop 25 herangeführt wird, damit die Flipflops 16 und 17 ein Phasenfehlersignal erzeugen, gelangt
es auch über die Verzögerungsleitung 26 zum Flipflop 16. In der Abwesenheit eines Datensignals wird das Flipflop 25 jedoch nicht gesetzt, wodurch das Niveau an den
Eingangsklemmen D der Flipflops 16 und 17 niedrig gehalten wird und die Erzeugung eines Phasenfehlersignals
ausbleibt, was den harmonischen Betrieb darstellt. Die Verzögerungsleitung 26 kann so eingestellt werden,
daß sie mit einer normalen Verzögerungszeit At wirksam ist. Im Falle, daß diese Verzögerungszeit
At= 772 ist, also der halben Taktpulsperiode entspricht, liegt ein Optimum vor, weil die Verzögerungsperiode
auf den Nullpunkt des abgegebenen Fehlersignals zentriert ist.
In der Fig. 4 ist der Verlauf von Signalen bei der
harmonischen Arbeitsweise des Phasendetektors 13 dargestellt, wobei die Taktpulse 30 eine höhere Frequenz
der Harmonische als ein Datensignal 31 aufweisen, in der Darstellung ist die dritte Harmonische gewählt
Die Datenimpulse kommen tatsächlich in den Zeitpunkten t+At an, wonach die Verzögerungsleitung
26 die Zeit auf den Wert t vermindert, wie an der Klemme 10 der F i g. 1 angegeben ist. Wenn gemäß der F i g. 4
ein Datensignal als Impuls 31Λ zur Zeit r auftritt, der einem Impuls 32Λ nach dem Intervall At folgt, wird an
der Vorderflanke des Impulses 31/4 das Phasensignal Φ\ eingeleitet, das als Impuls 34/4 angegeben ist. Mit dem
Beginn des Taktpulses 30Λ erscheint das Phasensignal Φ2, damit die Flipflops 25, 16 und 17 gelöscht werden
und das Phasensignal Φ\ dadurch beendet wird, daß über das UND-Glied 18 und das ODER-Glied 19 dem
Leiter 40 ein Signal zugeleitet wird. Außerdem kann ein Löschsignal dadurch hervorgerufen werden, daß einer
Löschklemme 41 ein Signal zugeleitet wird, von dem ein UND-Glied 18Λ eingeschaltet und dem ODER-Glied 19
ein ähnliches Signal zugeleitet wird.
Während der beiden nächsten Taktpulse bleibt das Datensignal aus, so daß das Flipflop 25 nicht gesetzt und
die Erzeugung eines Fehlersignals unterdrückt wird, da an den Eingangsklemmen D kein hohes Niveau anliegt,
das die Flipflops 16 und 17 setzen würde. Danach wird wieder ein Datensignal als Impuls 32ß zur Zeit ι + Δί
empfangen, dem ein Datensignal 31B folgt, das mit einem
Taktpuls 30ß zeitlich zusammenfällt. Gleichzeitig nehmen die Phasensignale Φ\ und Φ1 ein hohes Niveau
an, wodurch kein Fehlersignal zustande kommt. Wenn ein Taktpuls 3OC einem Daienimpuls 31C vorausläuft,
entsteht ein Impuls 35C als Phasensignal Φ1, von dem
die Frequenz des Oszillators 11 vermindert wird.
Wie aus dem untersten Verlauf der F i g. 4 erkennbar ist, ist das Fehlersignal ΔΦ=Φ\ —ΦΙ positiv, wenn der
Datenimpuls vor dem Taktpuls erscheint; im anderen Falle ist das Fehlersignal ΔΦ negativ. Im Falle, daß diese
beiden Impulse aufeinanderfallen oder das Datensignal ausbleibt, ist das Fehlersignal ΔΦ null. Folglich ist der
Mittelwert des Fehlersignals eine lineare Funktion der Zeitdifferenz zwischen den Fehlersignalen, die als Verlauf
36 in der F i g. 4 aufgetragen ist.
In der Fig.5 ist der Mittelwert des Fehlersignals ~Εφ = ~3Φ über dem Fehlersignal ΔΦ aufgetragen. T bedeutet
die Taktpulsperiode und te den Zeitfehler. Die Fehlercharakteristik wiederholt sich für den Zeitfehler
te=kT+e, wobei k eine ganze Zahl einschließlich null
ist. Die Verzögerung Δι wird auf den Wert — eingestellt,
damit das Ausgangssignal Φ in die Mitte des linearen dynamischen Bereiches ±π gelangt. Wie beachtet sei,
hat dieser Bereich der Phasenfehlercharakteristik im harmonischen Betrieb gemäß der F i g. 5 eine Breite von
±„t, die der Hälfte von ±2π im anharmonischen Betrieb
der F i g. 3 entspricht.
Dadurch daß durch die Zuführung eines Signals von hohem oder tiefem Niveau an der Steuerklemme 27 die
Schaltung der Fig. 1 umgeschaltet wird, kann der Phasendetektor
13 veranlaßt werden, alle empfangenen Datensignale für die Erzeugung eines Fehlersignals, also
anharmonisch zu bearbeiten, oder nur beim Empfang eines Datensignals, also harmonisch zu arbeiten. Wenn
ein Signal auf tiefem Niveau an der Steuerklemme 27 erscheint und das Flipflop 25 ein Signal von hohem Niveau
beibehält, um die Arbeit der Flipflops 16 und 17 zu ermöglichen, wird der Phasendetektor 13 auf die anharmonische
Arbeitsweise eingestellt. Diese wird erreicht, wenn die gerade ausgelesenen Daten den Vorlauf eines
Signals bilden, das als erste Harmonische der Taktpulse bekannt ist. Somit wird der Phasendetektor stets veranlaßt,
bei der genauen Frequenz einzufügen, die für die aufgezeichneten Datensignale erwünscht sind.
Nach der anharmonischen Arbeitsweise kann ein Signal von hohem Niveau der Steuerklemme 27 zugeleitet
werden, damit das Flipflop 25 beim Empfang eines Datensignals an der Klemme 10 tätig werden kann. Bei
dieser Arbeitsweise kann der Phasendetektor nur beim Erscheinen eines Datensignals arbeiten. Also kann das
Datensignal eine Harmonische der Taktpulse darstellen, und es kann noch ein Fehlersignal erzeugt werden, um
die Phasenbeziehung zwischen den Datensignalen und den Taktpulsen zu korrigieren.
Der Phasendetektor kann während des Vorlaufes nur anharmonisch arbeiten und dadurch unmittelbar bei der
Frequenz der während des Vorlaufes empfangenen Daten einfügen. Hierbei kann er keine falsche Sperrung bei
einer anderen Frequenz als der des Datensignals bewirken. Nach dieser Arbeitsweise kann der Phasendetektor
zum harmonischen Betrieb übergehen, wie er zur Wahrnehmung bestimmter aufgezeichneter Daten notwendig
ist. Da die Frequenz des Oszillator zuvor auf die richtige Frequenz der Daten eingestellt ist, besteht keine Gefahr,
daß der Phasendetektor veranlaßt wird, eine solche Phasenverschiebung bei einer Harmonischen der Datenfrequenz
zu blockieren.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Schaltung zur Einstellung der Frequenz und Phase der von einem Oszillator erzeugten Taktpulse
in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale mit einem
Phasendetektor, von dem da«; zeitliche Auftreten der Vorlauf- und Datensignale mit dem Auftreten der
Taktpulse vergleichbar und bei der Wahrnehmung einer Phasendifferenz zumindest ein Fehlersignal
dem Oszillator zur Vergrößerung bzw. Verringerung der Frequenz der Taktpulse zuführbar ist, d a durch
gekennzeichnet, daß der Phasendetektor (13) zwei Flipflops (16,17) enthält, von denen
das eine (16) zur Erzeugung eines die Frequenz vergrößernden Fehlersignals (Φ\) von der Vorderflanke
der Vorlauf- oder Datensignale (21,4,-31/Veinschaltbar
und von der Vorderflanke des nachfolgenden Taktimpulses (2OA; 30A) rückstellbar und das andere
(17) zur Erzeugung eines die Frequenz verringernden Fehlersignals (Φ2) von der Vorderflanke
der Taktpulse (2Of,- 3OQ einschaltbar und von der
Vorderflanke des nachfolgenden Vorlauf- oder Datensignals (21£V 31 C) rückstellbar ist, und daß zwischen
der die Vorlauf- und Datensignale (21/4, 21E;
31-4, MC) aufnehmenden Klemme (10) und den beiden
Flipflops (16, 17) ein drittes Flipflop (25) angeordnet ist, das beim Übergang von den Vorlauf- zu
den Datensignalen an einer Steuerklemme (27) derart umschaltbar ist, daß es beim Ausbleiben zumindest
eines Datensignales (21,31) während einer Zeitspanne, die mit der Verzögerung eines zwischen der
Klemme (10) und dem ersten Flipflop (16) liegenden Verzögerungsgliedes (26) in Beziehung steht, die
beiden Flipflops (16,17) sperrt.
2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale (Φ\, Φΐ) der
beiden Flipflops (16, 17) einem UND-Glied (18) zuführbar sind, das ein Löschsignal für die Flipflops
(16,17,25) erzeugt.
3. Schaltung nach dem Anspruch 2, dadurch gekennzeichnet, daß dem UND-Glied (18) ein ODER-Glied
(19) nachgeschaltet ist, dessen andere Klemme die Löschklemme (41) des Phasendetektors (13) ist.
4. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet,
daß von der Phasenbeziehung zwischen dem Datensignal und dem vom Oszillator (11)
gelieferten Taktpuls die Amplitude und Polung des Fehlersignals (S5I, Φΐ) festgelegt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64759476A | 1976-01-08 | 1976-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2659468A1 DE2659468A1 (de) | 1977-07-28 |
DE2659468C2 true DE2659468C2 (de) | 1984-05-03 |
Family
ID=24597574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2659468A Expired DE2659468C2 (de) | 1976-01-08 | 1976-12-30 | Schaltung zur Einstellung der Frequenz und Phase von Oszillator-Taktpulsen in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale |
Country Status (7)
Country | Link |
---|---|
US (1) | US4080576A (de) |
JP (1) | JPS5286029A (de) |
CA (1) | CA1057860A (de) |
DE (1) | DE2659468C2 (de) |
ES (1) | ES454833A1 (de) |
FR (1) | FR2337968A1 (de) |
IT (1) | IT1203054B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4195264A (en) * | 1978-04-26 | 1980-03-25 | Gte Sylvania Incorporated | Noise detection circuit |
US4229824A (en) * | 1978-07-21 | 1980-10-21 | Cubic Corporation | Method and apparatus for synchronizing electrical signals |
US4222009A (en) * | 1978-11-02 | 1980-09-09 | Sperry Corporation | Phase lock loop preconditioning circuit |
JPS5572225A (en) * | 1978-11-27 | 1980-05-30 | Nec Corp | Improper timing detection circuit |
US4200845A (en) * | 1978-12-22 | 1980-04-29 | Sperry Rand Corporation | Phase comparator with dual phase detectors |
FR2458181A1 (fr) * | 1979-06-01 | 1980-12-26 | Thomson Csf | Dispositif de synchronisation d'un signal d'horloge et systemes de transmission de donnees synchrones comportant un tel dispositif |
US4316150A (en) * | 1980-01-09 | 1982-02-16 | Tektronix, Inc. | Phase locked loop including phase detector system controlled by enable pulses |
US4420776A (en) * | 1981-11-30 | 1983-12-13 | International Business Machines | PSK Modulation in AC bias data recording |
US4475220A (en) * | 1982-01-19 | 1984-10-02 | Rca Corporation | Symbol synchronizer for MPSK signals |
US5004933A (en) * | 1986-06-02 | 1991-04-02 | Tektronix, Inc. | Phase-selectable flip-flop |
US4972161A (en) * | 1989-06-28 | 1990-11-20 | Digital Equipment Corporation | Clock recovery for serial data communications system |
US7588029B2 (en) * | 2000-03-21 | 2009-09-15 | Fisher & Paykel Healthcare Limited | Humidified gases delivery apparatus |
US7786763B1 (en) | 2008-12-30 | 2010-08-31 | Integrated Device Technology, Inc. | Clock circuit with harmonic frequency detector |
US8289821B1 (en) | 2010-12-21 | 2012-10-16 | Western Digital (Fremont), Llc | Method and system for pulsing EAMR disk drives |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3470475A (en) * | 1966-09-28 | 1969-09-30 | Nasa | Automatic frequency discriminators and control for a phase-lock loop providing frequency preset capabilities |
US3514698A (en) * | 1967-07-17 | 1970-05-26 | Thomas J Rey | Device for generating or measuring preselected frequency signals |
US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
US3755748A (en) * | 1972-03-06 | 1973-08-28 | Motorola Inc | Digital phase shifter/synchronizer and method of shifting |
US3870900A (en) * | 1973-11-12 | 1975-03-11 | Ibm | Phase discriminator having unlimited capture range |
-
1976
- 1976-09-22 CA CA261,762A patent/CA1057860A/en not_active Expired
- 1976-12-30 IT IT31032/76A patent/IT1203054B/it active
- 1976-12-30 DE DE2659468A patent/DE2659468C2/de not_active Expired
-
1977
- 1977-01-05 ES ES454833A patent/ES454833A1/es not_active Expired
- 1977-01-05 JP JP17277A patent/JPS5286029A/ja active Pending
- 1977-01-06 FR FR7700245A patent/FR2337968A1/fr active Granted
- 1977-04-18 US US05/788,183 patent/US4080576A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5286029A (en) | 1977-07-16 |
FR2337968B3 (de) | 1979-09-07 |
ES454833A1 (es) | 1978-01-01 |
CA1057860A (en) | 1979-07-03 |
US4080576A (en) | 1978-03-21 |
DE2659468A1 (de) | 1977-07-28 |
IT1203054B (it) | 1989-02-15 |
FR2337968A1 (fr) | 1977-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2659468C2 (de) | Schaltung zur Einstellung der Frequenz und Phase von Oszillator-Taktpulsen in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale | |
DE4104329C2 (de) | Impulssignalverzögerungsvorrichtung | |
DE2618031C2 (de) | Auswerteschaltung für Binärdaten | |
DE2643692C2 (de) | Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur | |
DE3308903A1 (de) | Adaptive schwellenwertvorrichtung | |
DE2637381A1 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE2334374B2 (de) | Ausgleich von zeitfehlern in einem farbvideosignal | |
DE2734421A1 (de) | Miller-kode-dekodierer | |
DE2703395B2 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2749493A1 (de) | Signalgenerator | |
DE1913622C3 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
EP0143504A2 (de) | Schaltungsanordnung zum Erkennen der Vertikalaustastlücke in einem Bildsignal | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
AT375232B (de) | Schaltungsanordnung zum aendern der zeitbasis eines informationssignals | |
DE3327114A1 (de) | Pulsgenerator zur erzeugung von abtastimpulsen | |
DE2651043C3 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife | |
DE2024818C3 (de) | Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale | |
DE2016447A1 (de) | Schaltung zum mehrspurigen Aufzeichnen und Wiedergeben von Binär-Informationen hoher Bitdichte | |
DE3631801C2 (de) | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät | |
DE2130372A1 (de) | Verfahren und Vorrichtung zur Erzeugung von Impulsfolgen sowie diese verwendendes Speichersystem | |
DE3538858A1 (de) | PLL-Frequenzsynthesizer | |
DE3544675A1 (de) | Schaltungsanordnung zur steuerung eines frequenzabhaengigen oszillators | |
DE3106864C2 (de) | Ausgleichsimpuls-Unterdrückungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: UNISYS CORP. (N.D.GES.D.STAATES DELAWARE), BLUE BE |
|
8328 | Change in the person/name/address of the agent |
Free format text: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. RABUS, W., DR.-ING. BRUEGGE, J., DIPL.-ING., 2800 BREMEN MAIWALD, W., DIPL.-CHEM.DR., PAT.-ANWAELTE, 8000 MUENCHEN |