DE2648869C3 - Modulator für differentiell phasencodierte Digitaldaten - Google Patents

Description

Die Erfindung betrifft einen Modulator für differentiell phasencodierte Digitaldaten mit einem vielstufigen binären Frequenzteiler, dessen Eingangswelle eine Frequenz gleich einem ganzzahligen Vielfachen einer gewünschten Trägerfrequenz und dessen Ausgangswd-Ie eine Frequenz gleich der Trägerfrequenz hat, mit einem vielstufigen Schieberegister, das durch die Ausgangswelle und durch die Eingangswelle des Frequenzteilers angesteuert wird, und mit einer bewerteten Kombinierschaltung, die eine Vielzahl aufeinanderfolgender paralleler Ausgangssignale des Schieberegisters zu quantisierten Leitungssignalen der gewünschten Trägerfrequenz kombiniert

Die Phasenmodulation binärer Digitaldaten ist ein grundlegendes Modulationsverfahren, das bei Datenübertragungsanlagen mittlerer Geschwindigkeit unter Verwendung von Sprachband-Übertragungskanälen benutzt wird. Insbesondere wird die differentielle kohärente Phasenumtastmodulation (PSK) in weitem Umfang angewendet, da keine Bezugsträgerwelle übertragen werden muß, so daß Bandbreite eingespart und eine Fehlerausbreitung auf einem Minimum gehalten wird. Die Daten werden mit Hilfe von Änderungen der Phase statt durch die absolute Phasenlage codiert Wenn zwei diskrete Phasen für die Codierung gewählt werden, beispielsweise 0 Grad und 180 Grad, so werden Binärdaten Bit für Bit übertragen. Bei vier im gleichen Abstand angeordneten diskreten Phasen, beispielsweise 0 Grad, ±90 Grad und 180 Grad, werden zwei Datenbits in jedem Baud-Intervall übertragen. Bei acht diskreten Phasen, beispielsweise dem ganzzahligen Vielfachen von 45 Grad, können auf entsprechende Weise drei Datenbits für jede zugelassene Phase codiert werden. Eine Vergrößerung der Anzahl von Bits je Baud-Intervall wird jedoch gegebenenfalls durch die Störeigenschaften des Übertragungskanals begrenzt

Bei bekannten Verfahren für eine differentielle PSK-Modulation digitaler Daten sind kontinuierlich alle zulässigen Phasen in analoger Form verfügbar gemacht worden und die jeweils richtige Phase wurde je nach der verlangten Codierung auf die Leitung getastet. Von einem Binärzähler hoher Geschwindigkeit wurde rückwärts gezählt oder heruntergeteilt und das Vergrößern oder Verkleinern des Frequenzteilerverhältnisses entsprechend der Piiasencodierung gesteuert Außerdem wurden gedämpfte Schwingungen abwechselnd mit vorbestimmten Phasen einer gemeinsamen Frequenz entsprechend der Datencodierung erzeugt und unter Steuerung einer sinusförmigen Hüllkurve eingeschoben, um bei Phasenübergängen entstehende Einschwingvorgänge zu unterdrücken.

Es ist auch bereits ein Modulator für differentiell phasencodierte Daten bekannt (DE-OS 17 62 517), der in wesentlichen Merkmalen mit dem Modulator der eingangs genannten Art übereinstimmt, und bei dem zur Erzielung der Phasenverschiebungen eine Teilerstufe des Registers geklemmt werden kann.

Die Erfindung hat sich die Aufgabe gestellt, das Frequenzteilverfahren bei einer differentiellen Phasenumtastmodulation von binären Datensignalen zu vereinfachen und zu verbessern. Darüber hinaus soll ein Modulator für differentielle PSK-Daten mit verhältnismäßig einfachen digitalen Schaltungsanordnungen verwirklicht werden. Zur Lösung der Aufgabe geht die Erfindung aus von einem Modulator der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein Impulsstopfzähler vorgesehen ist, der zusätzliche Impulse zwischen Stufen des Frequenzteilers in Abhängigkeit von einem vorbestimmten Phasenschiebe-Datencode aus einer Datenquelle einfügt, um die Phase der Ausgangsträgerfrequenz zu verschieben.

Entsprechend der Erfindung wird also das bezüglich seiner Frequenz heruntergeteilte Ausgangssignal eines

Taktgebers verhältnismäßig hoher Frequenz an ein vielstufiges Schieberegister angelegt, dessen bewertete parallele Ausgangssignale so kombiniert werden, daß eine quantisierte PSK-Trägerwelle gebildet wird. Die relative Phase der quantisierten Trägerwelle wird periodisch um diskrete Beträge entsprechend einem digitalen Datensignal, das differentiell auf die Trägerwelle codiert werden soll, dadurch geändert, daß die Frequenzteilerrate selektiv beschleunigt wird. Eine Beeinflussung der Frequenzteilerrate anstelle einer zwangsweisen Beschickung des Schieberegisters mit der als nächstes erforderlichen Trägerphase oder einer Vergrößerung der Schieberegister-Weiterschaltrate vermeidet plötzliche Übergänge in der Phase der quantisierten Trägerwelle und vereinfacht das Filtern am Ausgang. Das kontinuierliche quantisierte und bewertete Ausgangssignal des Schieberegisters durchläuft zum Schluß ein einfaches Tiefpaßfilter zum Zwecke der Glättung.

Bei einem Ausführungsbeispiel einer vierphasigeii, differentiell codierten PSK-Datenübertragungsanlage werden vier diskrete Vielfache von 90 Grad zur Codierung von Binärziffern in sogenannten iJibit-Paaren benutzt, d. Il, jeweils zu zweien zusammengefaßt Jedes der vier möglichen Dibit-Paare 00, 01, ti und 10 wird entsprechend als ganzzahliges Vielfaches (n=0, 1, 2 und 3) von elektrisch 90 Grad codiert. Die Dibits werden außerdem zur Minimiening von Codierfehlern im reflektierten Gray-Code statt im reinen Binärcode angeordnet

Nimmt man eine Taktfrequenz an, die achtmal größer als die gewünschte Frequenz der Trägerwelle ist, so wird ein Frequenzteilerverhältnis von acht benötigt Bei Verwirklichung dieses Verhältnisses mit drei hintereinandergeschalteten Teilerstufen, die je durch zwei teilen, bewirken zwei zusätzliche Impulse am Eingang der dritten Stufe oder ein zusätzlicher Impuls am Eingang der zweiten Stufe ein Voreilen der Ausgangsphase um 90 Grad. Demgemäß ergeben 0, 2,4 oder 6 zusätzliche Impulse im Eingangssignal der dritten Stufe Phasenvoreilungen, die 0 Grad, 90 Grad, 180 Grad bzw. 270 Grad entsprechen. Auf ähnliche Weise erzeugen 0,1,2 oder 3 Impulse im Eingangssignal der zweiten Stufe des dreistufigen Teilers die gleichen Ausgangsphasenverschiebungen. Ein einfacher Logikwandler, der auf die Datenpaare anspricht liefert diese zusätzlichen Zählimpulse für den Frequenzteiler. Ein einfaches dreistufiges Schieberegister, das von dem Frequenzteiler beaufschlagt wird und kontinuierlich mit dem achtfachen Wert der Trägerfrequenz weitergeschaltet wird, liefert drei aufeinanderfolgende Trägerwellen-Abtastwerte, die bewertet zu einer quantisierten Welle mit sinusförmiger Hüllkurve kombiniert werden.

Für höhere Datenfrequenzen läßt sich die grundlegende Anordnung so bemessen, daß ein achtphasiger Betrieb oder ein Betrieb mit höherer Frequenz möglich ist.

Nachfolgend soll die Erfindung anhand der Zeichnung näher beschrieben werden. Es zeigt

F i g. 1 ein vereinfachtes Blockschaltbild eines Digitaldaten-Modulators nach der Erfindung,

Fig.2 das Blockschaltbild eines Impulsstopfzählers, der bei der praktischen Verwirklichung der Erfindung benutzt werden kann, um entsprechend der zu übertragenden Datenfolge den Betrag für das Weiterschalten des Frequenzteilers zu bestimmen,

Fi g. 3 das Blockschaltbild eines bewerteten Schieberegisters zur Erzeugung tiner quantisierten Trägerwel

Fig,4 eine Anzahl von Kurvenform-Diagrammen zur Erläuterung der erfindungsgemäßen Betriebsweise. In Fig. 1 ist ein Ausführungsbeispiel für einen Digitaldaten-PSK-Modulator nach der Erfindung dargestellt, der für eine vierphasige Codierung von Daten-Dibits auf Phasenänderungen zwischen aufeinanderfolgenden Signalgabeperioden der Dauer T eingesetzt werden kann. Der Modulator weist eine Quelle 10

ίο für serielle Binärdaten auf, die die parallelen Dibit-Elemente auf den Ausgangsleitungen 11 liefert, ferner einen Impulsstopfzähler 13 zur Umwandlung der zu übertragenden Dibits aus der Quelle 10 in eine ganzzahlige Anzahl von Zählwerten auf der Leitung 19, einen Taktgeber 15 fester Frequenz, der über den Frequenzteiler 16 eine Frequenz liefert, die nicht niedriger als achtmal die vorgesehene Trägerfrequenz f ist einen Frequenzteiler 18 (der im speziellen Ausführungsbeispiel zwei Teile 18A und 18S enthält), ein Exklusiv- ODER-GaUer 20 zur Ankopplung entweder von Ausgangsimpulsen des Teilers 18Λ · Uer Fortschalteimpuisen vom Zähler 13 an den Frequenzteiler I8ß, ein Schieberegister 21, das durch den Teiler 18 angesteuert wird und dem über die Leitung 17 vom Teiler 16 Taktimpulse zugeführt werden sowie einen bewerteten Kombi'<jerer 23 und ein Tiefpaßfilter 24 zur Abgabe eines PSK-Signals an eine Übertragungsleitung 25.

Es erscheint zweckmäßig, zunächst die Arbeitsweise des Schieberegisters 21 und des Kombinierers 23 bei der

jo Erzeugung einer quantisierten Welle mit sinusförmigem Verlauf zu erläutern. Es sei auf Fig.3 und 4 Bezug genommen. Gemäß F i g. 3 besitzt das Schieberegister 21 drei Stufen SR 1, SR 2 und SR 3, wobei sich der Inhalt aller Stufen für jeden Taktimpuls nach rechts bewegt,

r> der vom Taktgeber 15 über den Teiler 16 und die Leitung 17 geliefert wird. Binäre Abtastwerte treten auf der linken Seite in die Stufe 57? 1 ein, werden sequentiell über die Stufen SR 2 und SR 3 verschoben und gehen danach verloren. Das Ausgangssignal des Teilers 585 ist gemäß Zeile (e) in F i g. 4 eine Rechteckwelle, deren Frequenz gleich einem Achtel der Fortschaltefrequenz auf der Leitung 17 (Kurvenform (b) in Fig.4) ist. Demgemäß werden vier Abtastwerte für jede Halbwelle des Rechteck-Ausgangssignals des Teilers 18

Γι entnommen. Hiervon stehen drei aufeinanderfolgende

Abtastwerte am Ausgang der Stufen SRi, SR 2 und SR 3 des Schieberegisters 21 für jeden gegebenen Zeitpunkt auf parallelen Leitungen 22 zur Verfugung. Im bewerteten Kombinierer 23 (Fig. 1 und 3) sind

ι» drei Widerstände Ri, R2 und /?3 mit den relativen Werten |/2"( 1,414 + ) und 1 vorhanden, die den Operationsverstärker 31 mii einem Rückkopplungswiderstand /?4 mit festem Wert (zweckmäßig mit dem relativen Wer! fö) zur Bestimmung der Verstärkung des

ν, Verstärkers 31 steuern. In den Zeilen (I), (g) und (h) in F i g. 4 sind die augenblicklichen Werte für die gleichzeitig auf den Ausgangsleitungen 22 verfügbaren Abtastwerte dargestellt, wenn die Eingangswelle die in Zeile ^dargestellte Form hat. Wenn die entsprechen-

■ den Abtastwerte in den Zeilen (I) und (h) mii dem relativen Wert 1 für das Verhältnis der Widerstände R1 und A3 zum Rückkopplungswiderstand R4 multipliziert und nachfolgend zu den mit dem relativen Wert j/3 (Verhältnis R 4 zu R 2) multiplizierten Abtastwerten

■ ' gemäß Zeile (g) addiert werden, so wird die quantisierte

Welle 45 erzeugt. Falls die Kechteckwelle in Zeile (e) konstante Phase hätte, so würde die Ausgangswelle 45 durch Glätten zu einer sinusförmigen Welle führen.

Im einzelnen hat ganz links in den Zeilen (f). (g) und (h) jede Rechteckwelle den Pegc¹ O, und die bewertete Summe der drei Wellen ist 0.

Wenn die Welle in Zeile (^ auf 1 geht, so bleiben die Wellen in den Zeilen (g)una (h)aui 0 und die Summe der drei Wellen wird I. Wenn die Welle in Zeile (g) auf I geht, bleibt die Weile in Zeile (Qauf I und die in Zeile (h) auf 0. Der Wert für die Zeile (g) wird mit Bezug auf den in Zeile (7? mit fl multipliziert und dann addiert, so daß sich ein kombinierter Ausgangswert von 2.41+ ergibt. Wenn schließlich die Abtastwerte in den Zeilen (Q (g) und (h)a\\e auf I sind, dann wird ihre bewertete Summe gleich 3,4I⁺. Demgemäß wird ein Viertel einer Sinuswelle in quantisierter Form entsprechend einer Treppe in Zeile (i) aufgebaut. Es dürfte nunmehr klar sein, wie die vollständige quantisierte Sinuswelle durch die bewertete Summierung der Ausgangssignale des

Wenn die Phase der Ausgangswelle zwischen Signalgabeintervallen verschoben werden soll, so könnte dies schnell durch eine entsprechende Änderung aller Abtastwerte im Schieberegister 21 mit einer höheren Frequenz als der normajen Schiebefrequei.z erreicht werden. Eine plötzliche Änderung dieser Art führt jedoch zu unerwünschten höheren Harmonischen der Trägerwellen-Grundfrequenz. Diese höheren Harrnonischen können ein verzerrendes Übersprechen in benachbarte Kanäle vielkanuliger Übertragungsanlagen bewirken. Die unerwünschten Harmonischen lassen sich weitgehend entsprechend der vorliegenden Erfindung dadurch ausschalten, daß selektiv zusätzliche Impulse in den Frequenzteiler 18 (Fig. 1) entweder an seinem Eingang oder an einer mittleren Stufe eingeführt (»gestopft«) werden. Die Phasenänderung von einem Signalgabeintervall zu einem anderen wird dann langsam durch ein Mischen aufeinanderfolgender Phasen erreicht und höhere Harmonische werden auf einem Minimum gehalten.

Zum Zweck einer Phasenänderungsmischung oder -überblendung zwischen benachbarten Signalgabeintervallen werden Datenbits aus der Quelle 10 auf übliche Weise zu Dibits auf den Ausgangsleitungen 11 gepaart und an den Impulsstopfzähler 13 angelegt, der außerdem über die Leitung 12 bezüglich des Baud-Intervalls 7 synchronisiert wird. Gemäß F i g. 2 kann der Impulsstopfzähler 13 für den quaternären (vierphasigen) Fall zweckmäßig tandemgeschaltete Flipflops 26,27 mit einer Rückkopplungsverbindung 34, ein erster NAND-Gatter 28, dessen Eingänge an den komplementären Ausgängen Q der Ripflops 26, 27 liegen, ein zweites NAND-Gatter 29, an dessen Eingängen der Ausgang des NAND-Gatters 28 und ein Taktsignal liegen, und ein Exklusiv-ODER-Gatter 30 enthalten. Die Flipflops 26 und 27 können D-Flipflops mit Dateneingängen D, Takteingängen C Kippeingängen Tund komplementären Ausgängen <?und Qsein.

Dibit-Eingangssignale auf den Leitungen 11 (höchststelliges Bit links) werden über das Exklusiv-ODER-Gatter 30 bzw. direkt an den Eingang D der Flipflops 26 bzw. 27 mit der Baud-Taktfrequenz 1/Tauf der Leitung 12 zur Erzielung der Gray-Codierung zugeführt Der ζί-Ausgang des Flipflops 26 treibt den 7"-Eingang des Flipflops 27 zur Erzielung einer binären Vorwärtszählung. Die komplementären Ausgangssignale der Flipfiops 26 und 27 werden im NAND-Gatter 28 kombiniert und ergeben ein Taktbetätigungssignal für das NAND-Gatter 29, das wiederum Weiterschait-Zählimpulse auf der Leitung 19 über das Exklusiv-ODER-Gatter 20 für den Frequenzteilerabschnitt 18ß liefert. Die Weiterschait-Zählimpulse werden über die Leitung 34 zum T-Eingang des Flipflops 26 zurückgeführt. Eine zweckmäßige Dibil-Phasencodierung im Gray-Format lautet:

·> 0 Grad für das Dibit 00, +90 Grad für das Dibit 01, 180 Grad für das Dibit 11 und -90 Grad für das Dibit 10. Wenn die Phasenverschiebungen entsprechend der Darstellung in Fig. I an der mittleren Teilerstufe erfolgen sullen, so betragen die entsprechenden

hi Fortschalte-Zählimpulse 0, 1, 2 bzw. 3. Wenn beispielsweise das Dibit 00 an die D-Eingänge des Zählers 13 (Fig. 2) angelegt wird, so tritt keine Änderung der <?-Ausgangszustände im Baud-Zeitpunkt auf. Wenn das Dibit 01 angelegt wird, werden die (^-Zustände der

Γ' Flipflops 26 und 27 komplementiert und das NAND-Gatter 28 läßt einen zusätzlichen Taktimpuls durch, der über die Rückkopplungsleitung 34 die Flipflops wiedci ihr**" Ruhezüs!ur>u

Duutsrch 'ritt eine

Phasenänderung von 90 Grad auf. Wenn das Dibit 11 an die Flipflops 26 und 27 angelegt wird, bleibt das Flipflop 26 unverändert und das Flipflop 27 wird umgeschaltet, so daß das NAND-Gatter 28 seinen Zustand ändert und einen ersten Zählimpuls abgibt, gefolgt von einem weiteren Zählimpuls, wenn die beiden Flipflops in den Ruhezustand zurückgestellt werden. Dann ergibt sich eine Phasenänderung von 180 Grad. Wenn das Dibit IO zugeführt i'ird, so wird das Flipflop 26 umgeschaltet und das Flipflop 27 bleibt unverändert. Die drei erzeugten Zählimpulse, die über die Leitung 34 zurückgeführt werden, stellen die Flipflops in den Muhe^'stand zurück, und die Phase wird um 270 Gi ad (-90 Grad) fortgeschaltet.

Die Auswirkungen bei der Einführung der zusätzlichen Zählimpulse sind in Form von Kurven in Fig.4 dargestellt. Zeile (a) zeigt eine repräsentative Seriendatenwelle, die übertragen werden soll. Die Welle wird in Dibits der Dauer T unterteilt, die durch senkrechte gestrichelte Linien getrennt sind. O-Bits werden durch L-Zustände und 1 - Bits durch W-Zustände dargestellt. Winkelangaben oberhalb der gestrichelten Linien zeigen die Phasencodierung für das als nächstes zu übertragende Dibit. In den Zeilen (b) und (c) sind die Taktwelle mit der Frequenz 8/" aus dem Frequenzteiler 16 bzw. die gleiche Welle nach der ersten Frequenzhalbierung im Frequenzteilerabschnitt MA dargestellt. Die Zeilen (d)und (^veranschaulichen die Ausgangssignale der ersten bzw. zweiten Stufe des Frequenzteilerabschnittes 18ß. Die Zeilen (f) bis (i) sind bereits oben erläutert worden. Zeile (d) zeigt speziell an den eingeklammerten Stellen 41, 42, 43, 44 (die .zur Erläuterung im Zeitmaßstab um den Faktor 16 auseinandergezogen sind), wie die zusätzlichen Zählimpulse aus dem Impulsstopfzähler 13 die gewünschten Phasencodieränderungen für die entsprechenden Dibits 11,01,10 und 00 bewirken. Die Fortschalte-Zählimpulse werden bei dem bevorzugten Ausführungsbeispiel mit einer durch den Taktgeber 15 bestimmten Frequenz von 32/eingeführt Die sich ergebenden Phasenänderungen sind in Zeile (i) angegeben, in der die quantisierten und geglätteten Ausgangswellen in Form der Wellen 45 bzw. 46 dargestellt sind. Die senkrechten strichpunktierten Linien in Zeile (i) im Abstand des Signalgabeintervalls T markieren die Abtastpunkte 47, zwischen denen die codierten Phasenänderungen zu messen sind. Es dürfte beispielsweise klar sein, daß die Phasendifferenz zwischen den beiden am weitesten links angeordneten Abtastpunkten 180 Grad beträgt, da der linke Übergang eine positiv gerichtete Nullinienkreuzung und der als

nächstes abgetastete Übergang eine negativ gerichtete Nullinienkreuzung ist.

Der Frequenzteiler 18 in l·' i g. I weist zwei Abschnitte 184 und 18flauf, wobei die die Phase weiterschallendcn Zählweriimptilse zwischen den Abschnitten zugeführt werden, d. h. am Eingang der zweiten Stufe. Man erken¹-'. daß die Zählwertimpulse in äquivalenter Weise auch am Eingang des Abschnittes 18/4 zugeführt ».</·.αΊ-π können, vorausgesetzt nur, daß doppelt so viele Impulse

wie bei dem Eingangsabschnitt 18/i (zweite Stufe) benutzt werden. Darüber hinaus verursacht ein einzelner Impuls am P.ingang der letzten Stufe (Ausgangsstufe) eine Phasenänderung von 180 Grad. Demgemäß würden r.inzelimpulse, die im wesentlichen gleichzeitip am Eingang der zweiten und der letzten Stufe der Teilerschaltung im Abschnitt 180 angelegt werden, zu einer Phasenänderung von 270 Grad führen.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Modulator für differentiell phasencodierte Digitaldaten mit einem vielstufigen binären Frequenzteiler, dessen Eingangswelle eine Frequenz gleich einem ganzzahligen Vielfachen einer gewünschten Trägerfrequenz und dessen Ausgangswelle eine Frequenz gleich der Trägerfrequenz hat, mit einem vielstufigen Schieberegister, das durch die Ausgangswelle und durch die Eingangswelle des Frequenzteilers angesteuert wird, und mit einer bewerteten Kombinierschaltung, die eine Vielzahl aufeinanderfolgender paralleler Ausgangssignale ₍ des Schieberegisters zu quantisierten Leitungssigna- π len der gewünschten Trägerfrequenz kombiniert, dadurch gekennzeichnet, daß ein Impulsstopfzähler (13) vorgesehen ist, der zusätzliche Impulse zwischen Stufen des Frequenzteilers (16, 18/4, 18Sj in Abhängigkeit von einem vorbestimmten Phasenschiebe-Datencode aus einer Datenquelle (10) einfügt, um die Phase der Ausgangsträgerfrequenz zu verschieben.

2. Modulator nach Anspruch 1, bei dem die Daten paarweise als vier vorgewählte Phasenänderungen codiert sind, die ganzzahlige Vielfache von elektrisch 90 Grad sind, dadurch gekennzeichnet, daß die Frequenz der Eingangswelle für den Frequenzteiler (16,18/4, i8B)gleich dem achtfachen Wert der Trägerfrequenz ist, jo

daß der vielstufige Frequenzteiler (16,18/4,18ßjund das Schieberegister (21) je drei Stufen enthalten, daß der Impulsstopfzähler (13' einen, zwei und drei zusätzliche Impulse zwischen die zweite und dritte Stufe (18/4, 185} des Frequenzir Hers zur Erzielung J5 von Phasenänderungen von 90 Grad, 180 Grad und 270 Grad einfügt,

und daß die Bewertungseinrichtung (23) aufeinanderfolgende Abtastwerte des Ausgangssignals des Frequenzteilers im Verhältnis der Quadratwurzel von 2 :1 bewertet.

3. Modulator nach Anspruch 1, dadurch gekennzeichnet,

daß der Impulsstopfzähler (13) ein Paar von in Reihe geschalteten Flipflops (26, 27) aufweist, ferner Schaltungen zur Voreinstellung des Ausgangszustandes der Flipflops entsprechend einer gewünschten Datencodierung und eine Rückkopplungsschaltung (34), die bewirkt, daß der Ausgangszustand der Flipflops sich sequentiell ändert, bis ein vorbestimm- w ter Ruhezustand erreicht ist.

4. Modulator nach Anspruch I₁ dadurch gekennzeichnet,

daß die Daten als Phasenänderungen zwischen Signalgabeintervallen mit 0 Grad, 90 Grad, 180 Grad r< und 270 Grad entsprechend Dibit-Paaren 00, 01, 11 und 10 codiert werden, wobei 0 ein Abstandsbit und 1 ein Markierbit angeben.