DE2624313A1 - Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein - Google Patents

Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein

Info

Publication number
DE2624313A1
DE2624313A1 DE19762624313 DE2624313A DE2624313A1 DE 2624313 A1 DE2624313 A1 DE 2624313A1 DE 19762624313 DE19762624313 DE 19762624313 DE 2624313 A DE2624313 A DE 2624313A DE 2624313 A1 DE2624313 A1 DE 2624313A1
Authority
DE
Germany
Prior art keywords
gold
copper
layer
semiconductor circuit
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762624313
Other languages
English (en)
Inventor
Carmen D Burns
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2624313A1 publication Critical patent/DE2624313A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Patentanwalt Franz Werdermann, 2 Hamburg 36, Neuer Wall 10
N 76051 DH
National Semiconductor Corp. 2900, Semiconductor Drive Santa Clara, Kalif.,V.St.A.
Verfahren zur Ausführung von Warmpreß-Verbindungen von Leiterstrukturen auf einem Halbleiter-Schaltungsbaustein.
Pur die vorliegende Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial-No. 582 620 vom 2.6.1975 in Anspruch genommen.
Die vorliegende Erfindung betrifft ein Verfahren zur Ausführung von Warmpreßverbindungen von Leiterstrukturen auf einem Halbleiter-Schaltungsbaustein, der eine Vielzahl von Verbindungskappen aufweist, die sich über die Oberfläche dieses Halbleiter-Schaltungsbausteins erheben und an ihrem Unterteil mit darunterliegenden Metallisierungsmustern auf dem Halbleiter-Schaltungsbaustein verbunden sind, und wobei zumindest ein Teil aus Kupfer einer ersten, dem Halbleiter-Schaltungsbaustein zugeordneten Struktur mit einem Teil aus Gold einer zweiten, dem Halbleiter-Schaltungsbaustein zugeordneten Struktur verbunden wird.
609852/0666
2624311
Die vorliegende Erfindung betrifft insbesondere Warmpreßverbindungen zwischen Teilen aus Kupfer aus Gold bei Strukturen zur Verbindung des Halbleiter-Schaltungsbausteins mit einer äußeren Betriebsschaltung. Derartige Verbindungsstrukturen pflegen beispielsweise den Leiterrahmen, Verbindungsleiter und die Verbindungskappen auf dem Halbleiter-Schaltungsbaustein zu umfassen.
Warmpreßverbindungen sind bereits ausgeführt worden. Bei diesen vorbekannten Verbindungen wurde ein Metallmuster aus Kupfer mit bandförmigen Verbindungsleitern mit einer Nickelschicht plattiert, und diese Nickelschicht wurde mit Gold bis zu einer Stärke im Bereich von 0,762 bis 1,f?24· /um (JO bis 6OxIO"6 Zoll) beschichtet. Die vergoldeten, bandförmigen Verbindungsleiter wurden durch einen Warmpreßvorgang mit Verbindungskappen aus Gold verbunden, die von der Oberfläche des Halbleiter-Schaltungsbausteins getragen wurden und sich über diese erhoben. Während des Verfahrensschrittes des Warmpreßvorgangs diente die Nickelschicht als Sperrschicht gegen eine Diffusion unterhalb der Goldschicht, so daß eine Verbindung "von Gold zu Gold" zwischen dem vergoldeten kupfernen Verbindungsleiter und der Verbindungskappe aus Gold erhalten wurde. Eine ähnliche Warmpreßverbindung "von Gold zu Gold" wurde am äußeren Ende des Verbindungsleiters, zwischen diesem ebenfalls vergoldeten Verbindungsleiter und einem vergoldeten Leiterrahmen erzielt»
Einer der Nachteile dieser Warmpreßverbindungen "von Gold zu Gold" liegt darin, daß der Kostenaufwand aufgrund des für die Herstellung der Verbindungen verwendeten Goldes verhältnismäßig
2 ORKHNAL INSPEGTE©
609852/0666
hoch ist.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren für die Ausführung von demgegenüber weniger kostspieligen und gleichzeitig stärker beanspruchbaren Warmpreßverbindungen von Leiterstrukturen auf einem Halbleiter-Schaltungsbaustein zu schaffen.
Das zur Lösung der gestellten Aufgabe vorgeschlagene, erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß der Teil aus Kupfer der ersten Struktur warm gegen den Teil aus Gold der zweiten Struktur gepreßt wird, und eine Diffusion in der Feststoffphase aus dem Teil aus Kupfer in den Teil aus Gold hervorgerufen wird, um nach Abkühlung der Teile eine Verbindungsschicht zwischen dem Teil aus Gold und dem Teil aus Kupfer zu erhalten, und daß diese Verbindungsschicht eine Diffusion in der Feststoffphase von Kupfer in den Teil aus Gold umfaßt·
Nach einem Merkmal der Erfindung wird also ein Teil aus Kupfer, der zu einer Verbindungsstruktur eines Halbleiter-Schaltungsbausteins mit einer äußeren Betriebsschaltung gehört, durch einen Warmpreßvorgang mit einem aus Gold bestehenden Teil einer weiteren derartigen Verbindungsstruktur verbunden, um eine Diffusion des Teils aus Kupfer in der Feststoffphase in den Teil aus Gold zu bewirken, und um nach der Abkühlung eine Verbindungsschicht zwischen den Teilen aus Kupfer und Gold zu erhalten,
Nach einem weiteren Merkmal der Erfindung umfaßt der Teil aus Gold, der durch einen WarrapreßVorgang mit dem Teil aus Kupfer
6 0 G Z '■ V f ^ 6
26243:3
verbunden ist, eine Goldschicht auf einem kupfernen Teil,.wobei eine Sperrschicht gegen Diffusion zwischen der Goldschicht und dem kupfernen Teil selbst angeordnet ist.
Nach einem weiteren Merkmal der Erfindung wird eine Goldschicht auf einer Leiterrahmenstruktur durch einen Warmpreßvorgang mit einem Verbindungsleiter aus Kupfer verbunden.
Nach einem anderen Merkmal der Erfindung werden die inneren Enden von Verbindungsleiterstrukturen aus Kupfer mit den goldenen Teilen der Verbindungskappen durch einen zwischen diesen ausgeführten WarmpreßVorgang verbunden.
Weitere Merkmale und Vorteile der Erfindung werden aus der nachfolgenden ausführlichen Beschreibung von Ausführungsbeispielen und anhand der beigefügten Zeichnungen ersichtlich. Es ζeigens
S"ig.1: eine Draufsicht auf ein Trägerband von der Art eines Kunststofffilms, das die metallischen Verbindungsleitermuster für gruppenweise durch eine automatisch arbeitende Einrichtung auszuführende Warmpreßverbindungen auf HaIbleiterplättchen trägt,
Fig. 2* eine vergrößerte !Draufsicht auf einen Teil der Anordnung nach Fig., 1, der dort durch die ausgezogene Linie 2-2 eingegrenzt wird,
Fig.5: eine vergrößerte Teilschnittansicht eines Stempels oder Kopfes zur Ausführung der Warmpreßverbindungen zwischen
6 0 9 r- ^2 / ;;i; 6 6 orkmnal. inspected
Verbindungsleiterstrukturen und Verbindungskappen auf dem Halbleiterplättcben,
Pig.4: eine vergrößerte Schnittansicht eines Teils der Anordnung nach Pig· 5» der dort durch die ausgezogene Linie 4-4 eingegrenzt wird,
Pig.5s eine TeilSchnittansicht ei4er integrierten Schaltungsbaugruppe, die ein Halbleiterplättchen aufweist, das an einer Leiterrahmenstruktur innerhalb dieser Schaltungsbaugruppe angebracht ist,
Pig.6: eine vergrößerte Schnittansicht eines Teils der Anordnung nach Pig, 5, der dort durch die ausgezogene Linie 6-6 eingegrenzt wird, und
Pig.7s eine Teilschnittansicht einer anderen Ausführungsform der Anordnung nach Pig. 6, die dort durch die ausgezogene Linie ?-7 eingegrenzt wird.
Es wird nunmehr auf Fig. 1 und Pig. 2 bezug genommen, dort ist ein Trägerband 11 für den Einsatz in einer automatisch arbeitenden Einrichtung für die Ausführung von Warmpreßverbindungen zur Befestigung der Verbindungsleiter auf dem Halbleiterplättchen dargestellt. Das Trägerband 11 schließt eine gewalzte Kupferfolie 12 ein , die bei 13 an ihren einander gegenüberliegenden Rändern durchbrochen ist, ua eine Transport-Stachelrolle zur Vorwärtsbewegung des Trägerbandes von einer Vorratsrolle, durch die automatisch arbeitende Warepreßeinrichtung hindurch, aufzu-
- 5 -609852/0666
nehmen. Eine Vielzahl von bandförmigen Verbindungsleitermustern 14 ist in der gewalzten Kupferfolie 12 ausgebildet, ein typisches Leitermuster 14 ist in Fig. 2 dargestellt. Ein Kunststofffilm 15 (Polyamid) haftet auf der Unterseite der gewalzten Kupferfolie und hält die Verbindungsleiterteile 16 des Verbindungsleitermusters 14 in den gewünschten Stellungen fest, eine reehteckförmige, mittige Ausnehmung 18 ist in dem Kunstofffilm 15 vorgesehen, wobei die inneren Enden der bandförmigen Verbindungsleiter 16 über den Rand dieser rechteckförmigen Ausnehmung 18 hinausragen. Eine Vielzahl von Durchbrüchen 19 ist um den Umfang eines jeden der Verbindungsleitermuster 14 herum angeordnet, um das Abtrennen der Kupferfolie 12 und des Kunststofffilms 15 in einem nachfolgenden Schritt des Warmpreßverfahrens zu erleichtern.
Es wird nunmehr auf Fig. 3 und Fig. 4 bezug genommen,dort ist ein Teil der Einrichtung zur Ausführung der Warmpreßverbindung an den inneren Enden der Verbindungsleiter 16 mit einer Vielzahl von Verbindungskappen 21 dargestellt, die am Umfang eines Halbleiterplättchens'entlang angeordnet sind.
Die einzelnen Halbleiterplättchen 22 schließen nach Fig. 4 einen halbleitenden Substratteil 23 ein, auf dem eine epitaxiale Schicht 24 vom n-Leitungstyp gezüchtet worden ist. Eine Vielzahl von Gebieten 25 vom p+-Leitungstyp ist in diese epitaxiale n-Schicht 24 eindiffundiert. Ein Gebiet 26 vom n+-Leitungstyp ist in die epitaxiale Schicht 24 vom n-Leitungstyp zur Kontaktierung derselben eindiffundiert. Die obere Oberfläche der epitaxialen n-Schicht 24 ist mit einer ersten Passivierungsschicht 27, beispielsweise aus Siliziumdioxid, beschichtet.
609852/0666
In Überdeckung bestimmter ρ - und η -Gebiete 25 und 26 ist eine Vielzahl von Ausnehmungen 29 in der Passivierungsschicht 27 aus Siliziumdioxid vorgesehen. Ein metallisiertes Verbindungsleiter-Schichtrauster 28, beispielsweise aus Aluminium, wird auf der Passivierungsschicht 27 aus Siliziumdioxid und durch die Ausnehmungen 29 hindurch zur Kontaktierung der n+- und p+-Gebiete 26 und 25 aufgebracht· In bestimmten Gebieten werden Verbindungskappen 21, beispielsweise durch Aufgalvanisierung, über der Metallisierungsschicht des Verbindungsleitermusters 28 zur Kontaktierung derselben aufgebracht. Bei einem typischen Ausführungsbeispiel sind die Verbindungskappen 21 25,4· bis 50,8 /um (1-2 mil) hoch und weisen an ihrem Fuß eine Querschnittsfläche
2 2
von etwa 0,0305 mm (12 mil ) auf. In allen anderen Gebieten des Halbleiterplättchens 22 wird die Verbindungsleiter-Musterschicht 28 mit einer zweiten Passivierungsschicht 31, beispielsweise aus Siliziumdioxid, überdeckt·
Das Halbleiterplättchen 22 wird nach Pig. 3 von einer Glasplatte Mittels einer hoch temperaturbeständigen Schicht 34·» die mit der Glasplatte 33 über eine Wachsschicht 35 verbunden ist, getragen. Mittels einer Ablösungsschicht 36 aus Wachs wird das Halbleiterplättchen. 22 von deE hoch temperaturbeständigen Schicht 34 getragen. Die Baugruppe wird durch Säge-Einschnitte 37 geritzt, die durch die Ablösungsschicht 36 und teilweise durch die hoch temperaturbeständige Schicht 34· hindurchgehen.
Die Warmpreßeinrichtung bringt die einzelnen, zu verbindenden Halbleiterplättchen 22 in Deckung mit einem Preßstempel 38, beispielsweise aus Kohlenstoff, der nach dem Ausführungsbeispiel für den WarmpreßVorgang auf eine Temperatur von 55O0C erhitzt
6 0 a- - r ? ■ ο η R 6
worden ist. Es wird bewirkt, daß der Preßstempel 38 die inneren Enden der Verbindungsleiter 16 nach unten auf die Verbindungskappen 21 preßt, und zwar mit einem Druck von etwa 100 g pro
2 2
Verbindungskappe oder 12,4 kg/mm (S g/mil ) während eines Zeitraumes von annähernd 0,2 Sekunden» Bei einem typischen Ausführungsbeispiel führt <äsr Preßsteapal 38 gleichzeitig die Verbindung an 14 Verbindungskappen aus®
Jede der Verbindungskappen 21 schließt nach ]?ige 4 eine verhältmäßig starke Grundschicht 39 aus Kupfer ein, die eine Härte von mehr als 50 amerikanischen "ICnoop"-Härteeinheiten aufweist. Eine Goldschicht 41, beispielsweise mit einer Stärke von 0,381 bis 1,524 /um (15 bis 60x10~6 Zoll) wird, auf der Grundschicht 39 aus Kupfer liegend, angeordnet, und eine Diffusions-Sperrschicht 40, beispielsweise aus Nickel, wird zwischen der Goldschicht 41 und der darunterliegenden Grundschicht 39 aus Kupfer angeordnet. Bei einem typischen Ausführungsbeispiel weist die Goldschicht 41, auf welcher die Warmpreßverbindung auszuführen ist, eine Schichtstärke von mehr als 0,381 /um (15x10" Zoll) und vorzugsweise im Bereich von 0,362 bis 1,524 ,um (30 bis 60x10 Zoll) aufβ Die Nickelschicht weist eine Stärke von 2,54 bis 17,76 ^um (0,1 bis 0,7 mil) auf, und die Gesamthöhe der Verbindungskappe 21 fällt in den Bereich von 7,62 bis 50,8 /um (0,3 bis 2,0 mil). Der Verbindungsleiter 16 aus Kupfer ist vorzugsweise mit einem sehr dünnen Anti-Oxidationsbelag, wie beispielsweise Gold, Kupferphosphat oder Ohromat beschichtet, so daß eine Warmpreßverbindung durch diesen sehr dünnen Anti-Oxidationsbelag 42 ausgeführt werden kann. Der Einsatz eines Anti-Oxidationsbelages über Kupfer bei der Ausführung einer Warmpreßverbindung auf Kupfer ist in der Anmeldung
6 0 9 8 ? ?. / 0 R B 6
No. derselben Anmelderin offenbart und beansprucht.
Eine Warmpreßverbindung zwischen Kupfer und Gold wird zwischen dem inneren Ende des Verbindungsleiters 16 aus Kupfer und der Goldschicht 41 auf der Verbindungskappe 21 dadurch erzielt, daß der kupferne Verbindungsleiter 16 in eine Warmpreßverbindung mit der Goldschicht 41 gebracht wird, und zwar in der zuvor beschriebenen Weise, derart, daß eine Diffusion des Kupfers in der Feststoff phase, von dem Verbindungsleiter 16 in die Goldschicht 41 hinein, erfolgt, um nach de- Abkühlung eine Verbindungsschicht zwischen den Teilen aus Kupfer und aus Gold zu erhalten, wobei diese Verbindungsschicht eine Diffusion in der Peststoffphase in den Teil aus Gold umfaßt.
Die Diffusions-Sperrschicht 40 dient dazu, die Diffusion von Kupfer aus der darunterliegenden Grundschicht 39 in die Goldschicht 41 infolge der Erwärmung dieser letzteren durch den Preßstempel 38 zu verhindern. Die Diffusions-Sperrschicht 40 verhindert ebenfalls die Diffusion von Kupfer durch die Goldschicht 41 in die Grundschicht 39 a»*g Kupfer hinein« Die daraus resultierenden Warmpreßverbindungen zwischen Kupfer und Gold weisen eine höhere Festigkeit als Warmpreßverbindungen zwischen Kupfer und Kupfer oder Gold und Gold auf. Außerdem können die Verbindungen "von Kupfer auf Gold" mit weit weniger Material- und Bearbeitungskosten als frühere Verbindungen "von Gold auf Gold" hergestellt werden, weil die Verbindungsleiter 16 weder mit einer Diffusions-Sperrschicht, noch mit einer verhältnismäßig starken Goldschicht beschichtet werden müssen, wie sie bei vorbekannten Verbindungen von "Gold zu Gold" anzutreffen waren
In Abwandlung des Einsatzes der Goldschicht oder Goldkappe 41 kann die gesamte Verbindungskappe 21 in Gold ausgeführt werden, und eine Warmpreßverbindung von Kupfer auf Gold darauf in derselben Weise wie auf der Goldschicht 41 hergestellt werden.
Wenn das Halbleiterplättchen 22 durch einen gruppenweise ausgeführten Warmpreßvorgang mit den inneren Enden der Verbindungsleiter 16 durch die Erwärmung mittels des Preßstempels 38 verbunden wird, gibt die Ablösungsschicht 36 das Halbleiterplättchen 22 frei, und dieses letztere wird dadurch zu der gewalzten Kupferfolie 12 übergeleitet. Die Kupferfolie 12 wird mit den daran befestigten Halbleiterplättchen 22 einer zweiten Einrichtung zugeführt, die die Warmpreßverbindung zwischen den äußeren Teilen der Verbindungsleiter 16 und den inneren Enden der Leiterrahmen 43 gemäß Pig. 5 und Fig. 6 ausführt.
Pur den Fall, daß der Leiterrahmen 43 aus Kupfer hergestellt ist, wird er zuerst mit einem Sperrschichtmaterial 44, wie beispielsweise Nickel,beschichtet, das sodann selektiv mit einer Goldschicht 45 überzogen wird, mit welcher der kupferne Verbindungsleiter 16 durch einen Warmpreßvorgang verbunden werden soll. Die obere Oberfläche des Verbindungsleiters 16, die mit der selektiv aufgebrachten Goldschicht 45 verbunden werden soll, wird vorzugsweise mit einem Anti-Oxidationsbelag, beispielsweise aus Gold, Chromat oder Kupferphosphat, bis zu einer Stärke beschichtet, die ausreichend dünn ist, um die Ausführung der Warmpreßverbindung durch diese Schicht hindurch zu gestattene
Ein Preßstempel 46 wird gegen die Unterseite des Verbindungsleiters 16 gepreßt, um die obere Oberfläche des Verbindungsleiters
- 10 - ' " '■ '; '■'■■'■- - ' v
■■■ 609852/0666 ; ' ' '■ =
26243 ! 3
fest gegen die nach unten weisende Oberfläche der Goldschicht zu pressen· Bei einem typischen Ausführungsbeispiel beträgt die Temperatur des Preßstempels 46 4500O, und dieser letztere wird für einen Zeitraum von annähernd 0,15 Sekunden fest gegen den Verbindungsleiter 16 gepreßt. Der Anpreßdruck ist typischerweise etwa dreimal so hoch wie der für die Ausführung der Warmpreßverbindung der inneren Enden des Verbindungsleiters 16 mit den Verbindungskappen 21 aufgewendete Anpreßdruck, d.h. 15>5 bis 46,5 kg/mm (10-50 g/mil2). Die selektiv aufgebrachte Goldschicht 45 weist eine Fläche von 0,145 mm2 ( 225 mil2) auf, die in Berührung mit dem Verbindungsleiter 16 stehte
Die Festigkeit der zwischen dem kupfernen Verbindungsleiter 16 und der Goldschicht 45 auf dem Leiterrahmen 43 erzielten Verbindung ist gewöhnlich größer als 50 g und liegt in der Höhe von 200 g für eine Verbindungsfläche von 0,145 mm2 (225 mil2) bei der Warmpreßverbindung von Kupfer zu Gold zwischen dem Leiterrahmen 43 und dem äußeren Ende des Verbindungsleiters 16. Nach der Verbindung der Leiterrahmen 43 mit den Verbindungsleitern werden die Leiterrahmen in einem aus Epoxyharz gegossenen Gehäuse, wie in Figo 5 gezeigt, untergebracht·
Bei der Herstellung der Warmpreßverbindung zwischen dem Verbindungsleiter 16 undddem inneren Ende der Leiterrahmen 43 wird das kupferne Verbindungsleitermuster 14 an der Linie der Durchbrüche 19 entlang abgetrennt und dadurch das an den Leitern befestigte Halbleiterplättchen 22 von dem Trägerband 11 zu der Leiterrahmenstruktur 43 übergeleitet·
Es wird nunmehr auf Fige 7 bezug genommen, dort ist eine weitere
11 Λρι
β 0 9 P ~ '-' ! Π Ρ β 6 ORIGINAL INSPECTED
■- τ -ι
262/.
Hl
Ausführungsform der Erfindung dargestellt, bei welcher der Leiterrahmen 43 aus Wickel, einer Legierung mit der Bezeichnung oder Kovar hergestellt ist. In diesem Fall wird die Goldschicht 45 direkt auf dem Leiterrahmen 45 in den ausgewählten Gebieten aufgebracht, wie zuvor beschrieben, und zwar bis zu einer Stärke, die vorzugsweise in dem Bereich von 12,7 bis 15,2 /um (50 bis 60x10" Zoll) fällt. Wie zuvor wird der kupferne Verbindungsleiter 16 vorzugsweise mit einem Anti-Oxidationsbelag überzogen, und die Teile werden in eine Warmpreßverbindung gebracht, wie unter Bezugnahme auf 3?ig. 6 beschrieben, um eine Warmpreßverbindung zwischen der Goldschicht 45 und dem kupfernen Verbindungsleiter 16 zu schaffen.
Der Vorteil der Verwendung von zwischen Kupfer und Gold gemäß der Erfindung ausgeführten Warmpreßverbindungen zur gruppenweise ausgeführten Verbindung von Leiterstrukturen mit Halbleiter-Schaltungsbausteinen liegt darin, daß verhältnismäßig kostengünstige Kupferteile verwendet werden können, die mit verhältnismäßig wenig kostspieligen Goldschichten oder goldenen Verbindungskappen ausgestattet sind. Die Teile aus Gold können auf die Verbindungskappe 21 und ausgewählte Bereiche des Leiterrahmens 43 beschränkt werden, wodurch der Einsatz von Gold, und damit die Kosten der Teile auf einen Minimalwert herabgesetzt werden können. Es werden ebenfalls höher beanspruchbare Verbindungen als bei vorbekannten Verbindungen "von Gold zu Gold" oder "von Kupfer zu Kupfer" erzielt.
- Patentansprüche -
12 -
ORiSHNAL INSPECTED 6 0 9 8^?/ 0 R β 6

Claims (1)

  1. /β
    PATENTANSPRÜCHE
    26
    ο / ο
    / L
    1. Verfahren zur Ausführung von Warmpreßverbindungen von Leiterstrukturen auf einem Halbleiter-Schaltungsbaustein, der eine Vielzahl von Verbindungskappen aufweist, die sich über die Oberfläche dieses Halbleiter-Schaltungsbausteins erheben und an ihrem Unterteil mit darunterliegenden Metallisierungsmustern auf dem Halbleiter-Schaltungsbaustein verbunden sind, und wobei zumindest ein Teil aus Kupfer einer ersten, dem Halbleiter-Schaltungsbaustein zugeordneten Struktur mit einem Teil aus Gold einer zweiten, dem ^albleiter-Schaltungsbaustein zugeordneten Struktur verbunden wird, dadurch gekennzeichnet, daß der Teil aus Kupfer (16) der ersten Struktur (14-) warm gegen den Teil aus Gold (21, 4-5) der zweiten Struktur (22, 4-3) ge reßt wird, und eine Diffusion in der Feststoffphase aus dem Teil aus Kupfer (16) in den ^eil aus Gold (21, 4-5) hervorgerufen wird, um nach der Abkühlung der Teile eine Verbindungsschicht zwischen dem Teil aus Kupfer (16) und dem ^eil aus Gold (21, 4-5) zu erhalten, und daß diese Verbindungsschicht eine Diffusion in der Feststoffphase von Kupfer in dem Teil aus Gold (21, 4-5) umfaßt.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der durch einen Warmpreßvorgang mit dem Teil aus Kupfer (16) zu verbindende ij-leil aus Gold eine äußere Goldschicht (4-1) umfaßt, die auf einer Grundschicht (39) der Verbindungskappe aus Kupfer angebracht ist, und daß es den Verfahrensschritt der Einbringung einer Diffusions-Sperrschicht (40) zwischen der darunterliegenden Grundschicht (39) aus Kupfer der Verbindungskappe (21) und der darauf befindlichen Goldschicht (4-1) umfaßt, wobei diese Schicht (40) als Sperre gegen die Diffusion zwischen der Grund-
    60985 2/0666
    2 6 2 '-:;: 1 3
    schicht (39) aus Kupfer und der Goldschicht (4-1) dient.
    3o Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Diffusions-Sperrschicht (40) aus Nickel besteht.
    4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Verbindungskappen (21) über eine kupferne Verbindungsleiterstruktur (16), die den genannten Teil aus Kupfer bildet, durch einen Warmpreßvorgang mit einem Teil eines äußeren Leiterrahmens (43) verbunden werden, und daß der genannte Teil aus Gold, der durch einen Warmpreßvorgang mit der genannten Verbindungsleiterstruktur (16) aus Kupfer verbunden wird, eine Goldschicht (45) auf dem genannten Teil des Leiterrahmens (4-3) einschließte
    5. Halbleiter-Schaltungsbaustein, ausgeführt nach dem Verfahren gemäß Anspruch 1-4, mit einem Halbleiterplättchen und einem auf dieses aufmetallisiertes Verbindungsleitermuster zur Herstellung der elektrischen Verbindungen zu den verschiedenen darunterliegenden Gebieten des genannten Halbleiterplättchens, und eine Vielzahl von metallischen Verbindungskappen, die sich über die Oberfläche des halbleiterplättchens erheben und an ihrem Unterteil mit dem genannten Verbindungsleitermuster verbunden sind, sowie mit einem äußeren Leiterrahmen zur elektrischen Verbindung des Halbleiter-Schaltungsbausteins mit einer Schaltung zum Betrieb der genannten Halbleiter-Schaltungsbaugruppe ^ dadurch gekennzeichnet, daß metallische Verbindungsleiter (16) zur elektrischen Verbindung mit den genannten Verbindungskappen (21) des genannten Kalbleiterplättchens (22) auf dem genannten Leiterrahmen (43) vorgesehen sind, daß die
    - 14 6098 5 2/0666
    2 6 ? A :■; ' ;< /Γ
    genannten Verbindungsleiter (16) einen kupfernen Teil aufweisen, der mit einem Teil aus Gold (41) von zumindest einer der genannten Verbindungskappen (21) über eine Verbindungsschicht verbunden ist, die eine Diffusion von Kupfer aus der feststoffphase aus dem genannten kupfernen Teil (16) in den Teil aus Gold (41) der Verbindungskappe (21) umfaßte
    6. Halbleiter-Schaltungsbaustein nach Anspruch 5» dadurch gekennzeichnet, daß der Teil aus Gold der genannten Verbindungskappen (21) eine Goldschicht (41) umfaßt, die auf einer Grundschicht (59) aus Kupfer der genannten Verbindungskappen (21) liegt, und daß eine metallische Sperrschicht (40) gegen die Diffusion unter Wärmeeinwirkung zwischen der genannten Goldschicht (41) und der genannten Grundschicht (39) aus Kupfer der Verbindungskappe (21) angeordnet isto
    7o Halbleiter-Schaltungsbaustein nach Anspruch 6, dadurch gekennzeichnet, daß die genannte Sperrschicht (40) gegen die Diffusion aus Nickel bestehto
    8. Halbleiter-Schaltungsbaustein nach Anspruch 6, dadurch gekennzeichnet, daß die genannte Goldschicht (41) eine Stärke von mehr als 0,381 /um (15x10 Zoll) aufweist.
    9. Halbleiter-Schaltungsbaustein nach Anspruch 5» dadurch gekennzeichnet, daß die genannten Verbindungsleiter (16) einen kupfernen Teil aufweisen, der mit einem Teil aus Gold (45) des genannten Leiterrahmens (43) über eine Verbindungsschicht verbunden sind, die eine Diffusion von Kupfer in der Feststoffphase aus dem genannten Teil (16) aus Kupfer in den genannten Teil
    6(HW. =■ </ .-. :Rß
    INSPECTED
    aus Gold (4-5) des genannten Leiterrahmens (43) hinein umfaßt.
    10. Halbleiter-Schaltungsbaustein nach Anspruch 9» dadurch gekennzeichnet, daß der genannte Teil aus Gold des genannten Leiterrahmens (43) eine Goldschicht (4-5) umfaßt, die auf einem Gebiet aus Kupfer des genannten Leiterrahmens (4-3) liegt, und daß eine Sperrschicht (44·) gegen eine Diffusion unter Wärmeeinwirkung zwischen der genannten Goldschicht (45) und dem genannten Gebiet aus Kupfer des genannten Leiterrahmens (43) angeordnet isto
    11. Halbleiter-Schaltungsbaustein nach Anspruch 10, dadurch gekennzeichnet, daß die genannte Sperrschicht (44) gegen Diffusion aus Nickel besteht.
    12o Halbleiter-Schaltungsbaustein nach Anspruch 9» dadurch gekennzeichnet, daß die genannte Goldschicht (44) eine Schichtstärke von mehr als 0,381 /um (1^xIO"6 Zoll) aufweist.
    13. Halbleiter-Schaltungsbaustein nach Anspruch 9, dadurch gekennzeichnet, daß der genannte Leiterrahmen (43) eine Nickellegierung umfaßte
    16 -
    6 O Q P F ' / r' R 6 6
    Leerseite
DE19762624313 1975-06-02 1976-05-31 Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein Withdrawn DE2624313A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/582,620 US4000842A (en) 1975-06-02 1975-06-02 Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices

Publications (1)

Publication Number Publication Date
DE2624313A1 true DE2624313A1 (de) 1976-12-23

Family

ID=24329846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762624313 Withdrawn DE2624313A1 (de) 1975-06-02 1976-05-31 Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein

Country Status (7)

Country Link
US (1) US4000842A (de)
JP (1) JPS5936823B2 (de)
BR (1) BR7603301A (de)
CA (1) CA1050668A (de)
DE (1) DE2624313A1 (de)
FR (1) FR2313771A1 (de)
GB (1) GB1530216A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0152189A2 (de) * 1984-01-25 1985-08-21 Luc Technologies Limited Verbindung mit elektrischen Leitern und damit verbundene Bausteine

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
US4115799A (en) * 1977-01-26 1978-09-19 Westinghouse Electric Corp. Thin film copper transition between aluminum and indium copper films
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
FR2402304A1 (fr) * 1977-08-31 1979-03-30 Int Computers Ltd Procede de connexion electrique d'une pastille de circuit integre
US4609936A (en) * 1979-09-19 1986-09-02 Motorola, Inc. Semiconductor chip with direct-bonded external leadframe
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
DE3343251A1 (de) * 1983-11-30 1985-06-05 W.C. Heraeus Gmbh, 6450 Hanau Systemtraeger fuer elektrische bauelemente
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
IT1213261B (it) * 1984-12-20 1989-12-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore con metallizzazione a piu' spessori eprocedimento per la sua fabbricazione.
NL188488C (nl) * 1985-05-10 1992-07-01 Asahi Chemical Ind Magneto-elektrische transducent.
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US4739917A (en) * 1987-01-12 1988-04-26 Ford Motor Company Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors
EP0284820A3 (de) * 1987-03-04 1989-03-08 Canon Kabushiki Kaisha Elektrisches Verbindungsteil und elektrisches Schaltungsteil und elektrische Schaltungsanordnung mit dem Verbindungsteil
US5046657A (en) * 1988-02-09 1991-09-10 National Semiconductor Corporation Tape automated bonding of bumped tape on bumped die
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
JPH0484449A (ja) * 1990-07-27 1992-03-17 Shinko Electric Ind Co Ltd Ｔａｂテープ
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5591649A (en) * 1995-01-19 1997-01-07 Texas Instruments Incorporated Process of removing a tape automated bonded semiconductor from bonded leads
US5619068A (en) * 1995-04-28 1997-04-08 Lucent Technologies Inc. Externally bondable overmolded package arrangements
US5597470A (en) * 1995-06-18 1997-01-28 Tessera, Inc. Method for making a flexible lead for a microelectronic device
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
US6060341A (en) * 1998-01-12 2000-05-09 International Business Machines Corporation Method of making an electronic package
DE19916177B4 (de) * 1999-04-10 2006-01-26 Sokymat Gmbh Verfahren zum Kontaktieren des Halbleiterchips und Halbleiterchip mit drahtförmigen Anschlußstücken
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6768210B2 (en) * 2001-11-01 2004-07-27 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
US7176580B1 (en) * 2003-10-24 2007-02-13 Joseph Fjelstad Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip
US7910471B2 (en) * 2004-02-02 2011-03-22 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
DE102005028951B4 (de) * 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US20100133671A1 (en) * 2008-12-02 2010-06-03 Chung Hsing Tzu Flip-chip package structure and the die attach method thereof
TW201114114A (en) * 2009-10-14 2011-04-16 Hon Hai Prec Ind Co Ltd Electrical connector contact and electroplating method thereof
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
US11538778B2 (en) * 2020-12-18 2022-12-27 Advanced Semiconductor Engineering, Inc. Semiconductor package including alignment material and method for manufacturing semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506880A (en) * 1963-06-28 1970-04-14 Ibm Semiconductor device
US3396454A (en) * 1964-01-23 1968-08-13 Allis Chalmers Mfg Co Method of forming ohmic contacts in semiconductor devices
US3787958A (en) * 1965-08-18 1974-01-29 Atomic Energy Commission Thermo-electric modular structure and method of making same
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3480412A (en) * 1968-09-03 1969-11-25 Fairchild Camera Instr Co Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
US3713575A (en) * 1971-06-29 1973-01-30 Western Electric Co Bonding apparatus having means for continuous monitoring of the bond
US3760238A (en) * 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
US3777365A (en) * 1972-03-06 1973-12-11 Honeywell Inf Systems Circuit chips having beam leads attached by film strip process
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0152189A2 (de) * 1984-01-25 1985-08-21 Luc Technologies Limited Verbindung mit elektrischen Leitern und damit verbundene Bausteine
EP0152189A3 (de) * 1984-01-25 1987-12-09 Luc Technologies Limited Verbindung mit elektrischen Leitern und damit verbundene Bausteine

Also Published As

Publication number Publication date
CA1050668A (en) 1979-03-13
BR7603301A (pt) 1977-02-15
GB1530216A (en) 1978-10-25
FR2313771A1 (fr) 1976-12-31
US4000842A (en) 1977-01-04
JPS527678A (en) 1977-01-20
FR2313771B1 (de) 1982-07-02
JPS5936823B2 (ja) 1984-09-06

Similar Documents

Publication Publication Date Title
DE2624313A1 (de) Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein
DE2624292C2 (de)
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2621955A1 (de) Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
WO1998026453A1 (de) Chip-modul sowie verfahren zu dessen herstellung
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2621963A1 (de) Verfahren zur herstellung von verbindungskappen auf integrierten halbleiter-schaltungsbausteinen
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE69123727T2 (de) Elektrischer Kontakt für einen Leistungschip
DE69932135T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE3413885A1 (de) Halbleitervorrichtung
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE2630269A1 (de) Verbindungsband fuer warmpressverbindungen bei halbleiterbausteinen, sowie das zugehoerige herstellungsverfahren
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal