DE2621955A1 - Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold - Google Patents

Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold

Info

Publication number
DE2621955A1
DE2621955A1 DE19762621955 DE2621955A DE2621955A1 DE 2621955 A1 DE2621955 A1 DE 2621955A1 DE 19762621955 DE19762621955 DE 19762621955 DE 2621955 A DE2621955 A DE 2621955A DE 2621955 A1 DE2621955 A1 DE 2621955A1
Authority
DE
Germany
Prior art keywords
gold
coating
semiconductor circuit
circuit module
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762621955
Other languages
English (en)
Inventor
William M Gouin
James M Harris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2621955A1 publication Critical patent/DE2621955A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Description

Patentanwalt Franz Werdermann, 2 Hamburg 36, Neuer Wall 10
~ι
76050 DH
National Semiconductor Corp. 2900, Semiconductor Drive Santa Clara, Kalif., V.St.A.
Verfahren zur Beschichtung freiliegender metallischer Teile eines integrierten Halbleiter-Schaltungsbausteins mit Gold.
Für die vorliegende Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial-No. 578 651 vom 19.5.1975 in Anspruch genommen.
Die Erfindung betrifft ein Verfahren zur Beschichtung freiliegender metallischer Teile eines integrierten Halbleiter-Schaltungsbausteins mit Gold zur Schaffung eines Anti-Oxidationsbelages aus Gold auf diesen freiliegenden metallischen Teilen, ohne Aufbringung von Gold auf nichtmetallische Teile des genannten Malbleiter-Schaltungsbausteins.
Bei der Erfindung handelt es sich insbesondere um ein verbessertes Verfahren zur Beschichtung freiliegender metallischer Teile, und insbesondere von Verbindungskappen für gruppenweise auszuführende Warmpreßverbindungen, mit einer Anti-Oxidationsschicht aus Gold in einem Tauchverfahren, wobei die Verbindungskappen auf dem Halbleiterbaustein selbst ausgebildet sind.
609850/0673
ORIGINAL INSPECTED
2621965
Es ist bisher vorgeschlagen worden, die kupfernen Verbindungskappen für gruppenweise auszuführende Warmpreßverbindungen auf integrierten Halbleiter-Schaltungsbausteinen zu vergolden, um auf diesen Kappen einen Anti-Oxidationsbelag zu schaffen, der die Warmpreßverbindung dieser Kappen mit äußeren metallischen Verbindungsleitern erleichtert. Ein derartiges Verfahren wird in der von dersleben Anmelderin eingereichten US-Anmeldung Serial-No vom offenbart und beansprucht.
Bei diesem vorbekannten Verfahren zur Goldbeschichtung der Ver-. bindungskappen aus Kupfer, die zur Warmpreßverbindung bestimmt sind, sollte das Gold durch Aufgalvanisierung auf die Kappen aus Kupfer als letzter Verfahrensschritt eines Verfahrens zur Aufgalvanisierung der Kappen aus Kupfer auf die integrierte Schaltung durch Ausnehmungen in einer Photoresistschicht erfolgen, die über der Oberfläche des Halbleiterbausteins lag. Ein derartiges Verfahren zur Aufbringung eines Anti-Oxidationsbelages aus Gold auf die Kappen aus Kupfer ist zwar geeignet, doch ergeben sich gewisse Nachteile bei der Ausführung des Verfahrensschrittes der Aufgalvanisierung von Gold an diesem Punkt des Verfahrens. Einer der Nachteile liegt darin, daß alle Halbleiterplättchen vor ihrer Qualitätsprüfung vergoldet wurden. Folglich wurde das verhältnismäßig kostspielige Gold auf einige Halbleiterplättchen aufgebracht, die sich später als defekt erwiesen und somit verlorengingen» Ebenso wird beim Aufgalvanisieren von Gold auf Kupfer das Vergoldungsbad durch Kupferionen verunreinigt, und damit seine Wirksamkeit gemindert.
2 -
G09850/0673
Aufgabe der Erfindung ist es nun, ein demgegenüber verbessertes Vergoldungsverfahren für freiliegende metallische Teile auf Halbleiter-Schaltungsbausteinen zu schaffen.
Das zur Lösung der gestellten Aufgabe vorgeschlagene erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß eine Lösung zur Beschichtung mit Gold durch Eintauchen sowohl auf freiliegende metallische, als auch auf nichtmetallische Oberflächen-Teilbereiche des Halbleiter-Schaltungsbausteins aufgebracht wird, und daß die Beschichtung aus der Lösung zur Tauchvergoldung durch den Reaktionsvorgang einer Oxidation/Reduktion erfolgt, wobei die Unterschiede in den elektrochemischen Potentialen von Gold und der zu beschichtenden metallischen Teilbereiche ausgenutzt werden als antreibende Kraft zur selektiven Beschichtung der freiliegenden metallischen Teilbereiche des Halbleiter-Schaötungsbausteins mit Gold.
Nach einem Merkmal der Erfindung wird also ein Anti-Oxidationsbelag aus Gold durch ein Tauchverfahren auf freiliegende metallische Teilbereiche eines integrierten Halbleiter-Schaltungsbausteins aufgebracht.
Nach einem weiteren Merkmal der Erfindung umfassen die freiliegenden metallischen Teilbereiche des «it Gold zu beschichtenden integrierten Halbleiter-Bchaltungsbaueteins eine Vielzahl von Verbindungekappen für Warmpreßverbindungen, die«e Kappen erheben sich über die Oberfläche des Halbleiter-Schaltungsbausteins und ' stehen an ihres untere» fell «1% den Metallisierungsmiatern auf den Malble4.%er-»chaltune;el>e**tein 1» Tertindung»
$Qtl$O/OS73
ORIGINAL INSPECTED
Nach einem anderen Merkmal der Erfindung wird ein Anti-Oxidationsbelag aus Gold mit einer Stärke von weniger als 6000 X auf die kupfernen Kappen für die Warmpreßverbindung auf einem integrierten Halbleiter-Schaltungsbaustein mittels des erfindungsgemäßen Tauchverfahrens zur Beschichtung mit Gold aufgebracht.
Weitere Merkmale und Vorteile der Erfindung ergehen sich aus der folgenden ausführlichen Beschreibung eines Ausführungsbeispiels und anhand der beigefügten Zeichnung, diese zeigt eine Teilschnittansicht eines integrierten Halbleiter-Schaltungsbausteins in schematischer Darstellung unter Verwendung der Merkmale der vorliegenden Erfindunge
Es wird nunmehr auf die Zeichnung bezug genommen, dort ist ein Teil eines integrierten Halbleiter-Schaltungsbausteins 11 dargestellt, der die Merkmale der Erfindung umfaßt. Insbesondere schließt der Halbleiter-Schaltungsbaustein 11 einen Halbleiterkörper mit einem Substratgebiet 12, beispielsweise aus Silizium, ein, auf welchem eine epitaxiale Schicht 13 vom n-Leitungstyp gezüchtet worden ist« Eine Vielzahl von Gebieten 14- vom p+-Leitungstyp ist in die epitaxiale Schicht 13 vom n-Leitungstyp zur Schaffung aktiver Halbleiterbauelemente in dem Halbleiter-Schaltungsbaustein 11 eindiffundiert. Ein Gebiet 15 vom n+-Leitungstyp ist ebenfalls in die epitaxiale n-Schicht 13 zur Herstellung einer elektrischen Verbindung mit dieser letzteren eindiffundiert.
Eine Passivierungsschicht 16 aus Siliziumdioxid ist, auf der epitaxialen n-Schicht 13 liegend, aufgebracht. Die Passivierungsschicht 16 ist mit einer Vielzahl von Ausnehmungen 17 versehen,
- 4 cnoöifi / η fi7 "*
um die darunterliegenden p+- und n+-Gebiete 14 und 15 festzulegen, über eine Verbindungsleiterrauster-Metallisierung 18, beispielsweise aus Aluminium, die,auf die erste Passivierungsschicht 16 und in die vorhandenen Ausnehmungen 17 hineinreichend, aufgedampft worden ist, wird zu diesen darunterliegenden Gebieten 14- und 15 die elektrische Verbindung hergestellt. In bestimmten Gebieten erstreckt sich die Metallisierung des Verbindüngsleitermusters über die erste Passivierungsschicht. Eine zweite Passivierungsschicht 19, beispielsweise aus Siliziumdioxid, wird zur Passivierung der Metallisierung 18 des Verbindungsleitermusters chemisch auf dieses aus der Dampfphase aufgebracht.
Eine Vielzahl von beispielsweise kupfernen Kappön 21 für die gruppenweise auszuführende Warmpreßverbindung wird in ausgewählten Gebieten der Verbindungsleiter-Metallisierung 18 zur Herstellung von elektrischen Verbindungen mit diesen Verbindungsleitern aufgalvanisiert» Die Kappen 21 für die Warmpreßverbindungen erheben sich um eine wesentliche Höhe über der Oberfläche des Halbleiter-Schaltungsbausteins, beispielsweise bis zu einer Höhe von 2,54-5,08x10~2 mm (1-2 mil), und an ihrem Unterteil weisen die Kappen 21 beispielsweise eine Querschnittsfläche von 77,4x10~4 mm2 (12 mil2) auf.
Die Kappen für die gruppenweise auszuführende Warmpreßverbindung sind mit einer Anti-Oxidationschicht 22 aus Gold mit einer Stärke beschichtet, die vorzugsweise nicht über:6000 & hinausgeht. Die mit Gold beschichteten Kappen 21 aus Kupfer werden gruppenweise durch ein Warmpreßverfahren mit den Enden einer Vielzahl äußerer Verbindungsleiterteile 23 mittels eines Warmpreßstempels
- 5. - . 809850/0673
beispielsweise aus Kohlenstoff, in einer automatisch arbeitenden Maschine für gruppenweise auszuführende Verbindungen verbundene Der Warmpreßstempel 24- wird auf eine geeignete Temperatur, wie beispielsweise 550° C gebracht, und eine Druckkraft wird auf den Warmpreßstempel zur Aufpressung des äußeren Verbindungsleiterteils 23 auf die mit Gold beschichtete-Kappe 21 ausgeübt. Die Goldbeschichtung 22 ist ausreichend dünn, so daß eine Verbindung "von Kupfer zu Kupfer" zwischen dem äußeren Verbindungsl-eiterteil 23 aus Kupfer und der Kappe 21 aus Kupfer , durch die Goldbeschichtung 22 hindurch, erzielt wird. Eine mechanisch feste Verbindung wird nur mit dem darunterliegenden Kupfer erzielt, und nicht etwa mit der Goldschicht 22 selbst. Die Goldschicht 22 dient zur Verhinderung der Oxidation des Kupfers während der Erhitzung und dem eigentlichen Warmpreßvorgang, sowie während vorhergehender Bearbeitungsschritte oder bei der Lagerung der Halbleiterplättchen, derart, daß eine mechanisch feste Verbindung zwischen dem äußeren Verbindungsleiterteil 23 und der darunterliegenden Kappe 21 aus Kupfer erzielt werden kann.
Nach der Erfindung wird die Anti-Oxidationsschicht 22 aus Gold in einem Tauchverfahren auf die freiliegenden metallischen, vorzugsweise aus Kupfer bestehenden Kappen 21 aufgebracht. Diese Goldbeschichtung der freiliegenden Teile der Metallisierung auf dem Halbleiter-Schaltungsbaustein durch Eintauchen wird vorzugsweise als letzter Schritt bei der Bearbeitung des HaIbleiterplättchens und vorzugsweise nach der Qualitätsprüfung desselben ausgeführt, so daß kein Gold auf defekte Halbleiterplättchen aufgebracht wird und dadurch verlorengeht.
ΒΠ9850/0673
Vor dem Verfahrensschritt der Beschichtung mit Gold werden die fertiggestellten Halbleiterplättchen zuerst dadurch gereinigt, daß sie in eine wäßrige Lösung aus einem Volumenanteil von 5 # an HNO, und einem Volumenanteil von 67 # an Phosphorsäure 10 Sekunden lang eingetaucht werden, worauf eine 10 Minuten dauernde Spülung in entionisiertem Wasser folgt. Die Halbleiter-Schaltungsbausteine werden sodann in die Lösung für die Tauchbeschichtung bei einer Temperatur von 70°0 10 bis 20 Minuten lang eingebracht, um durch dieses Eintauchen die Goldschicht 22 auf die gereinigten und freiliegenden Metallteile der Halbleiterplättchen aufzubringen. Im Fall der mit Gold beschichteten kupfernen Kappen 21 wird die Goldschicht vorzugsweise bis zu einer Stärke von nicht mehr als 6000 S aufgebracht, so daß eine Verbindung "von Kupfer zu Kupfer" zwischen dem äußeren Verbindungsleiterteil und der Kappe 21 aus Kupfer erzielt wird. Eine geeignete Lösung für die Tauchvergoldung besteht aus den folgenden Bestandteilen: der Lösung für die Tauchvergoldung, die unter der Handelsbezeichnung HSel-RexH von der Firma Sel-Rex Go., Nutley, New Jersey, V.St.A., vertrieben wird. Die Lösung wird angesetzt, indem Teil B des genannten Erzeugnisses in der Hälfte der endgültigen Menge des entionisierten Wassers bei 65°C aufgelöst wird, und Teil A in 200 ml entionisiertem Wasser bei 65°0 gelöst wird. Der aufgelöste Anteil A wird zu dem aufgelösten Anteil B hinzugefügt und auf insgesamt 7,56 1 (2 gallons) weiterverdünnt. Das Bad wird auf 60 bis 800C aufgeheizt, und der pH-Wert desselben durch Beigabe von Kalilauge und Phosphorsäure auf einen Wert von 5 bis 6,5 gebracht. Der zu vergoldende Schaltungsbaustein wird in die -endgültige Lösung 15 Minuten lang eingetaucht.
- 7 609850/0673
Bei dem Verfahren der Goldbeschichtung durch Eintauchen beruht der Vergoldungsvorgang auf einer Oxidation/Reduktion unter Ausnutzung der elektrochemischen Potentiale, wie sie Gold und dem zu beschichtenden Metall eigen sind, als treibende Kraft zur Aufbringung des Goldes auf die zu beschichtende Oberfläche. Dies ist von den herkömmlichen Galvanisierungsverfahren zu unterscheiden, wo die treibende Kraft zur Aufbringung eines Metalls auf die zu beschichtende Oberfläche durch ein elektrisches Potential geschaffen wird, das zwischen einer Anode und einer Katode aufgebaut wird.
Der Vorteil der Beschichtung der Halbleiterplättchen mit Gold in dem erfindungsgemäßen Tauchverfahren liegt darin, daß das Gold bei dem letzten Verfahrensschritt in der Bearbeitung des Halbleiterplättchens aufgebracht werden kann, so daß das Gold bei defekten Halbleiterplättchen nicht verlorengeht, d.h.,daß das Gold nach der Qualitätsprüfung der Halbleiterplättchen aufgebracht werden kann. Zweitens wirkt das erfindungsgemäße Beschichtungsverfahren selbsttätig begrenzend, so daß das Gold nicht mit übermäßiger Schichtdicke aufgebracht wird. Das bedeutet, daß das erfindungsgemäße Verfahren zur Beschichtung mit Gold durch Eintauchen sich selbsttätig derart begrenzt, daß die Stärke der Goldbeschichtung automatisch auf weniger als 6000 Ä gehalten wird. Drittens begrenzt das erfindungsgemäße Verfahren die Goidbeschichtung auf die freiliegenden metallischen Teile des Halbleiterbausteins, so daß kein Gold auf die Passivierungsschichten und in die Ritzungslinien im Silizium des Halbleiterplättchens aufgebracht wird« Das Gold wird nur auf die Kappen aus Kupfer aufgebracht, sofern diese die einzigen freiliegenden metallischen Teile des
8 -
609850/0673
Halbleiter-Schaltungsbausteins sind.
Das erfindungsgemäße Verfahren zur Aufbringung eines Anti-Oxidationsbelages auf metallische Teile der Halbleiter-Schaltungsbausteine ist nicht auf bipolare Halbleiterbauelemente beschränkt, sondern kann ebenfalls auf Metall/Oxid/Siliziumoder MOS-Halbleiterbauelemente und auf Elektroluminiszenzdioden (LEDs) angewendet werden.
- Patentansprüche -
- 9 609850/0673

Claims (1)

  1. • Ao-
    PATBNTANSPRtJOHE
    1. j Verfahren zur Beschichtung freiliegender metallischer Teile eines integrierten Halbleiter-Schaltungsbausteins mit Gold zur Schaffung eines Anti-Oxidationsbelages aus Gold auf diesen freiliegenden metallischen Teilen, ohne Aufbringung von Gold auf nichtmetallische Teile des genannten Halbleiter-Schaltungsbausteins, dadurch gekennzeichnet, daß eine Lösung zur Beschichtung mit Gold durch Eintauchen sowohl auf freiliegende metallische, als auch auf nichtmetallische Oberflächen-Teilbereiche (18, 19, 21) des Halbleiter-Schaltungsbausteins (11) aufgebracht wird, und daß die Beschichtung aus der Lösung zur Tauchvergoldung durch den Reaktionsvorgang einer Oxidation/Reduktion erfolgt, v/obei die Unterschiede in den elektrochemischen Potentialen von Gold und der zu beschichtenden metallischen Teilbereiche (18, 21) ausgenutzt werden als antreibende Kraft zur selektiven Beschichtung der freiliegenden metallischen Teilbereiche des Halbleiter-Schaltungsbausteins mit Gold.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter-Schaltungsbaustein (11) eine Vielzahl freiliegender metallischer Verbindungskappen (21) für gruppenweise auszuführende Warmpreßverbindungen einschließt, daß sich diese Verbindungskappen (21) über die Oberfläche des Halbleiter-Schaltungsbausteins (11) erheben und am Unterteil mit einer darunterliegenden Metallisierung eines Verbindungsleitermusters (18) verbunden sind, und daß die genannte Lösung zur Tauchvergoldung auf die genannten Verbindungskappen (21) zur Beschichtung derselben mit Gold (22) aufgebracht wird.
    10 -
    609850/0673
    3β Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die genannten Verbindungskappen (21) nur solange mit der genannten Lösung zur Tauchvergoldung in Berührung gebracht werden, bis auf diese Verbindungskappen (21) Gold mit einer Schichtdicke von weniger als 6000 A* aufgebracht worden ist.
    4, Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die aufzugalvanisierenden Verbindungskappen (21) aus Kupfer bestehen, und daß das Gold (22) direkt auf dieses Kupfer aufgebracht wird,
    5o Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Metallisierung des Verbindungsleitermusters (18) von einer elektrisch isolierenden Passivierungsschicht (19) überdeckt wird.
    6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die freiliegenden metallischen Teile (18,21) des genannten Halbleiter-Schaltungsbausteins (11) in einem Säurebad vor ihrer Goldbeschichtung nach dem Tauchverfahren gereinigt werden.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das genannte Säurebad eine wäßrige Lösung von Phosphorsäure und Salpetersäure umfaßt.
    8. Integrierter Halbleiter-Schaltungsbaustein hergestellt nach dem Verfahren gemäß Anspruch 1-7» mit einem Halbleitersubstrat, einer auf diesem gezüchteten epitaxialen Schicht und in dieser letzteren ausgebildeten Halbleiterbauelementen, die aus Gebieten verschiedenen Leitungstyps bestehen, sowie
    609850/0673
    einer metallischen Verbindungsleitermusterschicht, die freiliegende metallische Oberflächenteilbereiche aufweist, dadurch gekennzeichnet, daß auf die genannten freiliegenden metallischen Oberflächenteilbereiche (18) eine Goldschicht (22) als Anti-Oxidationsbelag durch Tauchvergoldung mittels des Reaktionsvorganges einer Oxidation/Reduktion aufgebracht ist.
    9o Integrierter Halbleiter-Schaltungsbaustein gemäß Anspruch 8, dadurch gekennzeichnet, daß der Halbleiter-Schaltungsbaustein (11) eine Vielzahl freiliegender Verbindungskappen (21) für gruppenweise auszuführende Warmpreßverbindungen einschließt, daß sich diese Verbindungskappen (21) über die Oberfläche des Halbleiter-Schal-· tungsbausteins (11) erheben und an ihrem Unterteil mit der genannten darunterliegenden Verbindungsleiterrausterschicht (18) verbunden sind, und daß die Verbindungskappen (21) ebenfalls mit einer Goldschicht (22) als Anti-Oxidationsbelag durch Tauahvergoldung versehen sind.
    12 -
    609850/0673
DE19762621955 1975-05-19 1976-05-18 Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold Pending DE2621955A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/578,651 US4005472A (en) 1975-05-19 1975-05-19 Method for gold plating of metallic layers on semiconductive devices

Publications (1)

Publication Number Publication Date
DE2621955A1 true DE2621955A1 (de) 1976-12-09

Family

ID=24313732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762621955 Pending DE2621955A1 (de) 1975-05-19 1976-05-18 Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold

Country Status (4)

Country Link
US (1) US4005472A (de)
JP (1) JPS51141579A (de)
DE (1) DE2621955A1 (de)
FR (1) FR2312115A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777287A1 (de) * 2005-10-21 2007-04-25 Symrise GmbH & Co. KG Allergiereduktion in Parfümölen und Duftstoffen

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
US4000842A (en) * 1975-06-02 1977-01-04 National Semiconductor Corporation Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
WO1982003727A1 (en) * 1981-04-21 1982-10-28 Seiichiro Aigoo Method of making a semiconductor device having a projecting,plated electrode
US4465565A (en) * 1983-03-28 1984-08-14 Ford Aerospace & Communications Corporation CdTe passivation of HgCdTe by electrochemical deposition
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
JPS6345826A (ja) * 1986-08-11 1988-02-26 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン 半導体集積回路装置の接続構造
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US6060341A (en) * 1998-01-12 2000-05-09 International Business Machines Corporation Method of making an electronic package
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
EP1090535A4 (de) * 1998-04-24 2003-09-24 Amerasia Int Technology Inc Flip-chip-anordnungen mit flexiblen leitfahigen klebstoff
TW392325B (en) * 1998-05-01 2000-06-01 United Microelectronics Corp Structure of metallization and process thereof
US6730982B2 (en) 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
EP1490906A1 (de) * 2002-04-02 2004-12-29 Infineon Technologies AG Beol-prozess für cu-metallisierungen ohne al-drahtbondkontaktflächen
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
JP5273956B2 (ja) * 2007-07-02 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
JP4811437B2 (ja) * 2008-08-11 2011-11-09 日本テキサス・インスツルメンツ株式会社 Ｉｃチップ上への電子部品の実装
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA698473A (en) * 1964-11-24 W. Johnson Ronald Metal coatings
US3099576A (en) * 1960-06-24 1963-07-30 Clevite Corp Selective gold plating of semiconductor contacts
US3162512A (en) * 1961-03-21 1964-12-22 Engelhard Ind Inc Immersion plating with noble metals and the product thereof
US3214292A (en) * 1962-09-12 1965-10-26 Western Electric Co Gold plating
US3523038A (en) * 1965-06-02 1970-08-04 Texas Instruments Inc Process for making ohmic contact to planar germanium semiconductor devices
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3461357A (en) * 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777287A1 (de) * 2005-10-21 2007-04-25 Symrise GmbH & Co. KG Allergiereduktion in Parfümölen und Duftstoffen

Also Published As

Publication number Publication date
JPS51141579A (en) 1976-12-06
US4005472A (en) 1977-01-25
FR2312115A1 (fr) 1976-12-17

Similar Documents

Publication Publication Date Title
DE2621955A1 (de) Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold
DE2624292C2 (de)
DE2624313A1 (de) Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2621963A1 (de) Verfahren zur herstellung von verbindungskappen auf integrierten halbleiter-schaltungsbausteinen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2315710A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1102914B (de) Verfahren zur Herstellung von Halbleiteranordnungen, wie Dioden, Transistoren od. dgl., mit einem Silizium-Halbleiterkoerper
DE2253830B2 (de) Verfahren zum Herstellen einer Solarzelle und Solarzellenbatterie
DE3419225A1 (de) Gaas-halbleitervorrichtung
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE3006716A1 (de) Verfahren zum elektroplattieren
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
AT227839B (de) Verfahren zum Ätzen und Kontaktieren von Halbleiterelementen
DE1614583C3 (de) Verfahren zum Herstellen einer Kontaktmetallschicht für eine mit mindestens einem pn-übergang versehene Halbleiteranordnung
DE1107830B (de) Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen
DE2128360A1 (de) Verfahren zur Bildung von ohmschen Kontakten an Metall Isolator Halbleiter bauteilen
DE2243682A1 (de) Verfahren zur metallisierung von bauteilen
DE2830761A1 (de) Verfahren zur herstellung von halbleiterdioden
DE1294560C2 (de) Verfahren zur weichlotkontaktierung eines halbleiterbauelements

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee