DE2623002C3 - Konverter zur Umsetzung der Taktfrequenz digitaler Signale - Google Patents

Description

Die Erfindung betrifft einen Konverter zur Umsetzung der Taktfrequenz digitaler Signale, wie er im Oberbegriff des Patentanspruchs 1 beschrieben ist.

Derartige Konverter sind bekannt (vgl. V. I. Johannes und R.H.McCullough, »Multiplexing of Asynchronous Digital Signals Using Pulse Stuffing with Added — Bit Signaling«, IEEE Transactions on Communication Technology, Bd. COM-H, Nr. 5 ϊ (Oktober 1966), S. 562 bis 568, insbes. S. 563). Ihm wird eine Folge von Eingangstaktimpulsen zugeführt die jeweils erste Zeitschlitze definieren; ferner wird ihm während des Auftretens der ersten Zeitschlitze eine Folge digitaler eingangssignal zugeführt. Daraus wird ι ο eine Folge von Ausgangstaktsignalen abgeleitet, die zweite Zeitschlitze, einschließlich »überschüssiger« Zeitschlitze, definiert Ferner gibt der Konverter eine Folge digitaler Ausgangssignale ab, die während der zweiten Zeitschlitze, abzüglich der »überschüssigen« Zeitschütze, auftreten. Die digitalen Eingangssignale stellen die zu übertragende Information dar. Innerhalb eines bestimmten Zeitraums, z. B. während der Dauer eines impulsrahmens, ergibt sich jeweils eine ganz bestimmte Anzahl »überschüssiger« Zeitschlitze; diese Zahl ist z.B. gleich 1. Die Anzahl der zweiten Zeitschlitze weniger der Anzahl der überschüssigen Zeitschlitze ist gleich der Anzahl der ersten Zeitschlitze, stets bezogen auf einen bestimmten Zeitraum bzw. Impulsrahmen. Die digitalen Ausgangssignale enthalten 2ί dieselbe Information, die in den digitalen Eingangssignalen enthalten war. Während der überschüssigen Zeitschlitze können also Füllimpulse (stuffing pulses) gesendet bzw. vom Konverter abgegeben werden, so daß die Folge von Ausgangssignalen zusätzlich zu jo denjenigen Signalen, die die am Eingang zugeführte Information enthalten, noch weitere Impulse, die sog. Füllimpulse, enthält Eine derartige Schaltung ist in der oben angegebenen Literaturstelle beschrieben.

Wie weiter unten noch im einzelnen beschrieben j-j werden wird (F i g. I), weist ein herkömmlicher Konverter dieser Art einen Speicher auf, dessen Kapazität g-ößer als die oben erwähnte vorbestimmte Zahl ist; er weist ferner einen ersten Frequenzteiler auf, der bei Zuführung der Eingangstaktimpulse Einschreibimpulse abgibt, mit denen die Eingangssignale im Speicher gespeichert werden. Ferner ist ein zweiter Frequenzteiler vorgesehen, der bei Auftreten einer Folge von Einstellimpulsen Ausleseimpulse abgibt, durch die die Ausgangssignale aus dem Speicher ausgelesen werden. r> Die Ausgangstaktimpulse werden zunächst als Ausgangsimpulse von einem spannungsgesteuerten Oszillator erzeugt, dessen freilaufende Frequenz ungefähr gleich der Zahl der zweiten Zeitschlitze pro Zeiteinheit ist. Aus diesen Ausgangsimpulsen leitet ein Zähler, z. B. w ein Impulsrahmen-Zähler, eine Folge von Impulsen (Einstellimpulsen) ab, die die Lage der überschüssigen Impulse angeben;diese verhindern dann die Abgabe der Ausgangsimpulse des Oszillators an den zweiten Frequenzteiler. Ferner ist eine Phasenfangschaltung zur v-> Festlegung der Phasenlage vorgesehen. Sie steuert den spannungsgesteuerten Oszillator in Abhängigkeit der Phasendifferenz zwischen den Einschreib- und Ausleseimpulsfolgen derart, daß die Phasendifferenz ungefähr gleich Null wird. Diese Phasenfangschaltung wird mi durch eine Rückkopplungsschleife vom Ausgang des Oszillators zu dessen Eingang gebildet.

Derartige Konverter verwendet man in digitalen Übertragungssystemen mit mehreren Übertragungskanälen, deren gesamte Anzahl m+n ist. Dabei ist m t>^r> größer als n. m Kanäle werden als stets im Betrieb befindlich bzw. als »Iive«-Kanäle benützt, wohingegen η Kanäle als »Standby«-K«/nä!e eingesetzt werden, um insgesamt die größere Anzahl von m+n Kanälen zur Verfügung zu haben. Ein derartiges Übertragungssystem enthält dann ferner Überwachungseinrichtungen zur Überwachung der Übertragungsqualität jedes »Iive«-Kanals sowie damit gekoppelte weitere Schalteinrichtungen, die einen Live-Kanal auf einen Standby-Kanal umschalten, wenn sich die Übertragungsqualität des Iive-Kanals entweder durch eine Störung oder aus anderen Gründen verschlechtert Die Überwachungseinrichtungen enthalten die genannten Konverter in den Übertragungs-Endstationen oder auf der Sendeseite einer Zwischenverstärker-(repeater)-Station. Zu jedem Konverter der obengenannten Art gehören dann ferner noch Einrichtungen, mit denen Pilotimpulse oder Impulse, die Parity-Check-Bits sind, in die erwähnten überschüssigen Zeitschlitze eingesetzt werden. Das sind dann die o.g. »Füllimpulse«, die in den digitalen Ausgangssignalen mit enthalten sind. Bei Empfänger-Endstationen oder auf der Empfangsseite einer Zwischenverstärkerstation enthalten die Überwachungseinrichtungen noch weitere einrichtungen, die diese Füllimpulse feststellen und aus der in ihnen enthaltenen Information die Häufigkeit von Codefehlern in jedem Live- oder Standby-Kanal ermitteln.

Die Überwachungseinrichtungen eines solchen Kanals enthalten ferner, sofern sie in der Empfänger-Endstation vorgesehen sind. Einrichtungen, die, wenn die Leistungsfähigkeit der Live-Kanäle zufriedenstellend ist, die mit der höheren Frequenz eingehenden Signale nunmehr in Signale mit der ursprünglichen Frequenz, die diese am Eingang des Konverters hatte, zurückverwandeln. Auf der Empfängerseite von Zwischenverstärker-Stationen sind ähnliche Einrichtungen vorgesehen. Sie bewirken, daß der Sender dieser Station die mit Füllimpulsen angereicherte impulsfolge an eine weitere Zwischenverstärker-Station sendet, sofern die Leistung dieses Kanals zufriedenstellend war. In dem Augenblick, in dem die Leistungsfähigkeit eines Live-Kanals nicht mehr zufriedenstellend ist, wird dieser auf einen Standby-Kanal umgeschaltet. Dem Konverter für den Standby-Kanal werden dann die Eingangstaktimpulse und die digitalen Eingangssignale von diesem Augenblick an neu zugeführt Der spannungsgesteuerte Oszillator, der bis zu diesem Moment mit seiner freilaufenden Frequenz betrieben wurde wird dann von der Phasenfangschaltung derart gesteuert, daß die Phasenlage der Ausgangstaktimpulse gleich der Phasenlage der Eingangstaktimpulse ist (pull-in). Die Phasenbeziehung zwischen Einschreib- und Ausleseimpulsen verändert sich jedoch während dieses »pull-in«, so daß die Phasendifferenz häufig einen vorbestimmten Bereich, in dem sie zulässigerweise sein darf, überschreitet. Dann werden die in den Speicher von den E^;nsc,'ireibimpulsen eingelesenen Signale von den Ausleseimpulsen irrtümlicherweise als Ausgangssignale ausgelesen; es entstehen unerwünschte Codefehler in den Ausgangssignalen. Es ist daher notwendig, daß das »pull-in« in möglichst kurzer Zeit stattfindet Jede Zwischenverstärker-Station enthält auch einen Taktimpulsregenerator mit einer Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phase. Wenn die Frequenz oder die Phase der Ausgangstak.tirnpulse, die vom Konvc! ter der vorhergehenden Station abgegeben worden ist, sich besonders schnell ändert, was sich als schnelle Reaktion d»s Konverters auf eine neue Folge von Eingangstaktimpulsen darstellt, dann kann die Rückkopplungsschleife des Taktimpulsregeneratnrs dieser schnellen Veränderung nicht foleen. Daraus

ergeben sich wieder unerwünscht große Phasenfehler in der regenerierten Taktimpulsfolge und demgemäß Codefehler in den Ausgangssignalen der Zwischenverstärkerstation, die entweder an eine weitere Zwischenverstärker-Station oder an eine Empfangs-Endstation abgegeben werden. Insbesondere wenn die Phasenlage der Ausgangstaktimpulse sich stark ändert, weil die Phasenbeziehung einen bestimmten Bereich verläßt und nunmehr in einem anderen Bereich ist, in dem die Riickkopplungsschleife des Konverters eine positive Rückkopplung bewirkt, ergibt sich ein sehr großer Phasenfehler in den regenerierten Taktimpulsen. Andererseits ist es bei einem Übertragungssystem mit einer beachtlichen Anzahl aufeinanderfolgender Zwischenverstärker im allgemeinen notwendig, eine übermäßige Anhäufung von Zitter- und Wackelfehlern (jitter) zu vermeiden und daher die Rausch-Bandbreite des Systems eng zu machen. Deshalb muß der Dämpfungskoeffizient der Rückkopplungsschleife des Takiiiiipuisgeneiaiuis gruG sein, uaniii sich nur eine langsame Anpassung an Veränderungen ergibt. Die Rückkopplungsschleife des Konverters sollte also auf Veränderungen nur entsprechend langsam reagieren. Diese Forderung steht aber im Gegensatz zu der obengenannten Forderung nach einem schnellen »pull-in.«

F.S ist daher Aufgabe der vorliegenden Erfindung, einen Konverter der eingangs beschriebenen Art zu schaffen, der ohne die beim Stande der Technik gegebenen Nachteile ein schnelles »pull-in« ermöglicht.

Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Die Erfindung sieht demnach eine Steuerungsschaltung vor, die mit dem ersten und dem zweiten Frequenzteiler gekoppelt ist. An sie gelangen die Eingangstaktimpulse und Ausgangstaktimpulse, welch letztere von dem spannungsgesteuerten Oszillator erzeugt werden. Ferner gelangen an die Steuerschaltung Einstellimpulse, die die Lage der überschüssigen Zeitschlitze bezeichnen. Derart wird die Phasendifferenz zwischen dem Einschreib- und dem Ausleseimpuls stets in einem bestimmten Bereich gehalten, in dem die Rückkopplungsschleife stets eine negative Rückkopplung an den spannungsgesteuerten Oszillator bewirkt. Daraus ergibt sich neben der Vermeidung der eingangs geschilderten Nachteile bekannter Schaltungen, daß die Ausgangssignale stets mit sehr viel weniger Codefehlern behaftet sind als beim Stande der Technik, sobald Eingangstaktimpulse und Eingangssignale von neuem an den Eingang gelangen. Es ergibt sich ferner ein hinreichend langsames Übergangsverhalten der die Phasenfangschaltung bildenden Rückkopplungsschleife. Weder in der Frequenz noch in der Phasenlage der Ausgangstaktimpulse kann eine plötzliche Veränderung eintreten.

Ein Ausführungsbeispiel der Erfindung und ihrer vorteilhaften Weiterbildungen wird im folgenden unter Bezugnahme auf die Zeichnungen beschrieben. Es stellt dar

F i g. 1 ein Blockschaltbild eines bekannten Konverters,

F i g. 2 verschiedene Impulsfolgen beim Konverter nach F i g. 1 und beim Ausführungsbeispiel nach F i g. 4, F i g. 3 die Kennlinie des Phasenvergleichers in F i g. 1, F i g. 4 ein Blockschaltbild eines Ausführungsbeispiels,

F i g. 5 die Darstellung verschiedener Impulsfolgen in Fig. 4,

Fig. b ein Blockschaltbild einer Steuerschaltung in f" i g. 4.

Die F-" i g. I und 2 /eigen einen herkömmlichen Konverter der eingangs genannten Art, um das '' Verständnis der Erfindung zu erleichtern. An die Eingangsklemme 11 gelangt eine Folge von Eingangstaktimpulsen 12 mit der Taktfrequenz (,. An die Eingangsklemme 13 gelanpt eine Folge digitaler Eingangssignale 14. An der Ausgangsklemme 16 wird

m eine Folge von Ausgangstaktimpulsen 17 abgegeben mit der Taktfrequenz („; diese ist höher als die Taktfrequenz /"„; diese ist höher als die Taktfrequenz f, An der Ausgangsklemme 18 wird eine Folge von digitalen Ausgangssignalen 19 abgegeben. Die Impulse bzw. Signale 12, 14, 17 und 19 haben einen gemeinsamen Impulsrahmen gleicher Periodendauer. Die Eingangstaktimpulse 12 definieren erste Zeitschlitze; während jedes Impulsrahmens treten ρ Taktschlitze auf; die Dauer eines Taktschlitzes ist also 1/Λ Die Eingangs-

m signale i4 sieiien die eigentliche zur übertragung gelangende Information dar und gelangen während dieser ersten Zeitschlitze an die Eingangsklemme 13. Die Ausgangstaktimpulse 17 definieren zweite Zeiischlitze; die Anzahl dieser zweiten Zeitschlitze während

2i eines Impulsrahmens ist p + q. Diese Anzahl der zweiten Zeitschlitze enthält während eines Impulsrahmens q sogenannte »überschüssige« Zeitschlitze. Die Ausgangssigr.ale 19 an der Ausgangsklemme 18 treten jeweils während der zweiten Zeilschlitze, jedoch vermindert um die 9 überschüssigen Zeitschlitze auf. Die Ausgangssignale 19 repräsentieren die zu übertragende Information am Ausgang des Konverters.

Von der Eingangsklemme 11 gelangen die Eingangstaktimpulse 12 an einen ersten Frequenzteiler 20. Durch

Ji Frequenzteilung bildet er drei Folgen 21, 22 und 23 von Eingangstaktimpulsen. Diese dienen als Einschreibeimpulse und gelangen an einen Speicher 26, der die Eingangssignale 14 speichert. Der Einfachheit halber sei nun angenommen, daß die Anzahl qder überschüssigen

■«ο Zeitschlitze während eines Impulsrahmens gleich 1 sei, und daß ferner der Speicher 26 ein 3-Bit-Speicher, d. h. ein Speicher mit einer Speicherkapazität von M= 3 sei. Dann ist die Anzahl der Fincrhrpihoimnnlcrrvlapn ¹JI —?1 ebenfalls gleich 3. Es sind also 3 zueinander phasenverschobene Impulsfolgen gegeben; ihre Frequenz ist ein Drittel der Frequenz der Eingangstaktimpulse 12, also filZ. Sie haben zyklisch gegeneinander einen Phasenunterschied, der gleich der Dauer eines ersten Zeitschlitzes ist. also von \lf_h Die Ausgangstaktimpulse 17 werden durch die von einem spannungsgesteuerten Oszillator 27 erzeugten Ausgangsimpulse 17' gebildet. Seine Frequenz läuft frei; sie ist ungefähr gleicu der Taktfrequenz f_o der Ausgangstaktimpulse. Der Oszillator ist Teil einer Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phasenlage (Phasenfangschaltung), die weiter unten noch beschrieben wird. Die Ausgangsimpulse 17' des Oszillators 27 gelangen ferner an einen Zähler 28. Er gibt in bestimmter zeitlicher Lage Einstellimpulse 29 ab; sie zeigen die Lage der überschüssigen Zeitschlitze an. Ist, wie im vorliegenden Beispiel, die Anzahl q der überschüssigen Zeitschlitze während jedes Impulsrahmens gleich 1, so kann der Zähler 28 als Impulsrahmenzähler ausgebildet sein, der während der Dauer eines Impulsrahmens lediglich einen Rahmenimpuls abgibt der etwa die Dauer eines ersten Zeitschlitzes, also 1//Ä hat Die Einstellimpulse 29 gelangen an ein Inhibitionsglied 31. Sobald sie auftreten, wird die Weitergabe der gleichzeitig auftretenden

AiisgcingsimpuKc 17' inhibiert bzw. unterdrückt. Fs iTitsfcht (tenirf am Ausgang des Inhibiliotisgliedes 31 eine folge modifizierter Ausgangs· bzw. Ausgangslak- !impulse (im folgenden: Zeitcinstellimpulse) 32'; sie treten, mit Atisnalv.ne der überschüssigen Zcitschlitzc, während der /weiten Zcitschlitzc auf. Diese Zeitcinstellimpulse 32' gelangen an den F.ingang des zweiten Frequenzteilers 35. Durch Frequenzteilung bildet er mehren Folgen 36, 37 und 38 von Zeiteinsiellimpulsen; deren Artzahl ist im dargestellten Beispiel gleich 3, entsprechend der Anzahl der Folgen 2) bis 23 der Finsehreibimpulse (siehe oben). Wie aus F i g. 2 zu ersehen, wird eine der Folgen von Finschreibimpulsen, z. B. die Folge 23, durch F.inschreibimpulse Pi. P₂. Pu Pa, Pi.... gebildet. Gleichermaßen wird eine Folge der frequcnzgcteilten Zeileinstellimpulse, z. B. die Folge 38, durch Zciteinstellimpulse Pi', /V, /V, /V,... gebildet.

Nun wird von folgendem ausgegangen: Der überschüssige Zeitschlitz soll in der Folge 17 der Aiisgnngsliiklimniilsr 7wisrhcn dir frcmirn/geleiltpn Zeiteinstellimpulse zwischen P/ und /Y eingesetzt werden, so daü die Impulse Pi und P\ voneinander den Abstand von vier zweiten Zeitschlitzen haben.

Die Folgen 36—38 der frcquenzgeteilten Zeiteinstellimpulsc gelangen als Ausleseimpulse an den Speicher 26. Daraufhin werden die Ausgangssignale 19 ausgelesen. Dies erfolgt mit einer Geschwindigkeit, die höher ist als die der Eingangssignale 14. Ein Phasenschieber 41 ist. wie weiter unten noch beschrieben wird, so eingestellt, daß er die Phase der Folgen von Finschreibimpulsen, z. B. der Folge 23, derart verschiebt, daß sic'- daraus eine phasenverschobene Folge 43 von Finschreibimpulsen ergibt.

Die Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phase weist u. a. einen Phasenvergleicher 45 auf, der die Phasenlage der phasenverschobenen Einschreibimpulse 43 mit der Phasenlage einer Folge von Ausleseimpulsen, z. B. der Folge 38, vergleicht. Der Phasenvergleicher45 gibt ein Ausgangssignal Vdab, das von der Phasendifferenz Φ zwischen den Impulsfolgen 43 und 38 abhängt. Wie weiter unten noch erläutert wird (vgl. F i g. 4), wird der Phasenvergleicher 45 vorzugsweise durch ein D-Flip-Flop gebildet, an dessen Setz- und laKteingange 5bzw. iTriiese Folgen ais Eingangssignale gelangen. Das Signal am Ausgang Q wird an den Dateneingang D zurückgeführt. Am Ausgang Q entsteht das Ausgangssignal VWaIs Ausgangssignal des Vergleichers. Es hängt in der aus F i g. 3 ersichtlichen Weise, bezogen auf die Winkelfrequenz der Eingangstaktimpulse 12, von der Phasendifferenz Φ ab. Da die drei Folgen 21—23 der Einschreibimpulse durch Frequenzteilung der Eingangstaktimpulse 12 erzeugt werden, ergibt sich für die Kennlinie des Vergleichers 45 eine Periode von 6 π. Die Phasenfangschaltung weist ferner ein bekanntes Filter 47 auf. Dieses Filter leitet aus dem Ausgangssignal VWdes Phasenvergleichers 45 eine Spannung ab, die als Steuerspannung an den spannungsgesteuerten Oszillator 27 gelangt. Wie aus F i g. 2 zu ersehen, macht der Phasenschieber 41 die Phasendifferenz Φ zwischen einem Punkt Λ/und dem Einschreibimpuls Pj so klein wie möglich. Der Punkt N unterteilt den Abstand zwischen den beiden Ausleseimpulsen P₂' und P₃', zwischen die ja der überschüssige Zeitschlitz eingesetzt ist (s. oben). Der Einschreibimpuls P₃, bezüglich dem die Phasendifferenz Φ zum Punkt N bestimmt ist, ist in der phasenverschobenen Folge 43 von Einschreibirnpulsen einer derjenigen Einschreibirr,-pulse. die den Ausleseimpulsen P₂' bzw. P₃' entsprechen.

Derart bewirkt die Phasenfangsehaltung, deren Bestandteil der Phasenvergleicher 45 ist. für eine Festlegung der Taktfrequenz f„ der Ausgangstaklimpulse 17 und damit der Ausgangssignale 19 auf eine . Frequenz {\+q/p)f_f Ferner wird dadurch auch die Phasendifferenz Φ zwischen den Eingangstaktimpulsen 12 und den modifizierten Zeiteinstellimpulsen 32' auf einen bestimmten Wert festgelegt. Dieser Wert wird in einem Bereich zwischen —τι und +π durch eine

ίο Frequenzdifferenz Δ( und durch die Gleichspannungsverstärkung in der die Phasenfangschaltung bildenden Rückkopplungsschleife bestimmt. Af ist die Differenz /wischen der freilaufenden Frequenz des spannungsgesteuerten Oszillators 27 und der obenerwähnten

ι i Frequenz (1 + q/p)f>

Nun ist in diesem Zusammenhang darauf hinzuweisen, daß der Konverter so lange nicht die richtige Folge digitaler Ausgangssignale 19 abgeben wird, solange nicht die Phasendifferenz Φ, die an Hand von Fig. 2

?n hpsrhriphpn wnrrlpn 1O₁ innprhalh pinp.s vnrhpstimm'pn Bereichs von -(2/Ζ + Θ) und (2/7-Θ) liegt; dabei is: θ eine Toleranzgröße, die der nur begrenzten Betriebsgeschwindigkeit des ,Speichers 26, der möglichen Abweichungen der einzelnen Schaltungskonstanten von ihrem

Sollwert, der unvermeidbaren Änderung der Umgebungstemperatur u. ä. Rechnung trägt. Die Parameter der Phasenfangschultung sollen derart gewählt werden, daß die Phasendifferenz Φ innerhalb des vorbestimmten Bereichs gleich ist, solange die Eingangstaktfrequenz f,

w sich nicht sehr stark: ändert.

Ein derartiger herkömmlicher Konverter hat, wie das bereits eingangs dargelegt wurde, eine Reihe von Nachteilen. Zum Eleispiel liegt die Phasendifferenz Φ dann unvermeidlich außerhalb des vorbestimmten Bereichs, wern die Zufuhr von Eingangstaktimpulsen 12 an die Eingangsklemme 11 von neuem beginnt oder wenn z. B. in einer Zwischenverstärker-Station die als Phasenfangschaltung vorgesehene Rückkopplungsschleife eines Taktiimpuls-Regenerators einer schnellen Veränderung der Frequenz der Ausgangstaktimpulse der vorhergehenden Station nicht schnell genug folgen kann.

F i g. 4 zeigt nun ein bevorzugtes Ausführungsbeispiel, botern die gieicnen bezugszetenen verwendet werden wie in Fig. I₁ handelt es sich um dieselben Schaltungsbestandteile. Es ist nun eine Steuerschaltung 50 vorgesehen, an die die Eingangstaktimpulse 12 und die Ausgangstaktimpulse 17 gelangen; ferner gelangen an diese Steuerschaltung 50 die Einstellimpulse 29. Aus diesem Impulsen können nur Steuerimpulse abgeleitet werden, mit denen die Phasendifferenz Φ derart festgelegt werden kann, daß sie stets in einem vorgewählten Bereich bleibt, in dem die die Phasenfangschaltung bildende Rückkopplungsschleife stets eine negative Spannung an den Spannungsgesteuerten Oszillator 27 rückkoppelt.

Um dies zu erreichen, erzeugt die Steuerschaltung 50 erste und zweite Folgen 51 bzw. 52 von Steuerimpulsen, die an die Vorbereitungsanschlüsse 55 bzw. 66 des ersten Frequenzteilers 20 bzw. des zweiten Frequenzteilers 35 gelangen. Die ersten und zweiten Steuerimpulse 51 und 52 bereiten die beiden Frequenzteiler 20 bzw. 35 derart vor bzw. stellen sie derart ein, daß die Phasendifferenz Φ in dem obenerwähnten vorgewähi-

*5 ten Bereich verbleibt.

Im Ausführungsbeispiel nach F i g. 4 besteht der erste Frequenzteiler 20 aus ersten Fiip-Fiops 61, 62 und 63. Sie sind den Speicherstellen des Speichers 26 zugeord-

net. Es handelt sich dabei um sog. D Flip- Flops. Sic sind, wie dargestellt, mit einem UND-Glied 64 verbunden, so daß sie zyklisch von einem bestimmten Punkt gesetzt werden, z. B. von der Anstiegsflanke der Eingangstaktimpulse 12, so daß auf diese Wnse nacheinander Einschreibeimpulse 21 bis 23 an (Je zugeordneten Speicherstellen des Speichers 26 gelangen. Der zweite Frequenzteil τ 35 ist gleich aufgebaut. Er enthält zweite Flip-Flops 66, 67 und 68 (ebenfalls D-Flip-Flops), die ebenfalls jeweils einer Speicherstelle zugeordnet sind. Sie sind, wie dargestellt, mit einem zweiten UND-Glied 69 verbunden, so daß auch sie zyklisch, und zwar durch die Zoiieinstellimpulse 32', gesetzt werden; es sind dies die modifizierten Ausgangs- bzw. Ausgangstaktimpulse (s. oben). Derart gelangen entsprechende Ausleseimpulse 36 bis 38 nacheinander an die zugeordneten Speichcrstellen. Die ersten Flip-Flops 61 bis 63 (im ersten F'requenzteiler 20) sind mit dem ersten Vorbereitungsanschluß 55 verbunden. Sie werden also von den ersten Steuerimpulsen 51 in einer bestimmten Weise vorbereitet; dies erfolgt z. B. derart, daß ein bestimmtes der Flip-Flops, z. B. 63, einen Einschreibimpuls abgibt. Die zweiten Flip-Flops 66 bis 68 sind an den zweiten Vorbereitungsanschluß 60 angeschlossen. Sie werden von den Steuerimpulsen 52 derart vorbereitet, daß ein bestimmtes der Flip-Flops, z. B. 67, einen Ausleseimpuls 37 erzeugt. Dieser steht zu dem erwähnten Einschreibimpuls, den das Flip-Flop 63 abgibt, in einer ganz bestimmten Beziehung. Diese Beziehung wird so gewählt bzw. durch die beiden Steuerimpulse 51 bzw. 5Γ derart voreingestellt, daß die Phasendifferenz Φ in einem vorgewählten Bereich verbleibt. Aus den Ausgangstaktimpulsen 17 und den Einstellimpulsen 29 leitet die Steuerschaltung 50 ferner Inhibitionsimpulse 32 ab, was im folgenden noch dargelegt wird.

Verschiedene Impulsverläufe sind in Fig. 5 dargestellt. Es sei angenommen, daß ein q= 1 und M- 3 sei. Es sei ferner möglich, die Periodendauer ρ eines Impulsrahmens, die als Funktion der ersten Zeitschlitze als die Anzahl M der Speicherplätze des Speichers 26 ausgedrückt wird, derart durch eine ganze Zahl zu icilcii, udG uic tiiiMciiimpuibc 29 oder die inhibiiionsimpulse 32 sowohl zu den Einschreibimpulsen 21 bis 23 als auch zu den Ausleseimpulsen 36 bis 38 eine definierte Beziehung haben.

Die Steuerschaltung 50 erzeugt die ersten Steuerimpulse 51 dadurch, daß, stellt man die Eingangstaktimpulse 12 als Folge der Impulse... P_p_₂, P_P-u Pp, Pu Pi.

P\ dar. diejenigen Impulse P_p die Steuerschaltung

passieren, deren Anstiegsflanken während der Dauer der Einstellimpulse 29 auftreten. Stellt man die Folge 17 der Ausgangstaktimpulse als Folge von Impulsen .... Pp-2, Pp-i'. Pp, Pq, /Y. P₂', Pi,■■■ dar,dann sollen unter diesen die Impulse P_q die überschüssigen Zeitschlitze bezeichnen.

Die zweiten Steuerimpulse 52 werden dadurch gebildet, daß die Impulse P_p' der Ausgangstaktimpulse 17 die Steuerschaltung 50 passieren, die während der Dauer der Einstellimpulse 29 auftreten.

Die Inhibitionsimpulse 32 werden dadurch gebildet, daß die Einstellimpulse 29 um einen zweiten Zeitschlitz verzögert werden. Obwohl als Teil der Steuerschaltung 50 beschrieben, dient dieser Teil, der die Inhibitionsimpulse erzeugt, tatsächlich dazu, die Einstellimpulse ?9 als Inhibiiionsimpuise 32 an das inhibitionsgiied 31 abzugeben.

Wie oben bereits angedeutet, ist der Vorbereitungsanschluß 55 mit den /f-(Rückstell-)Eingängen eines eisten und ein^-s zweiten der ersten Flip-Flops, und zwar der Flip-Flops 61 und 62, sowie mit dem 5-(Setz-)Eingang des dritten dieser ersten Flip-Flops, nämlich des Flip-Flops 63, verbunden. Der zweite Vorbereitungsali Schluß 60 ist mit den /?-Eingängen des ersten und des dritten dieser zweiten Gruppe von Flip-Flops, also der Flip-Flops 66 und 68, verbunden. Er ist ferner mit dem 5-Eingang des Flip-Flops 67 verbunden. Daraus folgt,

to daß der erste Steuerimpuls 51 dazu führt, daß die Einschreibimpulse 21 bis 23 die logischen Werte »0«, »0'« bzw. »1« annehmen. Die Einschreibinipulsc 23

werden daher durch Impulse..., W^ W^, W_h

gebildet, die »I« sind. Ihre Indizes zeigen die Eingangstaktimpulse an. die gleichzeitig an die Takteingänge t'derersien Flip-Flops 61 bis 63 gelangen.

Ferner: Ein /weiter Steuerimpuls 52 führt also dazu, daß die Ausleseimpulse 36 bis 38 die Werte »0«, »i« bzw. »0« annehmen. Während des darauffolgenden nächsten zweiten Zeitschlitzes, wenn der Inhibitionsimpuls 32 verhindert, daß gleichzeitig ein Ausgangstaktimpuls P_q an die Takteingänge Cder zweiten Flip-Flops 66 bis 68 gelangt, behalten die Ausleseimpulse 38 die Werte »0« bei. Sie nehmen den Wert »I« zum Zeitpunkt des nächsten folgenden Ausgangstakt-Impulses P\ an. Die Ausleseimpulse 38 lassen sich also darstellen als Folge von Impulsen ..., R_p~z, Rt. /?4.. .Zwischen den Impulsen Rp-2 und R\ sind nunmehr einschließlich des überschüssigen Zeitschlitzes, vier anstatt drei zweite Zeitschlitze eingesetzt.

Aus den F i g. 4 und 5 sowie aus F i g. 3 ergibt sich, daß die Doppeldeutigkeit der Phasenlage der vom Spannungsgesteuerten Oszillator 27 abgegebenen Ausgangstaktimpulse 17 bzw. der Ausgangstaktimpulse 17,

J5 gemessen in bezug auf die Eingangstaktimpulse und ausgedrückt in deren Winkelfrequen/. 12, höchstens — II oder II ist.

Dies gilt selbst, bevor die Ausgangstaktimpulse 17 des Oszillators 27 derart auf die Phase der Eingangstaktimpulse 12 festgelegt sind, daß die Ausgangsimpulse 17 die Ausgangstaktimpulse 17 werden. Da die Phasenbeziehung der Einschreibimpulse 21 bis 23 zu den Ausieseimpuisen Jb dis J» durch die ersten und zweiten Steuerimpulse 51 und 52 gesteuert wird, die ihrerseit von den Einstellinipulsen (bzw. Rahmenimpulsen) 29 abgeleitet werden, ist die Phasendifferenz Φ selbst vor dem Erreichen des endgültigen Zustandes, in dem die Frequenz festgelegt ist (pull-in), höchstens -II oder II. Dies ist eine bedeutende Verbesserung gegenüber der Mehrdeutigkeit zwischen —3 17 und 3II, die die Phasendifferenz zwischen Einschreibimpulsen 23 und Ausleseimpulsen 38 im Beispiel nach Fig. 1 (Stand der Technik) annehmen kann. Die Phasenfangschaltung sichert gemäß der Erfindung stets eine negative Rückkopplung zum spannungsgesteuerten Oszillator 27, wobei der Phasenschieber 41 von vornherein derart eingestellt ist, daß die Phasendifferenz zwischen den phasenverschobenen Einschreibimpulsen 43 und den Ausleseimpulsen 38 am Eingang des Phasenvergleichers 45 zwischen - Π und II liegt.

F i g. 6 zeigt ein Ausführungsbeispiel der Steuerschaltung 50. Es sei angenommen, daß die Anzahl ρ der ersten Zeitschlitze in einem Impulsrahmen groß genug ist, daß die Zahl der ersten Zeitschlitze ungefähr gleich der Zahl der zweiten Zeitschlitze ist Die Steuerschaltung 50 weist u.a. eine Kombination eines UND-NAND-Gliedes, der UND-Glieder 72, 73 und 74, der Kapazitäten 75 und 76, der Widerstände 77 und 78 sowie

eines D-Flip-Flops 79 auf, die in der in F i g. 6 gezeigten Weise miteinander verbunden sind. An der Anschlußklemme BIAS der aus den Kapazitäten und Widerständen 75 bis 78 gebildeten Differenzierschaltung liegt eine Vorspannung. Dieses Netzwerk liefert bei Auftre- ■> ten der Eingangstaktimpulse 12 und der Einstellimpulse 29 in der oben beschriebenen Weise die Steuerimpulse 51.

Die Steuerschaltung 50 weist ferner die UND-Glieder SSl und 82 auf. Bei Auftreten der Ausgangstaktimpulse 17 und der Einstellimpulse 29 werden die zweiten Steuerimpulse 52 abgegeben. Um die Darstellung zu vereinfachen, sind auch die Schalteinrichtungen, die die Rahmen- oder Zeiteinstellimpulse 29 als Inhibitionsimpulse 32 an cja:> Inhibilionsglied 31 weitergeben, in die Steuerschaltung 50 mit einbezogen; sie werden durch die Flip-Flops 86 und 87 gebildet. Durch sie erfährt jeder Einstellimpuls 29 eine Verzögerung um einen zweiten Zeitschlitz; derart entstehen die Inhibitionsimpulse 32. Selbst wenn Tian nicht davon ausgehen kann, daß der erste Zeitschlitz ungefähr gleich dem zweiten Zeitschlitz ist, so kann man mit dem Zähler 28 doch gewährleisten, daß Einstell- oder Rahmenimpulse 29 erzeugt werden, deren Dauer im wesentlichen gleich der Dauer eines ersten Zeitschlitzes ist.

Es ergibt sich, daß die Erfindung auch bei einem Konverter für digitale Signale angewendet werden kann, bei dem die Anzahl q der überschüssigen Zeilschlitze in jedem Impulsrahmen größer als »I« ist. Jedenfalls sollte die Anzahl M der Speicherplätze des M Speichers 26 größer als 9 sein. Die Steuerimpulse 51 und 52 können aus einem ganz speziellen der Einstcllimpulsc 29 abgeleitet werden, die ihrerseits vom Zähler 28, und zwar jeweils einer während eines Impulsrahmens, mit der Dauer von im wesentlichen einem ersten Zeitschlitz im Abstand eines Impulsrahmens vom speziellen Einstellimpuls im benachbarten Impulsrahmen erzeugt werden. Selbst wenn die Anzahl M der Speicherplätze nicht ein ganzzahliges Vielfaches der Anzahl ρ der ersten Zeitschlitze innerhalb eines Impulsrahmens ist. sind die Zahlen ρ und M ganze Zahlen und haben daher zumindest ein kleinstes gemeinsames Vielfaches. Die Steuerschaltung 50 kann dann derart modifiziert werden, daß er die Phasenfangschaltung einmal innerhalb einer Vielzahl von ersten Zeitschlitzen, deren Zahl gleich dem kleinsten gemeinsamen Vielfachen ist, ansteuert. Alternativ hierzu kann die Steuerschaltung 50 derart modifiziert werden, daß sie Steuerimpulse 51 und 52 lediglich dann abgibt, wenn eine Folge 12 von Eingangstaktimpulsen von Neuem an die Eingangsklemme 11 gelangt, und danach keine Steuerimpulse 51 und 52 mehr abgibt. Ferner können die digitalen Eingangssignale 14 aus einer Vielzahl von unabhängig voneinander sich ändernden digitalen Signalfolgen bestehen. Ferner ist abschließend darauf hinzuweisen, daß die die Phasenfangschaltung bildende Rückkopplungsschleife im Bereich zwischen II und s II der Phasendifferenz Φ eine negative Rückkopplung zum spannungsgesteuerten Oszillator 27 bewirkt, wenn der Vergleicher 45 so ausgelegt wird, daß seine Kennlinie umgekehrt als in F i g. 3 verläuft.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Konverter zur Umsetzung der Taktfrequenz digitaler Signale, an den Eingangstaktimpulse (12), die erste Zeitschlitze definieren, und digitale Eingangssignale (14), die die zu übertragende Information enthalten und deren Auftreten zeitlich den ersten Zeitschlitzen zugeordnet ist, gelangen, und der Ausgangstaktimpulse (17), die zweite Zeitschlitze einschließlich überschüssiger Zeitschlitze definieren, und digitale Ausgangssignale (19), die die übertragene Information enthalten und deren Auftreten zeitlich den zweiten Zeitschlitz abzüglich der überschüssigen Zeitschlitze zugeordnet ist, abgibt derart, daß innerhalb eines vorbestimmten Zeitraumes (Impulsrahmen) eine vorbestimmte Anzahl (q) überschüssiger Zeitschlitze, die mindestens gleich 1 ist, vorliegt und während des Impulsrahmens die Anzahl (p) der zweiten Zeitschlitze minus der Anzahl der überschüssigen Zeitschlitzf (q) gleich der Anzhl der ersten Zeitschlitze ist, und bei dem ein Speicher (26) vorgesehen ist, dessen Anzahl (M) von Speicherplätzen größer ist als die Anzahl der überschüssigen Zeitschlitze, und bei dem ferner ein erster Frequenzteiler (20), an den die Eingangstaktimpulse (12) gelangen, durch Frequenzteilung gebildete Folgen (21 bis 23) von Eingangstaktimpulsen, deren Anzahl gleich der Anzahl der Speicherplätze des Speichers ist, als Einschreibimpulse, die eine Speicherung der Eingangssignale (14) bewirken, an den Speicher (26) abgibt, und hei dem ferner ein zweiter Frequenzteiler (35), an den Zeiteinstellimpulse (32') gelangen, durch Frequenzteilung gebildete Folgen (36 bis 38) von Zeiteinstellimpulser., deren Anzahl gleich der Anzahl der Speicherplätze de. Speichers ist, als Ausleseimpulse, die eine Abgabe der Ausgangssignale (19) bewirken, an den Speicher abgibt, und bei dem ferner ein spannungsgesteuerter Oszillator

(27) eine Folge von Ausgangstaktimpulsen (17), deren Auftreten zeitlich ungefähr dem Auftreten der zweiten Zeitschlitze entspricht, an einen Zähler (28) abgibt, der daraus eine Folge von Einstellimpulsen (29) ableitet, durch die die überschüssigen Zeitschlitze bezeichnet werden, und bei dem ferner ein Inhibitionsglied (31) vorgesehen ist, an dessen Eingänge die vom Oszillator (27) abgegebenen Ausgangstaktimpulse (17) und aus den vom Zähler

(28) abgegebenen Einstellimpulse (29) abgeleitete inhibitionsimpulse (32) gelangen und das die genannten Zeiteinstellimpulse (32') an den zweiten Frequenzteiler (35) abgibt, und bei dem ferner zur Festlegung der Phasenlage des Oszillators eine Rückkopplungsschleife vorgesehen ist, die diesen in Abhängigkeit von der Phasendifferenz (Φ) zwischen den Einschreibimpulsen (21—23) und den Ausleseimpulsen (36—38) steuert, dadurch gekennzeichnet, daß eine Steuerschaltung (50) aus den Eingangstaktimpulsen (12), den vom Oszillator (27) abgegebenen Ausgangstaktimpulsen (17) und aus den vom Zähler (28) abgegebenen Einstellimpulsen

(29) Steuersignale (51,52) ableitei und an den ersten (20) bzw. den zweiten (35) Frequenzteiler abgibt, die die Phasendifferenz (Φ) innerhalb eines vorbestimmten Bereichs halten, derart, daß die Rückkopplungsschleife stets eine negative Spannung an den Oszillator (27) zurückkoppelt.

2. Konverter nach Anspruch I, bei dem der Zähler

(28) während jeder vorbestimmten Dauer des Auftretens der Einstellimpulse jeweils einen speziellen Einstellimpuls (29), dessen Dauer etwa gleich der Dauer eines der ersten Zeitschlitze ist und der von einem benachbarten speziellen Einstellimpuls den Abstand der genannten vorbestimmten Dauer hat, erzeugt und bei dem jedem der Eingangstaktimpulse ein spezieller Punkt zugeordnet ist, dadurch gekennzeichnet, daß die Steuerschaltung (50) eine

ίο erste Generatorschaltung (77—79) enthält, au die die Eingangstaktimpulse (12) und die speziellen Einstellimpulse (29) gelangen und die diejenigen Eingangstaktimpulse als Steuerimpulse (51) an den ersten Frequenzteiler abgibt, deren zugeordneter spezieller Punkt während der Dauer eines speziellen Einstellimpulses auftritt, und daß die Steuerschaltung ferner eine zweite Generatorschaltung (81, 82) enthält, an die die Ausgangstaktimpulse (17) des Oszillators (27) und die speziellen Einstellimpulse (29) gelangen, und die diejenigen Ausgangstaktimpulse (17) des Oszillators als zweite Steuerimpulse (52) an den zweiten Frequenzteiler (35) abgibt, die im wesentlichen koinzident mit den speziellen Einstellimpulsen (29) sind, und daß ferner der erste (20) und der zweite (35) Frequenzteiler jeweils voreinstellbare Schalteinheiten (61—63 bzw. 66—68) aufweisen, die durch die ersten (51) bzw. zweiten (52) Steuersignale derart voreinstellbar sirtd, daß die Phasendifferenz (Φ) in dem vorbestimmten Bereich bleibt.

ii)

3. Konverter nach Anspruch 2, dadurch gekennzeichnet, daß der erste Frequenzteiler (20) erste bistabile Schalteinheiten (61—63) aufweist, die den einzelnen Speicherstellen zugeordnet sind und die zyklischen durch die speziellen Punkte der Eingangs-

i> taktimpulse derart einstellbar sind, daß sie an die Speicherstellen des Speichers die Einschreibimpulse zur Speicherung der digitalen Eingangsdaten abgeben, und daß der zweite Freouenzteiler (35) zweite bistabile Schalteinheiten (66—68) aufweist, die zyklisch von den Zeiteinstellirculsen (32') derart einstellbar sind, daß sie die Ausleseimpulse (36—38) zum Auslesen der Auslesesignale (19) an die Speicherstellen abgeben, und daß eine Schalteinrichtung (64), die mit den erstgenannten bistabilen Schalteinheiten (61 —63) gekoppelt ist, bei Auftreten der ersten Steuersignale (51) eine vorbestimmte dieser bistabilen Schalteinheiten voreinstellt und daß eine zweite Schalteinrichtung (69), die mit den zweiten bistabilen Schalteinheiten (66—68) gekop-

><> pelt ist, bei Auftieten der zweiten Steuersignale (52) eine der zweiten bistabilen Schalteinheiten voreinstellt, wobei die voreingestellte der ersten bistabilen Schalteinheiten in Bezug auf die voreingestellte der zweiten bistabilen Schaltungen derart ausgewählt

ν·* ist, daß die Phasendifferenz (Φ) in dem vorbestimmten Bereich erhalten bleibt.

4. Konverter nach Anspruch 3, dadurch gekennzeichnet, daß die Ableitung der Inhibitionsimpulse (32) aus den vom Zähler (28) abgegebenen

M) Einstellimpulsen (29) durch Schalteinheiten (86, 87) erfolgt, die die Einstellimpulse um die Dauer eines zweiten Zeiischliizes verzögern.