DE2533405A1 - Verfahren zum verschachtelten auslesen einer anordnung ladungsgekoppelter stufen - Google Patents

Verfahren zum verschachtelten auslesen einer anordnung ladungsgekoppelter stufen

Info

Publication number
DE2533405A1
DE2533405A1 DE19752533405 DE2533405A DE2533405A1 DE 2533405 A1 DE2533405 A1 DE 2533405A1 DE 19752533405 DE19752533405 DE 19752533405 DE 2533405 A DE2533405 A DE 2533405A DE 2533405 A1 DE2533405 A1 DE 2533405A1
Authority
DE
Germany
Prior art keywords
during
charge
area
voltages
charge signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752533405
Other languages
English (en)
Other versions
DE2533405C3 (de
DE2533405B2 (de
Inventor
Walter Frank Kosonocky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2533405A1 publication Critical patent/DE2533405A1/de
Publication of DE2533405B2 publication Critical patent/DE2533405B2/de
Application granted granted Critical
Publication of DE2533405C3 publication Critical patent/DE2533405C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

RCA 68,561 21. Juli 1975
U.S.Serial No. 491,812 7828-75 / Dr.v.B./bgr
Filing Date: 25 July 1974 2533405
RCA-Corporation, New York, N.Y., V.St.A
Verfahren zum verschachtelten Auslesen einer Anordnung ladungsgekoppelter Stufen
Ein verschachteltes Auslesen der Signalverteilung aus einer mit Ladungsübertragung arbeitenden Bildaufnahmeeinrichtung, insbesondere einer ladungsgekoppelten Einrichtung dieser Art ist wegen der Verbesserung der Auflösung und der Verringerung von Moiremustereffekten vorteilhaft.
Durch die vorliegende Erfindung sollen Verfahren und Einrichtungen zum verschachtelten Auslesen, insbesondere zum Vertikal- und/oder Horizontal-verschachtelten Auslesen von Signalverteilungen und dergleichen angegeben werden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen näher erläutert, dabei werden weitere Merkmale, Vorteile und Ziel der Erfindung zur Sprache kommen. Bei einem Ausführungsbeispiel sind zusätzliche Maßnahmen zur Verringerung von überstrahlungen ("Aufblühen") vorgesehen.
Es zeigen:
509886/0938
Fig. 1 eine schematische Darstellung einer bekannten ladungsgekoppelten Bildaufnahmeeinrichtung;
Fig. 2 einen Querschnitt durch einen Teil eines Kanals der Einrichtung gemäß Fig. 1;
Fig. 3a, Fig. 3b und Fig. 3c: eine schematische Darstellung, wie bei einer Einrichtung gemäß der Erfindung eine vertikale Verschachtelung erreicht werden kann;
Fig. 4 eine zur weiteren Erläuterung der Vertikalverschachtelung dienende Darstellung von Elektroden und Oberflächenpotent ialprofilen;
Fig. 5 eine graphische Darstellung des Verlaufes von Signalen, die beim Betrieb der in Fig. 4 dargestellten Einrichtung verwendet werden;
Fig. 6 eine schematische Darstellung einer Einrichtung, die gemäß einer Ausführungsform der Erfindung verwendet werden kann, um eine Horizontalverschachtelung zu erzielen;
Fig. 7 eine schematische Darstellung einer Elektrodenstruktur für ein Ausgangsregister der Einrichtung gemäß Fig. 6 und von Potentialprofilen, die während des Betriebes auftreten;
Fig. 8 eine etwas vereinfachte, realistischere Darstellung des Aufbaues eines Ausgangsregisters, wie es zur KeaJiisierung der vorliegenden Erfindung verwendet WÄE"dejia kann;
SOiSSi/Ö
Fig. 9 eine graphische Darstellung des Verlaufes von Signalen, wie sie im Betrieb von Ausführungsbeispielen der Erfindung auftreten, und
Fig.10 eine schematische Darstellung von einer Elektrodenstruktur und Potentialprofilen, die bei einer Ausführungsform der Erfindung auftreten, welche einen gewissen Grad von Überstrahlungskontrolle gewährleistet.
Die in Fig. 1 dargestellte bekannte Einrichtung kann als ladungsgekoppelte Einzelbild- oder Rasterübertragungsbildaufnahmeeinrichtung bezeichnet werden und enthält eine photoempfindliche Anordnung oder Matrix 10, eine Temporäroder Zwischenspeichermatrix 12 mit der gleichen Anzahl von Plätzen wie die Matrix 10, und ein Ausgangsregister 14, das ebensoviele Stufen hat, wie die Matrizen 10 und 12 Spalten. Die Matrizen 10, 12 und das Ausgangsregister 14 werden manchmal auch als A, B- bzw. C-Register bezeichnet. Bei dem dargestellten Zweiphasensystem enthält jede Stufe oder jeder Platz zwei Elektrodenanordnungen K und L. Wie Fig. 2 zeigt, kann eine Elektrodenanordnung, wie die Elektrodenanordnung K, bei nur zwei Phasensystemen zwei Elektroden k,. und k2 enthalten. Die Elektrode k2 kann aus polykristallinen* oder Polysilicium, und die Elektrode k.. aus Polysilicium oder Aluminium bestehen und beide Elektroden werden mit derselben Phasenspannung 3>, beaufschlagt. Die Elektrodenanordnung L ist entsprechend aufgebaut und wird durch die andere Phasenspannung Φ 2 gesteuert. Hinsichtlich der Einrichtungen gemäß dieser und den folgenden Figuren wird angenommen, daß das Substrat η-leitend ist, man kann selbstverständlich statt dessen auch ein p-leitendes Substrat verwenden, wenn man die Betriebsspannungen entsprechend wählt.
509886/0938
Bei konventionellem, ohne vertikale oder horizontale Verschachtelung arbeitenden Betrieb kann die Elektrodenanordnung K während der sogenannten "Integrationszeitspanne", die in der Photographie der Belichtungszeit entspricht, auf einem solchen Spannungswert gehalten werden, daß bei der Oberfläche des Subtrats Potentialmulden erzeugt werden. Die Elektrodenanordnung L kann auf einem solchen Spannungswert gehalten werden, daß zwischen den Potentialmulden Potentialberge oder Potentialbarrieren entstehen. Der übergang von Ladungen aus einem Kanal in den nächsten Kanal wird durch nicht gesondert dargestellte "Kanalsperren11 verhindert. Unter diesen Umständen bewirkt eine Strahlungsenergieverteilung, z.B. ein Bild aus sichtbarem oder infrarotem Licht, die auf die Matrizen fällt, daß in den jeweiligen Photosensorplätzen Ladungen erzeugt und angesammelt werden, die Ladungssignale darstellen. Die Anzahl der sich während der Integrationszeit an den verschiedenen Plätzen ansammelnden Ladungsträger ist proportional dem Betrag der den betreffenden Platz erreichenden Strahlungsenergie und damit wiederum proportional der Strahlungsintensität und der Dauer der Integrationszeit. Die Matrix 12 und das Register 14 sind abgeschirmt, so daß die Strahlung diese Anordnungen nicht erreichen kann.
Am Ende der Integrationszeit werden die Ladungsträger von der Photosensor-Matrix 10 in die Zwischenspeicher-Matrix 12 übergeführt. Diese überführung erfolgt bei dem dargestellten Beispiel durch Verschiebung mittels zweier Gruppen von Phasenspannungen $A1, $A2> Φβ1' ΦΒ2 ^mit Praktisch dergleichen Gatterstruktür wäre auch ein Vierphasenbetrieb möglich). Während des Verschiebungsvorganges sind $>.. = $>.. und $>2 = Φβ2. Nachdem die durch die Matrix 10 wahrgenommene Information als Ganzes in die Zwischenspeichermatrix 12 verschoben worden ist, wird sie jeweils Zeile für Zeile (oder Reihe für Reihe)
509685/0938
von der Zwischenspeichermatrix 12 in das Ausgangsregister 14 verschoben. Während die Signale von der Zwisehenspeiehermatrix 12 in das Ausgangsregister 14 verschoben werden, kann die Photosensor-Matrix wieder in den aufnahmebereiten Zustand gebracht werden und ein Lichtbild empfangen.
Die Verschiebung des Inhalts der Zwischenspeichermatrix 12 in das Ausgangsregister 14 wird durch die Zweiphasenspannungen Φβ-, Φβ2 bewirkt. Nachdem die einzelnen Zeilen von der Zwischenspeichermatrix 12 parallel in das Ausgangsregister verschoben worden sind, werden sie jeweils durch zwei verschiedenphasige Spannungen $cl, Φ_2 vom Ausgangsregister 14 serienmäßig auf eine Ausgangsleitung 20 übertragen. Die letzterwähnten Spannungen haben selbstverständlich eine viel höhere Frequenz als die zweiphasigen Spannungen Φβ1, ΦΒ2' so ^ eine Entleerung des Ausgangsregister 14 vor dem Eintreffen der nächsten Informationszeile gewährleistet ist.
In der Praxis kann der Inhalt der Photosensormatrix 10 in die Zwischenspeichermatrix 12 während einer Zeitspanne verschoben werden, die der Vertikalaustastzeit beim körnerζiellen Fernsehen entspricht, d.h. während einer Zeitspanne von z.B. 900 ]xs. Das Speichern der Information im Ausgangsregister 14 kann z.B. 10 us dauern und der Zeilenrücklaufzeit entsprechen und das bitweise Verschieben seines Inhalts zur Ausgangsklemme kann während einer Zeilenperiode (z.B. 50 \is) erfolgen.
Die vertikale Verschachtelung der aus der Einrichtung gemäß Fig. 1 herausgelesenen Information kann ähnlich erfolgen, wie es in der Veröffentlichung "Charge-Coupled Imaging Devices" IEEE, Trans-Elec. Devices, Vol. ED-20, No. 6, Juni 1973, beschrieben ist. Während jeder zweiten Bild- oder Rasterperiode findet eine Ladungsintegration unter der Elektroden-
$09866/0939
anordnung K statt, während die Elektrodenanordnung L auf einer solchen Spannung gehalten wird, daß Barrieren zwischen den K-Elektrodenanordnungen entstehen. Nach der Ansammlung von Ladungen während der Integrationszeit werden diese Ladungen in ihrer Gänze von der Matrix 10 in die Matrix 12 und dann von letzterer zeilenweise in das Ausgangsregister 14 verschoben, wie bereits erläutert wurde.
Während des Auslesens der Zwischenspeichermatrix 12 läßt man in der Photosensormatrix 10 sich ein zweites Raster von Information ansammeln. Während dieses zweiten Rasters oder Teilbildes sammeln sich die Ladungen nun unter dem L-Elektrodenanordnungen, anstatt unter den K-Elektrodenanordnungen an und letztere werden auf einer Spannung gehalten, die Barrieren zwischen den L-Elektrodenanordnungen entstehen läßt.
Bei der oben beschriebenen Einrichtung hat das Ausgangsregister 14 ebensoviele Stufen, wie die Matrix Spalten hat, gleichgültig ob mit Vertikalverschachtelung gearbeitet wird oder nicht. Bei der in Fig. 1 dargestellten Einrichtung hat die Anordnung also Q-Spalten und das Ausgangsregister 14 hat Q-Stufen. Die Information aus der I-ten Spalte der Anordnung oder Matrix wird in die i-te Registerstufe verschoben, wobei i eine ganze Zahl mit dem Wert 1,2, 3 ...Q äst.
Fig. 3 zeigt schematisch, wie die Vertikalverschachtelung bewirkt wird. Jede Elektrodenanordnung ist durch einen einzigen Block dargestellt, wobei der Hauptteil des Blockes, unter dem die Ladungsansammlung stattfindet, mit k„ oder 1_ und ein kleiner Teil jedes Blockes, unter dem die Potentialwelle oder Barrieren gebildet werden, mit k.. oder I1 bezeichnet sind. Fig. 3a zeigt die Verhältnisse während der Ladungs-
integrationszext. Fig. 4 zeigt das Gleiche bei a. Die Potentiale oder Spannungen Φ * und Φ 2 haben während der Integrationszeit solche Werte, daß sich Ladungen unter jeder PoIysiliciumelektrode ansammeln. Es sammeln sich also Ladungen unter den Elektroden I2 und unter den Elektroden k2 an. Die Aluminiumelektroden k- und 1 haben einen genügenden Abstand vom Substrat, das bei den für die Spannungen ΦΑ1 und Φ 2 verwendeten Werten Potentialwelle zwischen den Potentialmulden vorhanden sind, wie Fig. 4 zeigt.
Man beachte, daß bei der vorliegenden Anordnung gemäß der Erfindung während der Integrationszeit doppelt so viele Potentialmulden vorhanden sind als im bekannten Falle. Wie gleich erläutert wird, werden nach der Integration die in jedem Paar von Mulden vorhandenen Ladungen in einer einzigen Mulde vereinigt. Dies bedeutet, daß die anfänglichen Potentialmulden relativ flach sein müssen (nicht tiefer als die Hälfte der Mulde, in dem das jeweilige Paar von Ladungssignalen später vereinigt wird). Die zur Zeugung dieser flachen Mulden erforderliche Spannung ist relativ niedrig und dies stellt hinsichtlich des Betriebes einen wichtigen Vorteil dar. Die Verwendung niedriger Spannungen während der Integrationszeit führt zu relativ niedrigen Dunkelströmen. (Dunkelströme lassen Ladungssignale aufgrund anderer Ursachen als der interessierenden Strahlung entstehen. Dunkelströme können z.B. durch Wärmeeffekte entstehen und im wiedergegebenen Bild eine unerwünschte Aufhellung, z.B. weiße Flecken, zur Folge haben). Untersuchungen haben gezeigt, daß die Amplitude der Dunkelstromimpulse mit Erhöhung der während der Integrationszeit verwendeten Spannung sehr rasch und in nicht linearer Weise ansteigt.
509886/0938
Die Fig. 3c und 4b zeigen, wie die Information für alternierende Raster oder Teilbilder, die willkürlich mit "Teilbild 1" bezeichnet werden sollen, erhalten werden. Am Ende der Integrationszeit wird die Spannung, die den Elektroden K für die eine Phase zugeführt wird, erhöht, während die Spannung, die den Elektroden L für die Phase 2 zugeführt wird, unverändert bleibt. Dies ist in den Diagrammen der Fig. 5 durch den Doppelpfeil mit der Beschriftung "Ladungsverschiebung zu den K-MuldenM dargestellt. Die Folge dieser Spannungswertänderung besteht darin, daß die vorher unter den Elektroden L befindlichen Ladungen unter die Elektroden K geschoben werden, wie durch die Schraffierung in Fig. 3c dargestellt ist.
Das mit dem eben beschriebenen Teilbild verschachtelte Teilbild wird in ähnlicher Weise erhalten. Während der zweiten Integrationszeit läßt man Ladungen sich in der gleichen Weise ansammeln, wie es in den Fig. 3a und 4a dargestellt wird und verschiebt diese dann wie in den Fig. 3b und 4c dargestellt ist, Diese Verschiebung erfolgt dadurch, daß man die Spannung an den Elektroden L erhöht, während die Spannung an den Elektroden K unverändert bleibt. Dies ist in Fig. 5 durch den Doppelpfeil mit der Bezeichnung "Ladungsverschiebung zu dem L-Mulden" ebenfalls dargestellt.
Der letzte Teil der Fig. 4 zeigt bei d schematisch die in der eben beschriebenen Weise bewirkte Vertikalverschachtelung. Die Kreuze stellen die "Schwerpunkte" für die willkürlich mit "Teilbild 2" bezeichneten Teilbilder und Raster dar, während die Schwerpunkte der willkürlich mit "Teilbild 1" bezeichneten Teilbilder oder Raster durch Kreise dargestellt sind.
509886/0938
Fig. 6 zeigt schematisch eine Struktur, mit der gemäß der Erfindung eine horizontale Verschachtelung bewirkt werden kann. Es sind ein Teil der letzten beiden Zeilen der Matrix 12 und ein Teil des Ausgangsregisters 14 dargestellt. Im bekannten Falle ist eine Registerstufe pro Kanal vorgesehen. Bei der Anordnung gemäß der vorliegenden Erfindung ist für jeweils zwei Kanäle eine Registerstufe vorhanden, d. h. eine halbe Registerstufe pro Kanal. Die Arbeitsweise ist in Fig. 7 dargestellt. Anfänglich sind die Spannungen Φ-,.. und Φ_2 verhältnismäßig hoch und haben solche Werte, daß sich Potentialmulden unter jeder der Elektroden bilden, die sich verhältnismäßig nahe beim Substrat befinden und daß sich Potentialwelle zwischen diesen Mulden bilden, d.h. unter jeder Elektrode, die verhältnismäßig weit vom Substrat entfernt ist. Das Oberflächenpotentialprofil ist in Fig. 7 bei a dargestellt. Wenn eine Zeile Information in das Ausgangsregister übertragen wird, füllt sich jede Potentialmulde in einem Ausmaß, daß von der von der Spalte übertragenen Ladungsmenge abhängt.
Nach der anfänglichen übertragung einer horizontalen Zeile des Teilbildes 1 in das Ausgangsregister 14 werden die Spannungen $c1 und Φ_2 zuerst etwas herabgesetzt, die Mulden und Wall-Oberflächenpotentiale nehmen beide ab, die relative Tiefe jeder Mulde bleibt jedoch gleich; dann wird die Spannung Φ-- erhöht, während die Spannung Φρ2 auf dem herabgesetzten Wert bleibt. Dies bewirkt die übertragung von Ladungen von jeder Ausgangsregisterstufenhälte a in die folgende AusgangsregisterstufenhäJfte b, wie in Fig. 7 bei (b) dargestellt wird. Z.b. werden die Inhalte der Halbstufen J
und Jb in der Potentialmulde der Stufenhälfte J^ vereinigt. Die so angesammelten Ladungen werden anschließend mit hoher
509886/0938
Geschwindigkeit aus dem Ausgangsregister herausgeschoben, wie in Fig. 9 schematisch angedeutet Jst. Der Vorgang setzt sich fort, bis das ganze Teilbild 1 zeilenweise oder zeilenparallel in das Ausgangsregister und dann seriell aus dem Ausgangsregister heraus verschoben worden ist.jDas mit dem oben beschriebenen Teilbild horizontal verschachtelte Teilbild wird in entsprechender Weise gewonnen. Nach einer zweiten Integrationszeit erfolgt zuerst eine Ladungsübertragung in der gleichen Weise, wie es anhand von Fig. 7a erläutert wurde. Die angesammelten Ladungen werden dann jedoch von den Halbstufen b in die nachfolgenden Halbstufen a verschoben. Z.B. wird, wie in Fig. 7c dargestellt ist, der Inhalt der
Halbstufe(J-1), in die Halbstufe J verschoben und diese Ver-D a
Schiebung erfolgt dadurch, daß zuerst Φ_- und 3> verringert werden und dann der Wert der Spannung $>2 verhältnismäßig groß gemacht wird, während die Spannung $c1 auf ihrem herabgesetzten Wert gehalten wird. Dieser Prozeß dauert an, bis das ganze Teilbild 2 zeilenweise parallel in das Ausgangsregister und aus diesem seriell heraus verschoben worden ist.
Fig. 7 zeigt bei (b) die in der oben erläuterten Weise erhaltene horizontale Verschachtelung. Die Kreise stellen die 'Schwerpunkte" der willkürlich mit "Teilbild 1" bezeichneten alternierenden Teilbilder und die Kreuze die Schwerpunkte der willkürlich mit "Teilbild 2" bezeichneten Teilbilder dar.
In Fig. 8 ist das Ausgangsregister etwas wirklichkeitsgetreuer dargestellt als in den vorangegangenen Figuren. Mit 80 ist die Polysiliciumelektrode der letzten Zeile der Zwischenspeichermatrix 12 bezeichnet. Diese Elektrode 80 wird von einer zweiten Elektrode 82 überlappt, die z.B. aus Polysilicium oder Aluminium bestehen kann. Das Ausgangsregister enthält u.a. Elektroden 84 bis 87 aus Polysilicium oder Aluminium und Elektroden 88 bis 91 aus Polysilicium.
509888/0938
Das Ausgangsregister kann ferner eine schwimmende Diffusionszone 92, eine Kollektor- oder Drain-Diffusionszone 94 und eine Gate-Elektrode 96 enthalten.
Bei der folgenden Erläuterung der Arbeitsweise der in Fig. 8 dargestellten Anordnung wird auch auf Fig. 9 Bezug genommen. Wenn eine Ladungssignalzeile die letzte Polysiliciumelektrode 80 erreicht, erhält die zweite Elektrode 82'(übertragungselektrode) einen negativen Spannungsimpuls $BC/ wie beispielsweise bei 100 in Fig. 9 dargestellt ist. Dieser Impuls 100 nimmt seinen negativen Wert an, während f„o negativ ist und
a/L
bleibt noch negativ, nachdem sich Φ 2 in positiver Richtung geändert hat. Durch diesen zeitlichen Verlauf wird verhindert, daß sich Ladung, die in das Ausgangsregister übertragen worden ist, zurück zu den Kanälen abwandert. Sowohl §c1 als auch #C2 sind während mindestens eines Teiles des negativen Impulses Φ__, negativ. Dies gewährleistet, daß die Ladungssignalzeile beim Enden des negativen Impulses Φ_ρ in das Ausgangsregister 14 übertragen wird. Der Spannungswert bei 100 kann so gewählt werden, daß die Potentialmulde unter der Elektrode 82 flacher 1st, als die unter den Polysiliciumelektroden des Ausgangsregisters und tiefer als die unter der Polysiliciumelektrode 80. Nach dem Enden des Impulses 100 ändert sich die Spannung Φβ2 in positiver Richtung, während die Spannung Φ^ ihren relativ negativen Wert beibehält. Dies hat zur Folge, daß der Inhalt der durch die Elektroden Φ_2 gesteuerten Halbstufen unter die Elektroden Φ^ verschoben wird. Dies unterscheidet sich etwas von der in Fig. 7 dargestellten Arbeitsweise, die Wirkung ist jedoch die gleiche. In Fig. 7 ist das Oberflächenpotential unter allen Elektroden mit dem Index b anfänglich hoch. Die Vereinigung wird dadurch erreicht, daß man zuerst Φο1 und Φο2 herabsetzt, um die Oberflächenpotentiale unter den b-Elektroden abzusenken und dann eine der Phasenspannungen
09386/0938
erhöht (negativer macht), während die andere Phasenspannung auf dem herabgesetzten Wert bleibt; in Fig. 9 wird die Vereinigung dadurch bewirkt, daß man die eine der Phasenspannungen verringert (relativ positiver macht), während die andere Phasenspannung unverändert bleibt.
Nachdem die Ladungen in€ler eben beschriebenen Weise vereinigt worden sind, werden die vereinigten Ladungen mit hoher Geschwindigkeit aus dem Ausgangsregister 14 herausgeschoben. Jedesmal, wenn eine Ladung die schwimmende Diffusionszone 92 erreicht, erzeugt sie ein Signal auf einer Ausgangsleitung 102, die zu einer nicht dargestellten Ausgangsverstärkerstufe führt. Kurze Zeit später wird die Gate-Elektrode 96 arregt, um einen leitenden Kanal zwischen der schwimmenden Diffusionszone 92 und der Drain-Diffusionszone 94 herzustellen, um das Potential der Diffusionszone 92 auf einen Bezugswert zu Iringen. Der restliche Arbeitsablauf läßt sich ohne weiteres aus den in Fig. 9 dargestellten Signalverläufen entnehmen.
Der Beginn der übertragung der das Teilbild 2 bildenden Zeilen in das Ausgangsregister wird durch den Φ ^,-Impuls 104 angezeigt. Die Vereinigung der übertragenen Ladungen von zwei Halbstufen mit dem Index b in solche mit dem Index a ist im Bereich 106 der Spannung 3>c2 in Fig. 9 dargestellt. Im übrigen läßt sich der Funktionsablauf ohne weiteres aus Fig.9 entnehmen......
Fig. 10 zeigt eine Struktur , die das überstrahlen (Aufblühen) während der in Verbindung mit den Figuren 3 bis 5 erläuterten Vertikalverschachtelung verringert. Auch hier wird das Substrat als n-leitend angenommen. Bei der Anordnung gemäß Fig. 10 werden die Aluminiumelektroden während der Integrationszeit auf einer Spannung V gehalten, die genügend positiv
509886/0938
(relativ) betrachtet, ist, um die Ansammlung von Majoritätsträgern (Elektronen) im Substrat zu bewirken. Diese Spannung kann einen Wert, wie O Volt (unter der Annahme, daß das Substrat auf O Volt gehalten wird) oder einen kleinen positiven Wert (wie etwa 1 bis 5 Volt) haben. Wenn intensive Strahlung auftritt, wie in Fig. 10 durch die Pfeile dargestellt ist, werden einige der Minoritätträger (Löcher), die sonst auf einer Potentialmulde in benachbarte Potentialmulden überfließen würden, mit den Majoritätsträgern in den Ansammlungsbereichen unterhalb der Aluminiumelektroden rekombinieren, wie in Fig. 10 dargestellt ist. Wenn die Ladungssignale in der oben beschriebenen Weise vereinigt und verschoben werden sollen, werden die Aluminiumelektroden mit den Klemmen für die mehrphasigen ifannungen verbunden, wie schematisch durch die Symbole für mechanische Schalter angedeutet ist. Selbstverständlich wird dies in der Praxis mit elektronischen Schaltern und Schaltungsanordnungen bewirkt.
Im vorstehenden wurde eine sowohl horizontale als auch vertikale Verschachtelung der Ladungsverteilungen beschrieben; selbstverständlich läßt sich die Erfindung sowohl für eine solche kombinierte Verschachtelung als auch für eine der beiden Verschachtelungsarten allein verwenden.
Anstelle der beschriebenen Ladungs-gekoppelten Bildaufnahmeeinrichtungen mit η-leitendem Substrat läßt sich die Erfindung selbstverständlich auch bei Einrichtungen mit p-leitenden Substraten verwenden, und sie eignet sich für ladungsgekoppelte Einrichtungen sowohl mit Oberflächenkanal als auch mit verdecktem Kanal, mit der Ausnahme des Ausführungsbeispieles gemäß Fig. 10, das in erster Linie bei Einrichtungen mit Oberflächenkanal anwendbar ist. Der Erfindungsgedanke ist auch auf Vierphasensysteme anwendbar, und kann dann mit einer entsprechenden Elektrodenstruktur realisiert werden.
509886/0933
Zu den beschriebenen speziellen Zweiphasenelektrodenstrukturen gibt es selbstverständlich ebenfalls Alternativen. Z.B. kann man asymmetrische Potentialmulden erzeugen, indem man die beiden Elektroden jedes Paares mit verschiedenen Gleichspannungen vorspannt und die Aluminiumelektroden können den gleichen oder einen größeren Abstand vom Substrat haben, als die Polysiliciumelektroden. Asymmetrische Potentialmulden kann man auch dadurch erhalten, daß man die Ladung entweder in das Substrat unter die eine der Elektroden jedes Elektrodenpaares bringt, oder indem man eine geeignete Isolation mit eingebauter Ladung verwendet, die unter der einen Elektrode eines Paares einen anderen Wert hat, als unter der anderen Elektrode des Paares. Man kann auch andere Metalle als Aluminium verwenden. Wenn nur Polysiliciumelektroden verwendet werden, kann man Aluminiumanschlüsse für die Elektroden sowie für die Source- und Drain-Diffusionszonen und das Substrat benützen.
Beim Betrieb der erläuterten Einrichtung ist es richtig, daß die Raster oder Teilbilder bei der Wiedergabe auf einer Wiedergabeeinrichtung, wie einer Fernsehbildröhre, in der gleichen relativen Lage erscheinen, wie die Schwerpunkte der Teilbilder während der Integrationszeiten der betreffenden Teilbilder. Dies entspricht dem, was beim kommerziellen Fernsehen geschieht.
509886/0938

Claims (2)

  1. Patentansprüche
    Verfahren zum verschachtelten Auslesen einer Anordnung ladungsgekoppelter Stufen, welche jeweils mehr als einen Bereich, in dem Ladungen angesammelt werden können, enthalten, an welche ferner während zweier Eingangs- oder Speicherzextperioden Spannungen anlegbar sind, die die Ansammlung von LadungsSignalen in den Stufen ermöglichen und deren Werte während erster und zweiter Lesezeitperioden, die auf die ersten bzw. zweiten Eingangszeitperioden folgen, zum Herausschieben der Ladungssignale aus der Anordnung steuerbar sind, dadurch gekennzeichnet, daß an jeden Bereich (K,L,J , J, usw) der Stufen
    cL Jj -
    (die Stufe eines Kanals in der Matrix 10, oder die Stufe im Ausgangsregister) sowohl während der ersten als auch während der zweiten Eingangszeitperioden eine $annung (ΦΑ1 oder Φ,ο; ΦηΛ oder Qn?) angelegt wird, die die An-Sammlung eines Ladungssignals in jeder dieser Stufen während jeder Eingangszeitperiode ermöglicht; das die Werte der Spannungen während der ersten Lesezeitperiode so gesteuert werden, daß das angesammelte Ladungssignal von einem Bereich (K, J ) jeder Stufe in einen benachbarten
    CL
    Bereich (L; JjJ derselben Stufe verschoben wird und eine Vereinigung der angesammelten Ladungssignale erfolgt, bevor die vereinigten Ladungssignale aus der Anordnung herausgeschoben werden; und daß die Spannungen während der zweiten Lesezeitperiode so gesteuert werden, daß die angesammelten Ladungssignale von einem Bereich (L; J1J
    9 886/0
    jeder Stufe in einen benachbarten Bereich (K; (J+1 ) einer
    benachbarten Stufe geschoben und die angesammelten Ladungssignale vor dem Herausschieben der Ladungssignale aus der Anordnung vereinigt werden.
  2. 2. Verfahren zum verschachtelten Auslesen einer Anordnung von Ladungsspeicherstufen, die jeweils mehr als einen Bereich enthalten, in dem Ladung speicherbar ist, bei welchem während erster und zweiter Eingangszeitperioden jeder Stufe Spannungen zugeführt werden, die die Ansammlung eines Ladungssignales in einem entsprechenden Bereich jeder Stufe während der ersten Eingangszeitperiode und die Ansammlung eines Ladungssignales in einem zweiten entsprechenden Bereich jeder Stufe während der zweiten Eingangszeitperiode ermöglichen, und die Werte der Spannungen während erster und zweiter Lesezeitperioden, die-auf die ersten bzw.zweiten Eingangszeitperioden folgen, zum Herausschieben der Ladungssignale auf der Anordnung gesteuert werden, dadurch gekennzeichnet, daß die Spannungen ( Φ*-j r ΦΑ2' ^Ct1 ^02^ 36^6331 Bereich (K, L, J , J, usw.) einer Stufe (Ulm gtufe eines Kanals in der Matrix 10; die Stufen 1 *. Q im Ausgangsregister) sowohl während der ersten als auch während der zweiten Eingangszeitperioden zugeführt werden, u» die Ansammlung eines Ladungssignales in jede» Bereich während jeder Eingangszeitperiode zu ermögllc4i#ß,f dal die Werte der Spannungen während der ersten %t@mzmitp@£i.öäe so gesteuert werden, daß das an^ gesaMffielfe© Ladttiigiöfignal von einem Bereich (K; J) jeder
    ■ . . ei
    Stufe in e-iöen &@riächbarten Bereich (L; J, ) derselben Stufe v^r^efiöbeti ttiid die Ladungssignale vor ihream Herausschiefcrefö ms «äer- Anordnung (Kanal 1, Kanal 2 ..., Kanal Q;
    vereinigt werden; und daaß die Werte
    der Spannungen während der zweiten Leseperiode so gesteuert werden, daß das angesammelte Ladungssignal von einem Bereich (L, J, ) jeder Stufe in einen benachbarten Bereich (K; (J+1) ) einer benachbarten Stufe zur Ver-
    einigung der Ladungssignale vor dem Herausschieben
    der Ladungssignale aus der Anordnung verschoben wird.
    509886/0938
DE2533405A 1974-07-25 1975-07-25 Verfahren zum verschachtelten Auslesen einer Ladungsspeicheranordnung Expired DE2533405C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/491,812 US3932775A (en) 1974-07-25 1974-07-25 Interlaced readout of charge stored in a charge coupled image sensing array

Publications (3)

Publication Number Publication Date
DE2533405A1 true DE2533405A1 (de) 1976-02-05
DE2533405B2 DE2533405B2 (de) 1977-11-03
DE2533405C3 DE2533405C3 (de) 1978-06-15

Family

ID=23953785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2533405A Expired DE2533405C3 (de) 1974-07-25 1975-07-25 Verfahren zum verschachtelten Auslesen einer Ladungsspeicheranordnung

Country Status (8)

Country Link
US (1) US3932775A (de)
JP (2) JPS5444413B2 (de)
AU (1) AU497072B2 (de)
CA (1) CA1042102A (de)
DE (1) DE2533405C3 (de)
FR (1) FR2280197A1 (de)
GB (1) GB1503820A (de)
NL (1) NL185970C (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932775A (en) * 1974-07-25 1976-01-13 Rca Corporation Interlaced readout of charge stored in a charge coupled image sensing array
DE2541510A1 (de) * 1974-09-17 1976-03-25 Westinghouse Electric Corp Verarbeitungssystem fuer diskrete analogsignale
JPS5140711A (en) * 1974-10-02 1976-04-05 Nippon Electric Co 2 jigendenkatensososhi oyobi koreomochiita eizoshingono goseihoho
US4141024A (en) * 1975-09-25 1979-02-20 Sony Corporation Solid state image sensing device
US4087832A (en) * 1976-07-02 1978-05-02 International Business Machines Corporation Two-phase charge coupled device structure
JPS585627B2 (ja) * 1977-08-10 1983-02-01 株式会社日立製作所 固体撮像装置
US4176369A (en) * 1977-12-05 1979-11-27 Rockwell International Corporation Image sensor having improved moving target discernment capabilities
US4169273A (en) * 1978-06-26 1979-09-25 Honeywell Inc. Photodetector signal processing
JPS5518064A (en) * 1978-07-26 1980-02-07 Sony Corp Charge trsnsfer device
JPS55163960A (en) * 1979-06-08 1980-12-20 Nec Corp Electric charge transfer pickup unit
NL7904654A (nl) * 1979-06-14 1980-12-16 Philips Nv Televisie opneempaneel.
US4278999A (en) * 1979-09-12 1981-07-14 The Mead Corporation Moving image scanner
NL8000998A (nl) * 1980-02-19 1981-09-16 Philips Nv Vaste stof opneemcamera met een halfgeleidende photogevoelige trefplaat.
JPS57104377A (en) * 1980-12-19 1982-06-29 Matsushita Electric Ind Co Ltd Solid-state image pickup device
US4499496A (en) * 1981-09-17 1985-02-12 Canon Kabushiki Kaisha Solid state image sensing device
JPS58125963A (ja) * 1982-01-21 1983-07-27 Nec Corp 電荷転送撮像装置
US4727406A (en) * 1982-02-12 1988-02-23 Rockwell International Corporation Pre-multiplexed detector array
US4564766A (en) * 1982-04-20 1986-01-14 Matsushita Electric Industrial Co., Ltd. Method for driving solid state image pickup device
JPS59115678A (ja) * 1982-12-22 1984-07-04 Canon Inc 撮像装置
NL192315C (nl) * 1983-01-18 1997-05-07 Philips Electronics Nv Televisiecamera uitgevoerd met een vaste stof opneeminrichting.
US4524390A (en) * 1983-03-07 1985-06-18 Eastman Kodak Company Imaging apparatus
NL8301977A (nl) * 1983-06-03 1985-01-02 Philips Nv Ladinggekoppelde beeldopneeminrichting en geheugeninrichting met hoge bitdichtheid.
US4598321A (en) * 1983-12-19 1986-07-01 Rca Corporation CCD imagers with registers partitioned for simultaneous charge transfers in opposing directions
US4707743A (en) * 1985-02-19 1987-11-17 Canon Kabushiki Kaisha Method and apparatus for image conversion with multiple exposures for filtering
GB8517081D0 (en) * 1985-07-05 1985-08-14 Gen Electric Co Plc Image sensors
GB2177542B (en) * 1985-07-05 1989-07-12 Gen Electric Plc Charge coupled device image sensors
US4656518A (en) * 1985-12-11 1987-04-07 Rca Corporation Field-transfer CCD imagers with poly-phase image registers, operated to provide pseudo line interlace on alternate fields
US5306648A (en) * 1986-01-24 1994-04-26 Canon Kabushiki Kaisha Method of making photoelectric conversion device
JPS6344759A (ja) * 1986-08-12 1988-02-25 Canon Inc 光電変換装置
US5134087A (en) * 1987-12-17 1992-07-28 Texas Instruments Incorporated Fabricating a two-phase CCD imager cell for TV interlace operation
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
US4873561A (en) * 1988-04-19 1989-10-10 Wen David D High dynamic range charge-coupled device
DE3817559C1 (de) * 1988-05-24 1989-12-07 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De
JP2735223B2 (ja) * 1988-06-08 1998-04-02 日本放送協会 固体撮像装置
US4967249A (en) * 1989-03-17 1990-10-30 Loral Fairchild Corporation Gain compression photodetector array
US4958207A (en) * 1989-03-17 1990-09-18 Loral Fairchild Corporation Floating diode gain compression
US5055667A (en) * 1990-06-21 1991-10-08 Loral Fairchild Corporation Non-linear photosite response in CCD imagers
DE69318455T2 (de) * 1992-03-18 1998-10-01 Sony Corp Festkörperbildaufnahmevorrichtung
US5569938A (en) * 1993-03-15 1996-10-29 Nikon Corporation Imaging Apparatus with light pulses
US5757427A (en) * 1993-04-23 1998-05-26 Hamamatsu Photonics K.K. Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes
JPH0738077A (ja) * 1993-07-23 1995-02-07 Sony Corp 固体撮像素子の製造方法及び固体撮像装置
JP2007175294A (ja) * 2005-12-28 2007-07-12 Ge Medical Systems Global Technology Co Llc イメージセンサ及びその制御方法並びにx線検出器及びx線ct装置
KR101448152B1 (ko) * 2008-03-26 2014-10-07 삼성전자주식회사 수직 포토게이트를 구비한 거리측정 센서 및 그를 구비한입체 컬러 이미지 센서
GB2468668B (en) * 2009-03-17 2014-07-16 E2V Tech Uk Ltd CCD imaging array with extended dynamic range

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57702B2 (de) * 1971-10-15 1982-01-07
CA993100A (en) * 1972-03-17 1976-07-13 Carlo H. Sequin Charge transfer imaging devices
US3826926A (en) * 1972-11-29 1974-07-30 Westinghouse Electric Corp Charge coupled device area imaging array
US3801884A (en) * 1972-12-18 1974-04-02 Bell Telephone Labor Inc Charge transfer imaging devices
US3932775A (en) * 1974-07-25 1976-01-13 Rca Corporation Interlaced readout of charge stored in a charge coupled image sensing array

Also Published As

Publication number Publication date
JPS5484920A (en) 1979-07-06
CA1042102A (en) 1978-11-07
AU497072B2 (en) 1978-11-23
DE2533405C3 (de) 1978-06-15
GB1503820A (en) 1978-03-15
FR2280197A1 (fr) 1976-02-20
DE2533405B2 (de) 1977-11-03
AU8287475A (en) 1977-01-13
FR2280197B1 (de) 1980-06-06
JPS5911230B2 (ja) 1984-03-14
JPS5444413B2 (de) 1979-12-26
NL185970B (nl) 1990-03-16
US3932775A (en) 1976-01-13
JPS5136820A (de) 1976-03-27
NL185970C (nl) 1990-08-16
NL7508834A (nl) 1976-01-27

Similar Documents

Publication Publication Date Title
DE2533405A1 (de) Verfahren zum verschachtelten auslesen einer anordnung ladungsgekoppelter stufen
DE2533404C3 (de) Verfahren und Einrichtung zum Verschachteln zweier aufeinanderfolgender Teilbilder eines Ladungsmusters
DE2622828C3 (de) Verfahren zum Betreiben von BiIdfühlern
DE2600962C3 (de) Verfahren und Vorrichtung zur Steuerung der Überstrahlung bei Halbleiterbildwandlern
DE3446374C2 (de)
DE2055639B2 (de) Verfahren zur Korrektur der Schattierungsverzerrungen in einem Viedeosignal und Schaltungsanordnung zum Durchführen dieses Verfahrens
DE2342684A1 (de) Signaluebertragungssystem
DE2652709A1 (de) Verfahren und vorrichtung zur verringerung von verwischungserscheinungen bei ladungsgekoppelten bildwandlerelementen
DE2652710A1 (de) Einrichtung zur farbbildzerlegung
DE2445541A1 (de) Verfahren und vorrichtung zur herstellung von kopien
DE2842346A1 (de) Bildabtaster in festkoerpertechnik
DE3227110A1 (de) Festkoerper-fernsehkamera
DE3437561C2 (de)
DE3039264A1 (de) Festkoerper-bildabtastvorrichtung und deren ladungsuebertragungsverfahren
DE2834761A1 (de) Festkoerper-bildaufnahmevorrichtung
DE3408344C2 (de) Verfahren zur Vorspannung der Gateelektroden eines Ladungsübertragungselementes und Vorrichtung zur Durchführung des Verfahrens
EP0026380B1 (de) Verfahren zur zeilenweisen Abtastung eines kontinuierlich bewegten Bildes unter Abtastung von Tilebildern nach dem Zeilensprungverfahren
DE2237269A1 (de) Verfahren und vorrichtung zum einsatz eines heimfernsehempfaengers als videoterminal
DE2248423C3 (de) Ladungsübertragungssystem
DE3320706C2 (de)
DE2345784B2 (de) Ladungsgekoppelte strahlungsfuehlermatrix
DE2504617C3 (de) Fernsehkamera zur Erzeugung von Signalen von Teilbildern eines Fernsehbildes
DE2254916A1 (de) Verfahren und vorrichtung zur anfertigung einer im wesentlichen dauerhaften kopie von auf einer bildaufzeichnungsflaeche befindlicher eingangsinformation
DE2734409C3 (de) Bildaufnahmegerät in CCD-Bauweise
EP0008673A2 (de) Anordnung und Verfahren zur Farbbildabtastung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)