DE2529152C3 - Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers - Google Patents

Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers

Info

Publication number
DE2529152C3
DE2529152C3 DE2529152A DE2529152A DE2529152C3 DE 2529152 C3 DE2529152 C3 DE 2529152C3 DE 2529152 A DE2529152 A DE 2529152A DE 2529152 A DE2529152 A DE 2529152A DE 2529152 C3 DE2529152 C3 DE 2529152C3
Authority
DE
Germany
Prior art keywords
bit
error
memory
bits
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2529152A
Other languages
English (en)
Other versions
DE2529152B2 (de
DE2529152A1 (de
Inventor
Richard J. Edina Minn. Petschauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US486033A external-priority patent/US3906200A/en
Application filed by Sperry Corp filed Critical Sperry Corp
Publication of DE2529152A1 publication Critical patent/DE2529152A1/de
Publication of DE2529152B2 publication Critical patent/DE2529152B2/de
Application granted granted Critical
Publication of DE2529152C3 publication Critical patent/DE2529152C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0781—Error filtering or prioritizing based on a policy defined by the user or on a policy defined by a hardware/software module, e.g. according to a severity level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Identifizierung fehlerhafter, in Form einer Matrix angeosdreter Bitebenen eines Halbleiter-Hauptspeichers, aus denen die zu einem Wort gehörenden Bits durch Adressierung der in einer Matrixzeile angeordneten Bitebenen gleichzeitig auslesbar sind, mit einer Einzelfehler Korrekturschaltung, von der beim Auftreten eines Fehlers beim Auslesen der Bitebenen einer Matrixzeile ein einzelnes fehlerhaftes Bit innerhalb des Wortes korrigierbar und dabei diese Bitebene als Ort des Fehlers angebende Anzeichenbits (Syndrombits) er^ zeugbar und einem Fehlerort'Speichef zuführbar sind.
Für die Speicherung digitaler Informationen haben lieh in gewissen Fällen Halbleiterspeicher als kosten* günstig erwiesen, wenn sie in großem Maßstab in Verfahren der integrierten Schaltungstechnik hergestellt werden. Die meisten Speichereinheiten weisen zahlreiche einander ähnliche Speichergeräte in Form von Bitebenen auf, die je so viele Speicherzellen, also Bits enthalten, daß die Kosten je Bit gesenkt werden, und außerdem derartige Adressier-, Lese- und Schreibschaltungen aufweisen, daß die Zahl der Verbindungen zu allen Speichergeräten auf ein Kleinstmaß verringert wird. In zahlreichen Anordnungen ergibt diesu Organisation eine optimale Bitebene, in der N Wörter mit je einem Bit untergebracht sind, wobei N eine beliebige Potenz von 2 bedeutet (N=256, 1024 oder 4096). Auf Grund dieser Organisation hat sich die Fehlerkorrektur am einzelnen Bit, wie sie von R. W. Hamming im Aufsatz: »Error Detecting and Correcting Codes«, in der Zeitschrift: »The Bell System Journal«, Band 26, (April 1950), Nr. 2, S. 147 bis 160, erläutert ist, als völlig wirksam erwiesen, weil ein teilweises oder vollständiges Versagen einer einzelnen Speicherzelle oder eines Bits in einem gegebenen Wort zulässig ist, dessen Größe der Wortkapazität der Speicherebene entspricht, ohne daß aus dem Speicher ausgelesene Daten verlorengehen. Hierdurch wird die zwischen den Fehlern der Speichereinheit wirksame Zeitspanne vergrößert
Da die Speichergeräte sehr kompliziert sind und eine große Anzahl in einer Halbleiterspeichereinheit benötigt wird, stellen s:i die vorherrschende Komponente bei einem inneren Fehler der Speichereinheit dar. Daher wird zur Fehlerkorrektur einzelner Bits längs der Zeilen eine von Hamming beschriebene Form angewendet. Während die Fehlerkorrektur der einzelnen Bits einen Spielraum für das Versagen mehrerer Speicherzellen zuläßt, nimmt die statistische Wahrscheinlichkeit zu, zwei von ihnen im selben Wort als fehlerhaft aufzufinden. Da der Ausfall zweier Speicherzellen im selben Wort nicht korrigiert werden kann, ist es wünschenswert, alle defekten Speichergeräte zu ersetzen, bevor dieses eintritt, z. B. wenn die Speichereinheit nicht in Benutzung ist, aber roi'Mnegemäß gewartet werden soll.
Wenn es auch möglich ist, jedes fehlerhafte Speichergerät unmittelbar nach seinem Ausfall zu ersetzen, würde dies normalerweise nicht nötig sein. Es wäre weit wirtschaftlicher, einen solchen Austausch hinauszuschieben, bis mehrere Speichergeräte defekt sind, damit zwischen den Reparaturkosten und der Wahrscheinlichkeit eines doppelten Fehlers in einem gegebenen Wort ein besserer Ausgleich erzielt wird. Ein Verfahren hierfür besteht darin, die zentrale Rechenanlage, an der die Speichereinheit angeschlossen ist, mit dieser Aufgabe zu betrauen, die eine von vielen anderen, unter ihrer Mitwirkung, also der normalen logischen und Programmsteuerung auszuführenden Aufgaben ist Da hierfür jedoch die Arbeitszeit der Rechenanlage in Anspruch genommen wird, arbeitet sie für den beabsichtigten Zweck effektiv langsamer, da eine gewisse Zeitspanne zum Auffinden der Fehler in der Speichereinheit vorgesehen werden muß. Wie beachtet sei, kann das vollständige Versagen eines Speichergerätes in einem häufig benutzten Abschnitt der Speichereinheit es erfordern, daß ein einziger Fehler innerhalb aller aufeinanderfolgenden Speicherzyklen mitgeteilt wird. Da die Rechenanlage zur Auffindung eines solchen Fehlers mehrere Speicherzyklen benötigt, ergibt sich ein großer Verlust an Arbeitszeit
in diesem Zusammenhang wird auf ein Verfahren zur systematischen Fehlerprüfung eines monolithischen
Halbleiterspeichers nach der deutschen Offenlegungsschrift 22 25 841 aufmerksam gemacht, bei dem während des normalen Betriebsablaufes von verschiedenen Einrichtungen der elektronischen Datenverarbeitungsanlage auf diesen Speicher zugegriffen werden kann, und bei dem neben den Einrichtungen, die im normalen Ablauf der Datenverarbeitung zugriffsberechtigt sind, von Seiten eines Speicherkorrektursystems während der niuht anderweitig benötigten Zeitzyklen ein systematischer, vorzugsweise sequentieller Zugriff zu den Speicherstellen auf der Grundlage des sogenannten Cycle-Stealing-Verfahrens erfolgt In diesem Speicherkorrektursystem sind Schaltkreise zur Feststellung enthalten, wann der Speicher nicht anderweitig benötigt wird, oder ob ein im Rahmen des Hauptprogramms festgestellter Paritätsfehler zu korrigieren ist
Um von solchen unerwünschten Wartezeiten des Speiche/korrektursystems wegzukommen, werden zur selbsttätigen Korrektur von Fehlern mit Hilfe einer Fehlererkennungs- und Korrekturschaltung nach der DE-OS 21 34 529 die in einem Halbleiterspeicher unterzubringenden Informationswörter in einen speziellen Code umgesetzt, wobei aus den zu speichernden Datenbits nach vorgegebenen Regeln Prüfbits abgeleitet werden, die gemeinsam mit den Datenbits des betreffenden Wortes den ihnen zugewiesenen Speicherplätzen aufgeprägt werden. Beim Auslesen eines auf diese Weise gegen Fehler gesicherten Wortes werden die Prüfbits erneut aus den Datenbits abgeleitet und mit den ausgelesenen Prüfbits verglichen. Die bei dem Vergleich erhaltenen Signale, die auch als Anzeichen- oder Syndrombits bezeichnet werden, werden zur Lokalisierung des fehlerhaften Bit von einer Entschlüsselungsschaltung ausgewertet, die die Korrektur des fehlerhaften Bits durch Invertieren in einer Datenbit-Modifizierschaltung bewirkt. Natürlich stellt der zum Unterbringen der Prüfbits benötigte Speicherraum einen merklichen Mehraufwand dar. mit dem die selbsttätige Fehlerkorrektur erkauft werden muß. Wie außerdem einleuchtet, mi'ssen dem einzelnen Wort zum Zwecke der Fehlerkorrektur um so mehr Prüfbits hinzugefügt werden, je mehr Datenbits ein Informationswort enthält, und je mehr Fehler innerhalb eines Wortes selbsttätig korrigierbar sein sollen. Daher setzt man zweckmäßigerweise die Informationswörter in einen Code um, der die selbsttätige Korrektur eines Ei izelfehlers und das Erkennen eines Doppelfehlers gestattet, während das Umsetzen in einen Code, der auch Doppelfehler in einem Wort zu korrigieren gestattet, wegen der dafür benötigten, weiteren Pr''fbits in der Praxis gewöhnlich ausscheidet.
Aus der deutschen Oftenlegungsschrift 21 34 529 ist ferner bekannt, die Anzeichen- oder Syndrombits, die zur Lokalisierung des fehlerhaften Bits innerhalb eines Wortes ausgewertet werden, in einem Speicher vorübergehend unterzubringen.
Ausgehend von den Beobachtungen in der Praxis, daß das Auftreten eines Doppelfehlers innerhalb eines Wortes weit unwahrscheinlicher als das Auftreten von Einzelfehlern in verschiedenen oder denselben Wörtern ist, liegt der Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mit deren Hilfe sich der Bedienende jederzeit einen Überblick verschaffen kann, in welchen Teilbereichen des Hauptspeichers, aus denen derselbe Speichefplatz Verschiedener Wörter •uslesbär ist und die für sich auswechselbar sind, bereits ein korrigierbarer Eiiiiflfehler aufgetreten ist und in welchen nicht
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in den Spalten des Fehlerort-Speichers, die je einer Matrixzeüe des Halbleiter-Hauptspeichers zugeordnet sind, zusätzlich zu den die Anzeichenbits aufnehmenden Plätzen ein weiterer Platz zur Aufnahme eines Anzeigebit vorgesehen ist das von der Fehlerkorrekturschaltung gemeinsam mit den Anzeichenbits erzeugbar und zu diesem weiteren Platz übertragbar ist, und daß
to die für diese Übertragung benutzte Spalte des Fehlerort-Speichers von den die Matrixzeüe des Halbleiter-Hauptspeichers adressierenden Signalen adressierbar ist
Ein Ausführungsbeispiel der Erfindung ist in Verbin-
t5 dung mit der Zeichnung anschaulich gemacht Es stellen dar
F i g. 1 ein Blockschaltbild einer Speicheranordnung, in der die Erfindung angewendet wird,
Fi g. 2 die Art und Weise, wie die 1024 austauschbaren Bitebenen in der Speicheranordnung der F i g. 1 zusammengestellt sind,
F i g. 3 das Format eines Adreß\.^_rtes zur Adressierung eines in der Speicheranordnung der F i g. 1 vorhandenen Wortes,
F ig. 4 das Format des Anzeigebits und der Anzeichenbits, die in dem der Fehlerfeststellung diener Jen Fehlerort-Speicher der F i g. 1 aufbewahrt sind, und
F i g. 5 und 6 je ein Blockschaltbild der Steuerung zum Auffinden bzw. Auslesen der Fehler nach der Fig. 1.
Die Speicheranordnung der F i g. 1 enthält eine Hauptspeichereinheit 10, deren innerer Aufbau in der Fig. 2 angedeutet ist. Als Halbleiterspeicher kann sie 131 072 Wörter mit einer Länge von 45 Bits aufnehmen, von denen 38 Datenbus und 7 Prüfbits sind. Sie kann dabei in 128 Wortgruppen mit je 45 Bitebenen eingeteilt sein, die je eine großraumintegrierte Ebene bilden, die 1024 Bits (Speicherplätze) aufweist Ein Halbleiterspeicher mit der Hauptspeichereinheit 10 und einer Schaltung 12 zur Korrektur eines einzigen Fehlers sind im Handel unter der Nr. IN-1010 von der Intel Corp. erhältlich. Beim Adressieren der Hauptspeichereinheit 10 werden gleichzeitig eine unter den 128 Wortgruppen und ein Bit aus den 1024 Bits in allen 45 Bitebenen der einen Wortgruppe ausgewählt Auf diese We:se werden 45 Bits, die das adressierte Wort bilden, paral!el, also gleichzeitig ausgelesen.
In der F i g. 3 ist ein Adreßwort zur Auswahl, also zum Adressieren eines der 131 072 Wörter in der Haupt-Speichereinheit als Format wiedergegeben. Von den unteren sieben Bits 2° bis 26 wird eine der 128 Wortgruppen identifiziert, während die zehn oberen Bits 27 bis 216 eines der 1024 Bits in allen 45 Bitebenen in der von den unteren Bits 2°—26 gewählten Wortgruppe festlegen.
Die Schaltung 12 zur Korrektur eines einzelnen Fehlers ermittelt in allen gespeicherten Wörtern aus 45 Bits ein einziges fehlerhaftes Bit Außerdem ist ein Speicheradressen-Register 14 zur Adressierung bzw. Auswahl eines der 131 072 in der Hauptspeichereinheit 10 untergebrachten Wörter vorgesehen. Während die Schaltung 12 einen Fehler in dem adressierten, in der Hauptspeichereinheit iO aufbewahrten Wort gerade korrigiert, erzeugt sie ein Fehlerwort, das zwei andere 6j Signale enthält, nämlich ein Anzeigebit, das im !-Zustand eine FeHerbedingung angibt, während der O'Zustand die Fehlerfreiheit bedeutet, und 6 Anzeichenbits, die die Bitebenengruppe identifizieren, die unter
den 45 Bitebenengruppen, in welche die Hauptspeicher' einheit 10 gemäß der Fig.2 unterteilt ist, diejenige ist, die das fehlerhafte Bit enthält. Das eine Anzeigebit und die sechs Anzeichenbits, die in der Schaltung 12 erzeugt werden, sind in der F i g. 4 veranschaulicht.
Zur Aufnahme und zum Festhalten des einzelnen Anzeigebits und der sechs Anzeichenbits, die in der Schaltung 12 erzeugt werden, ist ein Fehlerort-Speicher 16 für das Auffinden der Fehler vorgesehen. Hierfür kann vorzugsweise ein Halbleiterspeicher Nr. 3107 der j0 Intel Corp. verwendet werden.* Er kann 128 Speicherregister mit je 7 Bits enthalten, von denen die Bitposition 2° das Anzeigebit und die Bitpositionen 21 bis 26 die Anzeichenbits festhalten, die eine der 45 Bitebenen der Wortgruppe identifizieren, die durch das Speicherregister selbst bezeichnet wird; von den 128 Speicherregistern wird nämlich eine Wortgruppe vorgeschrieben; z. B. gibt das Speicherregister 2 die Wortgruppe 2 an. Beispielsweise sei in den Bitpositionen 2° bis 26 des
ο ;„i :_*
ft Vt ι auj f Ui(J wtitKifι*,π.
1101001,
in dem gemäß dem Format der F i g. 4 das Anzeigebit in der Bitposition 2° ein 1 -Bit ist, das anzeigt, daß die Bitebene 37 der Wortgruppe 2 ein fehlerhaftes Bit enthält.
Die Hauptspeichereinheit 10, die Schaltung 12 und das Speicheradressen-Register 14 bilden eine Speicheranordnung, in der ein einziger Fehler korrigiert wird; wenn also ein beliebiges Bit in einem der 131 072 Wörter aus 45 Bits fehlerhaft ist, wird es von der Schaltung 12 korrigiert damit die zugeordnete datenverarbeitende Einrichtung so arbeiten kann, als ob kein Fehler wahrgenommen worden ist. Wenn jedoch zwei oder mehrere Fehler vorliegen, also zwei oder mehrere Bits eines Wortes fehlerhaft sind, sind sie von der Schaltung 12 nicht korrigierbar, so daß das zugeordnete datenverarbeitende System auf andere Maßnahmen zur Fehlerkorrektur zurückgreifen muß, z. B. das fehlerhafte Wort von einer anderen Quelle in die Hauptspeichereinheit 10 erneut einbringen muß. Von dem Fehlerort-Speicher 16 wird gemäß der Erfindung aufgezeichnet, welche der 128 χ 45 Bitebenen den einzelnen korrigierbaren Fehler enthält der wahrgenommen und korrigiert wird. Jedesmal wenn beim Auslesen eines in der Hauptspeichereinheit 10 aufbewahrten Wortes ein einzelner korrigierbarer Fehler festgestellt wird, korrigiert die Schaltung 12 diesen Fehler und erzeugt ein Fehlerwort dessen Anzeigebit als 1-Bit auf eine Leitung 18 gelangt und dessen sechs Anzeichenbits auf ein Kabel 20 gelegt werden und nach ihrer Aufnahme im Fehlerort-Speicber 16 die zugehörige Wortgruppe und damit eine die 1024 Bits enthaltende Bitebene unter den insgesamt 128 χ 45 Bitebenen festlegen, in der der Fehler wahrgenommen ist Mit Hilfe der sieben unteren Bits 2°—2s aus dem Speicheradressen-Register 14 und eines Registers 22 wird im Fehlerort-Speicher 16 eines unter den 128 Speicherregistern 0—127 zur Adressierung der Wortgruppe ausgewählt die die eine Bitebene enthält in der der einzelne korrigierbare Fehler von der Schaltung 12 wahrgenommen war.
Beispielsweise sei angenommen, daß der einzelne Fehler beim Auslesen eines speziellen Wortes aus der vom Speicheradressen-Register 14 über die Leitungen 24 und 266 adressierten Hauptspeichereinheit 10 aufgetreten ist Falls das Register 14 in seinen sieben unteren Bitpositionen das Adressenwort: OiööööO enthält werden diese Bits über die Leitung 26a zum Register 22 übertragen, das das Speicherregister (Adresse) 2 des Fehlerort-Speichers 16 auswählt. Danach führt die Schaltung 12 über die Leitung 18 das 1-Anzeigebit als Fehlersignal der Schaltung 28 zu, die die Anwesenheit eines 1-Anzeigebit in der Bitposition 2° des Speicherregistefs 2 mit Hilfe eifief Leitung 27 nachprüft. Falls dort ein O-Bit vorgefunden wird, speisl die Vergleichsschaltung 28 über eine Leitung 25 das 1-Anzeigebit in die Bitposition 2° des Speicherregisters 2 im Fehlerort-Speicher 16 ein, wodurch angezeigt wird, daß ein korrigierbarer Fehler in der Wortgruppe 2 der Hauptspeichereinheit 10 wahrgenommen ist; ferner werden die sechs Anzeichenbits: 101001 über das Kabel 20 in die Bitpositionen 2' bis 26 des Speicherregisters 2 im Fehlerort-Speicher 16 übertragen, womit angezeigt wird, daß ein korrigierbarer Fehler in der Bitebene 37 (der Wortgruppe 2 der Hauptspeichereinheit 10) aufgetreten ist.
Bei der Fehlerfeststellung würde dann jedesmal, wenn
iö ein Fehler auftritt, dss ί Anzeigebii als Fehiersigna! aus der Schaltung 12 über die Leitung 18 die Vergleichs-Schaltung 28 zur Abfragung des Fehlerort-Speichers 16 erregen, wobei die sieben niederen Bits aus dem Register 14 vom Register 22 aus die eine in dem einen Speicherregister untergebrachte Wortgruppe unter den 128 Wortgruppen adressieren, die in 128 Speicherregistern gespeichert sind. Die zuvor erwähnte Abfragung erfolgt stets dann, wenn die Vergleichs-Schaltung 28 auf einer '.eitung 28a ein CS-Chipwahlsignal von tiefem Niveau und auf eine Leitung 286 ein VVE-Schreibsignal von hohem Niveau ausgibt. Wie beachtet sei, wird das erstere normalerweise in der ',eitung 28a auf einem hohen Niveau gehalten und iiur zur Auswahl des adressierten Speicherregisters auf das tiefe Niveau geschaltet, während das letztere normalerweise in der Leitung 286 auf dem hohen Niveau liegt damit ein Lesevorgang ablaufen kann, und nur zum Schreiben auf das tiefe Niveau gebracht wird. Die sieben Adressenbits des Registers 22 würden im Fehlerort-Speicher 16 eines der 128 Speicherregister auswählen, in denen das einzelne Anzeigebit und die sechs Anzeichenbits aufbewahrt werden können. Das Bit 2° aus dem einen angewählten Speicherregister des Fehlerort-Speichers 16 gelangt über die Leitung 27 in die Vergleichs-Schaltung 28, in der es mit dem 1-Anzeigebit also dem Fehlersignal aus der Schaltung 12 verglichen wird, aus der es über die Leitung 18 herankommt Falls das Bit 2° aus dem angewählten Speicherregister ein O-Bit ist wird es vom Signal, das von der Vergleichs-Schaltung 28 auf die Leitung 25 gelegt wird, in den 1-Zustand überführt wobei die sechs Anzeichenbits aus der Schaltung 12 dann in die Bitpositionen 21 bis 26 des ange· ählten Speicherregisters eingespeist werden. Dasselbe Signal, von dem die Bitposition 2° in den 1-Zustand versetzt wird, würde auch einen Fehlerzähler30 um einen Schritt aufwärts schalten. Falls die Bitposition 2° bereits den 1-Zustand einnehmen sollte, (womit angezeigt wird, daß das Vorhandensein eines fehlerhaften Bit in dieser Gruppe aus den 45 Bitebenen bereits mitgeteilt ist,) kann die Vergleichs-Schaltung 28 nicht die Leitung 29 erregen, so daß der Fehlerzähler 30 nicht weitergeschaltet wird; außerdem würden die sechs Anzeichenbits nicht in den Bitpositionen 21 bis 2s des adressierten Speicherregisters untergebracht Bei der Bestimmung jedes einzelnen korrigierbaren Fehlers in der Hauptspeichereinheit 10 mit Hilfe der Schaltung 12 wird somit der Fehierort-Speicher 16 vorn Register 32 adressiert, damit von der Vergleichs-Schaltung 28 festgestellt
werden kann, ob ein korrigierbarer Fehler bereits in einer der Gruppen mit 45 Bitebenen festgestellt ist, in denen der vorliegende Fehler wahrgenommen ist Im negativen Fall würde das Anzeigebit 2° in den 1 -Zustand gesetzt, und die von der Schaltung 12 erzeugten Anzeichenbits 21 bis 2s würden durch das Kabel 20 geführt Und im adressierten Speicherregistef des Fehlerort-Speichers 16 untergebracht Demgemäß wörJe der Fehlerzähler 30 weiterschalten und die Gesamtzahl der Gruppen Bitebenen unter den 128 Gruppen auf einem Vorführgef ät 32 zur Schau stellen, in denen ein öder mehrere einzelne korrigierbare Fehler bemerkt sind. Ein Blockschaltbild für ein Ausführungsbeispiel der Vergleichsschaltung 28 der Fig. 1 ist in der Fig. 5 zu sehen.
Sobald der Bedienende bei seiner Überwachung der Zahl fehlerhafter Speichergeräte, die am Vorführgerät 32 sichtbar ist, festgestellt hat, daß die Hauptspeichereinheit 10 sicherheitshalber gewartet werden sollte,
iVlTu uCr LjCSCVCl gUflg UVf I VIIfVf VIIIgVfVIlVl, l/VI UVIII der Bedienende normalerweise geschlossene Schalter 21a und 216 öffnet und normalerweise offene Schalter 21 cund 21 c/schließt Wenn das Register 22 so eingestellt ist, daß mit Hilfe eines Zählers 36 zum Lesen der Adressen das Speicherregister 0 des Fehlerort-Speichers 16 adressiert wird^fragt eine Abfrage-Steuer-Schaltung 38 (durch ein CS-Signal in einer Leitung 38a und ein WE-Signal in einer Leitung 3Sb) den Fehlerort-Speicher 16 ab und wählt eine Wortgruppe aus, die in den Bitpositionen 2° bis 26 des Speicherregisters 0 im Fehlerort-Speicher 16 aufbewahrt ist Das in d(: Bitposition 2° vorhandene Bit läuft über eine Leitung 33Z> zur Abfrage-Steuer-Schaltung 38, damit geprüft wird, ob ein 1- oder O-Bit vorliegt Falls das Bit ein O-Bit ist, wird der Zähler 36 um Eins hinaufgeschallet, wodurch das Register 22 so eingestellt wird, daß es das unmittelbar folgende Speicherregister 1 adressiert. Im Falle eines !-Bit werden die sieben Adressenbits 2°—26, die eine der 128 Wortgruppen zur Angabe der Speicherregister festlegen, in die die Hauptspeichereinheit 10 unterteilt ist vom Register 22 über ein Kabel 40 zum Vorführgerät 34 geleitet, während zugleich das Fehlerwort das in den Bitpositionen 21 —26 des Speicherregisters im Fehlerort-Speicher 16 aufbewahrt ist, das vom Register 22 adressiert ist, und eine der 45 Bitebenen in der speziellen Wortgruppe festlegt über ein Kabel 33a zum Vorführgerät 34 geleitet wird. Diese beiden Gruppen aus 7 bzw. 6 Bits definieren die adressierte Bitebene der insgesamt 128 χ 45 Bitebenen Vollständig, die in der Hauptspeichereinheit 10 enthalten ist Der Bedienende zeichnet dann die am Vorführgerät 34 angezeigten Angaben auf, damit bei der nachfolgenden Wartung der Hauptspeichereinheit 10 die als fehlerhaft identifizierte Bitebene ersetzt werden kann. Der Bedienende schaltet dann den Zähler 36 um einen Schritt weiter und wiederholt das zuvor erläuterte Verfahren für alle Speicherregister 0—127 der Hauptspeichereinheit 10. Hierbei sei auf das Blockschaltbild für ein Ausführungsbeispiel der Abfrage-Steuer-Schaltung 38 in der F i g. 6 hingewiesen.
FehlerfeststeUung
Schalter: 21a, 216 geschlossen
21c; 21c/ offen
START
1. Die Ädressenbits 2°—2!δ werden über eine Leitung 15 in das Register 14 eingelassen; dann werden die Adressenbits 2°—26 auf der Leitung 2fia zum Register 22 weitergegeben, während die Hauptspeichereinheit 10 diese Bits 2°-^26 über eine Leitung 26b empfängt Die übrigen Adressenbits 2?—216 gelangen in einer Leitung 24 vom Register 14 in die Hauptspeicherein* heil 10.
7. Das GS-Signal liegt auf einer Leitung 10a und hat ein tiefes Niveau.
3. Das tWJ-Signal in einer Leitung 106 befindet sich auf to einem hohen Niveau.
4. Die Schaltung 12 untersucht die Prüfbits des Datenwortes, das in dem Speicherregister der Häuptspeichereinheit 10 aufbewahrt ist, das durch die Adressenbils 2°—216 aus dem Register 14 adressiert >st.
A) Die Schaltung 12 stellt fest, daß das adressierte Datenworl gültig ist, kein Fehlerwort wird erzeugt, und demgemäß wird die Folge der FehlerfeststeUung beendet bis ein weiterer
_ Cz-KrI, I 1 oriY,lnt
B) Die Schaltung 12 stellt fest, daß das adressierte Datenwort ungültig ist und erzeugt dementsprechend ein Fehlerwort, das aus einem auf die Leitung 18 gelegten Fehlersignal (1-Anzeigebit) und sechs auf das Kabel 20 gebrachten Anzeichenbits besteht.
5. In Abhängigkeit vom Fehlersignal (Anzeigebit) in der Leitung 18 adressiert die Vergleichs-Schaltung 28 den Fehlerort-Speiehw 16, um das in der Bitposition 2° des Speicherregisters aufbewahrte Anzeigebit auszulesen; dieses Speicherregister wird von den Adressenbits 2°—2S des Registers 22 dadurch adressiert daß auf die Leitung 28a das GS-Signal von tiefem Niveau und auf die Leitung 286 das WE-Signal von hohem Niveau gebracht werden.
6. Über die Leitung 27 prüft die Vergleichs-Schaltung 28 das Anzeigebit, das in der Bitposition 2° desjenigen Speicherregisters aufbewahrt ist das von den Adressenbits 2°— 2* aus dem Register 22 gewählt ist
A) Die Vergleichs-Schaltung 28 stellt fest daß das Anzeigebit ein 1 -Bit ist und damit anzeigt daß ein fehlerhaftes Bit bereits in dem einen Speicherregister der 128 Speicherregister im Fehlerort-Speicher 16 festgestellt ist und dementsprechend wird die Folge der FehlerfeststeUung abgeschlossen, bis ein weiterer Schritt 1 erfolgt
B) Die Vergleichs-Schaltung 28 bestimmt daß das Anzeigebit ein O-Bit ist, womit angezeigt wird, daß ein fehlerhaftes Bit bislang noch nicht in dem einen adressierten Speicherregister der insgesamt 128 Speicherregister des Fehlerort-Speichers 16 ermittelt worden ist
7; Die Vergleichs-Schaltung 28 adressiert über die Leitung 25 den Fehlerort-Speicher 16, um ein 1-Anzeigebit in die Bitposition 2° und über das Kabel 20 die sechs Anzeichenbits in die Bitpositionen 21— 2s des einen adressierten Speicherregisters einzuschreiben, wenn das C$-Signal von tiefem Niveau über die Leitung 28a und das WE-Signal von tiefem Niveau über die Leitung 286 an den Fehlerort-Speicher 16 geliefert werden.
8. Die Vergleichs-Schaltung 28 schreibt das Anzeigebit und die sechs Anzeichenbits in das adressierte Speicherregister, von den 128 Speicherregistern des Fehlerort-Speichers 16, das durch das Fehlersignal aus dem Anzeigebit in der Leitung 25 und den sechs Anzeigebixs hü Kabel 20 festgelegt wird.
9. Die Vergleichs-Schaltung 28 schaltet mit Hilfe des
Fehlefsignals in der Leitung 29 den Fehlerzähler 30 um einen Schritt weiter, wodurch ein fehlerhaftes Gerät angezeigt wird, worauf die Folge der Fehlerfeststellung beendet wird, bis ein weiterer Schritt 1 erfolgt
STOP
Fehlerauslesung
Schalter! 21a, 21/? offen
21 c, 2id geöffnet
START
1. Der Bedienende stellt mit Hilfe eines Knopfes 37 alle Stellen des Zählers 36 auf Eins und schaltet an einem Knopf 39 der Abfrage-Steuer-Schaltung 38 den Zähler 36 um Eins weiter, so daß hierbei in alle Stellen Nullen eintreten; ferner wird der Inhalt des Zählers 36 durch das Kabel 19 in das Register 22 geuriiL'in, das das ädfcSäicric SpciCnciTcgisicr ucä Fehlerort-Speichers 16 auswählt. Dann wird der letztere von der Abfrage-Steuer-Schaltung 38 adressiert, damit das Fehlerwort ausgelesen wird, das in dem Speicherregister aufbewahrt wird, das von den Adressenbits 2°—26 des Registers _22 dadurch adressiert ist, daß der Leitung 38a das CS-Signal von tiefem Niveau und dann der Leitung 38ö das WE-Signal von hohem Niveau zugeleitet werden.
2. Das aus der Bitposition 2° des Fehlerwortes ausgelesene Anzeigebit, das im Speicherregister aufbewahrt ist, das von den Adressenbits des Registers 22 adressiert ist, wird über die Leitung 336 in die Abfrage-Steuer-Schaltung 38 gebracht
3. Die Abfrage-Steuer-Schaltung 38 prüft das Anzeigebit; falls es ein O-Bit ist, zeigt es an, daß ein fehlerhaftes Bit in dem adressierten Speicherregister der 128 Speicherregister des Fehlerort-Speichers 16 nicht festgestellt ist; dementsprechend wird der Zähler 36 um einen Schritt hinaufgeschaltet und durch das Kabel 19 sein Inhalt in das Register 22 gebracht wodurch das unmittelbar folgende Speicherregister des Fehlerort-Speichers 16 angewählt wird. Die Arbeiisschritte, die mit dem Drücken des Knopfes 39 eingeleitet werden, v/erden bis hierher mehrfach wiederholt bis alle Stellen des Registers 22 auf Eins eingestellt sind; in diesem Zeitpunkt ist die Folge für das Auslesen der Fehler beendet, falls nicht eine gegebene Adresse ein 1-Bit als Anzeigebit enthält was zur Einleitung des nun
• folgenden Schrittes führt, in dem die Abfrage-Steuer-Schaltung 38 ermittelt daß auf Grund des 1-Anzeigebit ein fehlerhaftes Bit im adressierten Speicherregister der 128 Speicherregister des Fehlerort-Speichers 16 enthalten ist
4. Die Adressenbits 2°—2s des Registers 22, die die adressierte Wortgruppe der 128 Wortgruppen festlegen, in die die Hauptspeichereinheit 10 unterteilt ist werden durch das Kabel 40 dem Vorführgerät 34 zugeleitet während zugleich die Anzeichenbits, die in den Bitpositionen 21—2* des einen Speicherregisters des Fehlerort-Speichers 16, das vom Register 22 adressiert ist untergebracht sind und eine der 45 Bitebenen der einen von den 128 Wortgruppen definieren, in die die Hauptspeichereinheit 10 unterteilt ist, über das Kabel 33a zum Vorführgerät 34 übertragen werden. Diese beiden Gruppen aus 7 bzw. 6 Bits bestimmen die eine adressierte Bitebene unter den 128 χ 45 = 5760 Bitebenen vollständig, die in der Hauptspeichereinheit 10 enthalten sind. Durch eine Betätigung eines Knopfes 35 stellt der Bedienende diese Adressenbits und das Fehlerwort im Vorführgerät 34 zur Schau.
5. Der Bedienende schreibt die am Voffühfgeräl 34 zu erkennenden Daten für die nachfolgende Wartung auf, bei der die festgestellte, fehlerhafte Bitebene ersetzt wird.
6i Nunmehr schaltet der Bedienende gemäß dem Schritt 1 mit Hilfe des Knopfes 39 den Zähler 36 um eine Einheit weiter Und wiederholt die Schritte 1 —4, bis der Zähler 36 in allen seinen Stellen nur Eisen enthält, womit das Auslesen der Fehler beendet ist.
STOP
Der Hauptzweck für die Fehlerkorrektur in eine'M Halbleiterspeicher, wie der Hauptspeichereinheit 10. besteht darin, daß ein zulässiger Spielraum für den
jL f_ll J_- l_J_IU!n;«».. CnA;nkArnaPSla rale,·» Aar nito
ZU nuaiail UCI I iait/IV.U^.1 U|/bn.livi 5*,, UiS, uiirS SCi υί» gegeben wird. Ferner ist der Hauptzweck bei der Fehlerfeststellung im Fehlerort-Speicher 16 anzuzeigen, wann die Anzahl der fehlerhaften Speichergeräle bis zu einem Punkt angestiegen ist, an dem nicht korrigierbare Doppelfehler auftreten können, so daß die Hauptspeichereinheit mit Sicherheit bereits gewartet werden kann, ehe ein solcher nicht korrigierbarer Doppelfehler statistisch erwartet werden kann. Bei der Ausführungsform der F ι g. 1 liefert die Fehlerfeststellung mit Hilfe des Fehlerzählers 30 und der beiden Vorführgeräte 32 und 34 dem Bedienenden eine Information über die Anzahl einzelner, korrigierbarer Fehler seit der letzten Wartung und über ihren Platz unter den ersetzbaren Komponenten, wie er von der Bitebene 1 in der Wortgruppe 1 definiert ist. Somit gestattet das Verfahren der Fehlersuche mit der Schaltungsanordnung nach der Fig. 1 dem Bedienenden eine ständige Überwachung der Anzahl wahrgenommener, korrigierbarer Fehler, um festzustellen, in welcher austauschbaren Komponente, also in welcher Bitebene mit 1024 Bits die korrigierbaren Fehler aufgetreten sind, und mit Sicherheit die Wartung vor den Zeitpunkt *u legen, zu dem nicht korrigierbare Doppelfehler in der Hauptspeichereinheit 10 zu erwarten sind.
Zusammenfassen betrachtet wird in diesem Verfahren ein Speicher zur Feststellung der Fehler mit 128 Speicherregistern benutzt denen je eine Wortgruppe zugeordnet ist und die je ein Anzeigebit und sechs Anzeichenbits speichern. Bei der Bestimmung eines
so einzelnen Bitfehlers beim Auslesen eines Wortes aus der Hauptspeichereinheit werden im Fehlerort-Speicher eingespeist:
1. ein Anzeigebit das im 1-Zustand ein fehlerhaftes Bit in der einen zugeordneten Wortgruppe anzeigt, und
2. eine Gruppe aus 6 Anzeichenbits, die eine der 45 Bitebenen mit je 1024 Bits der zugeordneten Wortgruppen angeben, die das fehlerhafte Bit enthält Ein Fehlerzähler zählt die 1-Anzeigebits im Fehlerort-Speicher zusammen und wird vom Bedienenden beobachtet, damit er die Wartung mit Sicherheit planen kann, bei der die fehlerhaften Bitebenen ausgetauscht werden. Auf Grund einer statistischen Bestimmung der Anzahl zulässiger Fehler, d.h. korrigierbarer Fehler, die vor dem erwarteten Auftauchen von nicht korrigierbaren Doppelfehlem auftreten dürfen, braucht die Wartung nur geplant zu werden, wenn es für die spezielle Hauptspeichereinheit erforderlich erscheint
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Schaltungsanordnung zur Identifizierung fehlerhafter, in Form einer Matrix angeordneter Bitebenen eines Halbleiter-Hauptspeichers, aus denen die zu einem Wort gehörenden Bits durch Adressierung der in einer Matrixzeile angeordneten Bitebenen gleichzeitig auslesbar sind, mit einer Einzelfehler-Korrekturschaltung, von der beim Auftreten eines Fehlers beim Auslesen der Bitebenen einer to Matrixzeile ein einzelnes fehlerhaftes Bit innerhalb des Wortes korrigierbar und dabei diese Bitebene als Ort des Fehlers angebende Anzeichenbits (Syndrombits) erzeugbar und einem Fehlerort-Speicher zuführbar sind, dadurch gekennzeichnet, daß in den Spalten des Fehlerort-Speichers (16), die je einer Matrixzeile des Halbleiter-Hauptspeichers (10) zugeordnet sind, zusätzlich zu den die Anzeichenbits aufnehmenden Plätzen (21 bis 26) ein weiterer Platz (2°) zur Aufnahme eines Anzeigebits vorgeseher ist, das von der Fehlerkorrekturschaltung (12) gcrtneinsam mit den Anzeichenbits erzeugbar und zu diesem weiteren Platz (2°) übertragbar ist, und daß die für diese Übertragung benutzte Spalte des Fehlerort-Speichers (16) von den die Matrixzeile des Halbleiter-Hauptspeichers (10) adressierenden Signalen adressierbar ist.
2. Schaltungsanordnung nach dem Anspruch 1. dadurch gekennzeichnet, daß zwischen der Fehlerkorrekturschaltung (12) und dem Fehlerort-Speieher (16) eine Vergleichsschaltung (28) angeschlossen ist, die hei einer Nichtübereinstimmung des gerade von der Fehlerkorrekturschaltung (12) übertragenen Anzeigebits .nit den. aus der gerade adressierten Spalte des Fehlerort-Spcichers (16) abgefragten Anzeigebit einen Zä. ler (30) um einen Schritt weiterschaltet.
3. Schaltungsanordnung nach dem Anspruch 2, dadurch gekennzeichnet, daß von einem weiteren Zähler (36) eine abzufragende Spalte des Fehlerort-Speichers (16) adressierbar und von einer Schaltung (38) das Fehlerwort, das in der vom Zähler (36) adressierten Spalte eingeschrieben ist. zu einem Vorführgerät (34) übertragbar ist.
4. Schaltungsanordnung nach dem Anspruch 3. dadurch gekennzeichnet, daß am Vorführgerät (34) die Spalte des Fehlerort-Speichers (16). aus der das Fehlerwort übertragen wird, und damit die Matrixspalte des Hauptspeichers (10). in der das falsche Bit korrigiert wird, anzeigbar sind.
DE2529152A 1974-07-05 1975-06-30 Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers Expired DE2529152C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US486033A US3906200A (en) 1974-07-05 1974-07-05 Error logging in semiconductor storage units
US05/563,419 US3999051A (en) 1974-07-05 1975-03-28 Error logging in semiconductor storage units

Publications (3)

Publication Number Publication Date
DE2529152A1 DE2529152A1 (de) 1976-01-29
DE2529152B2 DE2529152B2 (de) 1977-10-20
DE2529152C3 true DE2529152C3 (de) 1982-04-29

Family

ID=27048551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2529152A Expired DE2529152C3 (de) 1974-07-05 1975-06-30 Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers

Country Status (10)

Country Link
US (1) US3999051A (de)
JP (1) JPS5936358B2 (de)
CH (1) CH595676A5 (de)
DE (1) DE2529152C3 (de)
ES (1) ES439166A1 (de)
FR (1) FR2277412A1 (de)
GB (1) GB1518325A (de)
IT (1) IT1039138B (de)
NL (1) NL7508086A (de)
SE (1) SE414556B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891969A (en) * 1974-09-03 1975-06-24 Sperry Rand Corp Syndrome logic checker for an error correcting code decoder
US4333142A (en) * 1977-07-22 1982-06-01 Chesley Gilman D Self-configurable computer and memory system
US4209846A (en) * 1977-12-02 1980-06-24 Sperry Corporation Memory error logger which sorts transient errors from solid errors
US4223382A (en) * 1978-11-30 1980-09-16 Sperry Corporation Closed loop error correct
US4251863A (en) * 1979-03-15 1981-02-17 Sperry Corporation Apparatus for correction of memory errors
US4255808A (en) * 1979-04-19 1981-03-10 Sperry Corporation Hard or soft cell failure differentiator
DE2923564C2 (de) * 1979-06-11 1982-06-24 Siemens AG, 1000 Berlin und 8000 München Speicheranordnung mit einer Anzahl von Speicherbaugruppen
US4342084A (en) * 1980-08-11 1982-07-27 International Business Machines Corporation Main storage validation means
US4380067A (en) * 1981-04-15 1983-04-12 International Business Machines Corporation Error control in a hierarchical system
US4493081A (en) * 1981-06-26 1985-01-08 Computer Automation, Inc. Dynamic memory with error correction on refresh
US4460997A (en) * 1981-07-15 1984-07-17 Pacific Western Systems Inc. Memory tester having memory repair analysis capability
US4433414A (en) * 1981-09-30 1984-02-21 Fairchild Camera And Instrument Corporation Digital tester local memory data storage system
JPS58501643A (ja) * 1981-12-17 1983-09-29 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション コンピユ−タ・メモリ・システム
US4450559A (en) * 1981-12-24 1984-05-22 International Business Machines Corporation Memory system with selective assignment of spare locations
US4506364A (en) * 1982-09-30 1985-03-19 International Business Machines Corporation Memory address permutation apparatus
JPS59123058A (ja) * 1982-12-29 1984-07-16 Fujitsu Ltd マシンチエツク処理方式
JPS607549A (ja) * 1983-06-24 1985-01-16 Mitsubishi Electric Corp 故障診断装置
JPS6038751A (ja) * 1983-08-11 1985-02-28 Toshiba Corp ビデオテ−プレコ−ダのトラツキング装置
US4584681A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Memory correction scheme using spare arrays
US4586178A (en) * 1983-10-06 1986-04-29 Eaton Corporation High speed redundancy processor
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US4782486A (en) * 1987-05-14 1988-11-01 Digital Equipment Corporation Self-testing memory
US4782487A (en) * 1987-05-15 1988-11-01 Digital Equipment Corporation Memory test method and apparatus
US4918693A (en) * 1988-01-28 1990-04-17 Prime Computer, Inc. Apparatus for physically locating faulty electrical components
US4964130A (en) * 1988-12-21 1990-10-16 Bull Hn Information Systems Inc. System for determining status of errors in a memory subsystem
US5392292A (en) * 1991-06-27 1995-02-21 Cray Research, Inc. Configurable spare memory chips
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
KR100243314B1 (ko) * 1995-04-07 2000-02-01 윤종용 임시 디펙트 리스트를 이용한 에러 로그 방법
US5917724A (en) * 1997-12-20 1999-06-29 Ncr Corporation Method for predicting disk drive failure by monitoring the rate of growth of defects within a disk drive
US7346812B1 (en) * 2000-04-27 2008-03-18 Hewlett-Packard Development Company, L.P. Apparatus and method for implementing programmable levels of error severity
DE10137332B4 (de) * 2001-07-31 2014-11-06 Qimonda Ag Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen
US6976197B2 (en) * 2001-10-25 2005-12-13 International Business Machines Corporation Apparatus and method for error logging on a memory module
US7266726B1 (en) 2003-11-24 2007-09-04 Time Warner Cable Inc. Methods and apparatus for event logging in an information network
US8302111B2 (en) 2003-11-24 2012-10-30 Time Warner Cable Inc. Methods and apparatus for hardware registration in a network device
US9213538B1 (en) 2004-02-06 2015-12-15 Time Warner Cable Enterprises Llc Methods and apparatus for display element management in an information network
US8078669B2 (en) 2004-02-18 2011-12-13 Time Warner Cable Inc. Media extension apparatus and methods for use in an information network
US7330882B2 (en) * 2005-12-28 2008-02-12 Matsushita Electric Works, Ltd. Systems and methods for discovering and interacting with services
US7590913B2 (en) * 2005-12-29 2009-09-15 Intel Corporation Method and apparatus of reporting memory bit correction
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals
US8370818B2 (en) 2006-12-02 2013-02-05 Time Warner Cable Inc. Methods and apparatus for analyzing software interface usage
US10579458B2 (en) 2015-11-13 2020-03-03 Sandisk Technologies Llc Data logger
US11716558B2 (en) 2018-04-16 2023-08-01 Charter Communications Operating, Llc Apparatus and methods for integrated high-capacity data and wireless network services
US11129213B2 (en) 2018-10-12 2021-09-21 Charter Communications Operating, Llc Apparatus and methods for cell identification in wireless networks
US11129171B2 (en) 2019-02-27 2021-09-21 Charter Communications Operating, Llc Methods and apparatus for wireless signal maximization and management in a quasi-licensed wireless system
US11026205B2 (en) 2019-10-23 2021-06-01 Charter Communications Operating, Llc Methods and apparatus for device registration in a quasi-licensed wireless system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350690A (en) * 1964-02-25 1967-10-31 Ibm Automatic data correction for batchfabricated memories
US3659088A (en) * 1970-08-06 1972-04-25 Cogar Corp Method for indicating memory chip failure modes
US3704363A (en) * 1971-06-09 1972-11-28 Ibm Statistical and environmental data logging system for data processing storage subsystem
US3735105A (en) * 1971-06-11 1973-05-22 Ibm Error correcting system and method for monolithic memories
DE2134529A1 (de) * 1971-07-10 1973-01-25 Ibm Deutschland Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern
US3803560A (en) * 1973-01-03 1974-04-09 Honeywell Inf Systems Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system
US3898443A (en) * 1973-10-29 1975-08-05 Bell Telephone Labor Inc Memory fault correction system
US3872291A (en) * 1974-03-26 1975-03-18 Honeywell Inf Systems Field repairable memory subsystem
US3893071A (en) * 1974-08-19 1975-07-01 Ibm Multi level error correction system for high density memory

Also Published As

Publication number Publication date
CH595676A5 (de) 1978-02-15
JPS5936358B2 (ja) 1984-09-03
USB563419I5 (de) 1976-03-23
FR2277412A1 (fr) 1976-01-30
ES439166A1 (es) 1977-07-01
FR2277412B1 (de) 1982-07-09
SE7507670L (sv) 1976-01-07
DE2529152B2 (de) 1977-10-20
JPS5131138A (de) 1976-03-17
US3999051A (en) 1976-12-21
DE2529152A1 (de) 1976-01-29
GB1518325A (en) 1978-07-19
NL7508086A (nl) 1976-01-07
SE414556B (sv) 1980-08-04
IT1039138B (it) 1979-12-10

Similar Documents

Publication Publication Date Title
DE2529152C3 (de) Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE1549468C3 (de) Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage
DE3014102C2 (de) Schaltung zur Erkennung eines langlebigen Fehlers
DE2829550C2 (de)
DE2030760A1 (de) Speicherschaltung
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE2048670B2 (de) Verfahren und anordnung zur ueberpruefung einer datenverarbeitungsanlage
DE10131388B4 (de) Integrierter dynamischer Speicher und Verfahren zum Betrieb desselben
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
DE19829234A1 (de) Prüfverfahren für einen Halbleiter-Datenspeicher und Halbleiter-Datenspeicher
DE2450468C2 (de) Fehlerkorrekturanordnung für einen Speicher
EP0141160A2 (de) Schaltungsanordnung zum Registrieren von Adressen von einen fehlerhaften Speicherinhalt aufweisenden Speicherzellen
CH658137A5 (de) Steuereinrichtung mit einem speicher und einer schnittstelle, insbesondere fuer werkzeugmaschinen.
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE4335061A1 (de) Mehrspeichervorrichtung
EP0443377B1 (de) Einrichtung zur signaltechnisch sicheren Darstellung eines Meldebildes
DE69924012T2 (de) Verfahren und vorrichtung für speicherdata-fehlerdetektion und speichermodul-fehlerdetektion
DE2823457A1 (de) Verfahren und schaltungsanordnung zur fehlerueberwachung in speichersystemen digitaler rechenanlagen
EP1481297B1 (de) Verfahren zur überprüfung einer schnittstelle
EP0353660A2 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE10307027A1 (de) Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE2714314C2 (de) Datenverarbeitende Vorrichtung mit einem Datenspeicher
DE3732830C2 (de)
DE2737350B1 (de) Einrichtung zur Fehlerbehandlung in einer mikroprogrammgesteuerten Datenverarbeitungsanlage

Legal Events

Date Code Title Description
BGA New person/name/address of the applicant
AG Has addition no.

Ref country code: DE

Ref document number: 2556556

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee