DE2516291A1 - Verfahren zum herstellen von mos- schaltungen - Google Patents

Verfahren zum herstellen von mos- schaltungen

Info

Publication number
DE2516291A1
DE2516291A1 DE19752516291 DE2516291A DE2516291A1 DE 2516291 A1 DE2516291 A1 DE 2516291A1 DE 19752516291 DE19752516291 DE 19752516291 DE 2516291 A DE2516291 A DE 2516291A DE 2516291 A1 DE2516291 A1 DE 2516291A1
Authority
DE
Germany
Prior art keywords
insulating material
source
areas
over
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752516291
Other languages
German (de)
English (en)
Inventor
Robert Lee Luce
Joseph Palen Perry
James Douglas Sansbury
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2516291A1 publication Critical patent/DE2516291A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
DE19752516291 1974-04-18 1975-04-14 Verfahren zum herstellen von mos- schaltungen Ceased DE2516291A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US46183674A 1974-04-18 1974-04-18

Publications (1)

Publication Number Publication Date
DE2516291A1 true DE2516291A1 (de) 1975-11-06

Family

ID=23834119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752516291 Ceased DE2516291A1 (de) 1974-04-18 1975-04-14 Verfahren zum herstellen von mos- schaltungen

Country Status (5)

Country Link
JP (1) JPS5543630B2 (cs)
CA (1) CA1008564A (cs)
DE (1) DE2516291A1 (cs)
FR (1) FR2268356B1 (cs)
GB (1) GB1494569A (cs)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS60138974A (ja) * 1983-12-27 1985-07-23 Fuji Electric Corp Res & Dev Ltd 絶縁ゲ−ト型電界効果トランジスタの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking
DE1269738B (de) * 1964-10-20 1968-06-06 Telefunken Patent Verfahren zur Stabilisierung von Halbleiterbauelementen
US3574010A (en) * 1968-12-30 1971-04-06 Texas Instruments Inc Fabrication of metal insulator semiconductor field effect transistors
DE1771341A1 (de) * 1967-05-10 1971-12-23 Ncr Co Verfahren zum Erzeugen einer Siliziumdioxydschicht auf der Oberflaeche eines Halbleitertraegers fuer die Herstellung eines Halbleiterelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking
DE1269738B (de) * 1964-10-20 1968-06-06 Telefunken Patent Verfahren zur Stabilisierung von Halbleiterbauelementen
DE1771341A1 (de) * 1967-05-10 1971-12-23 Ncr Co Verfahren zum Erzeugen einer Siliziumdioxydschicht auf der Oberflaeche eines Halbleitertraegers fuer die Herstellung eines Halbleiterelements
US3574010A (en) * 1968-12-30 1971-04-06 Texas Instruments Inc Fabrication of metal insulator semiconductor field effect transistors

Also Published As

Publication number Publication date
FR2268356B1 (cs) 1982-05-14
FR2268356A1 (cs) 1975-11-14
JPS50137481A (cs) 1975-10-31
CA1008564A (en) 1977-04-12
GB1494569A (en) 1977-12-07
JPS5543630B2 (cs) 1980-11-07

Similar Documents

Publication Publication Date Title
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3311635C2 (cs)
DE69005129T2 (de) Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren.
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE2832388A1 (de) Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2927824A1 (de) Halbleitervorrichtungen und ihre herstellung
DE19853684A1 (de) Verfahren zur Herstellung eines Lastwiderstands
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection