DE2505662C2 - Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers - Google Patents

Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers

Info

Publication number
DE2505662C2
DE2505662C2 DE2505662A DE2505662A DE2505662C2 DE 2505662 C2 DE2505662 C2 DE 2505662C2 DE 2505662 A DE2505662 A DE 2505662A DE 2505662 A DE2505662 A DE 2505662A DE 2505662 C2 DE2505662 C2 DE 2505662C2
Authority
DE
Germany
Prior art keywords
signal
timer
input
output
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2505662A
Other languages
English (en)
Other versions
DE2505662A1 (de
Inventor
Antonio Vimercate Mailand/Milano Banfi
Original Assignee
SIE Forney S.p.A., Pero, Mailand/Milano
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIE Forney S.p.A., Pero, Mailand/Milano filed Critical SIE Forney S.p.A., Pero, Mailand/Milano
Publication of DE2505662A1 publication Critical patent/DE2505662A1/de
Application granted granted Critical
Publication of DE2505662C2 publication Critical patent/DE2505662C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048Monitoring; Safety

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zur Überprüfung der Funktionsfähigkeit eines zu einer logischen Steuereinheit gehörenden Zeitgebers nach dem Oberbegriff des Anspruchs 1.
  • Bei bekannten Zeitgebern empfängt dieser an seinem Eingang ein logisches Steuersignal, d. h. ein Signal, welches durch einen definierten Zustand "O" und durch einen definierten Zustand "1" gekennzeichnet ist. An seinem Ausgang liefert der Zeitgeber ein entsprechendes logisches Signal. Normalerweise befindet sich sowohl der Eingang als auch der Ausgang des Zeitgebers im Zustand "0", was "Abwesenheit eines Steuersignals" und damit keine Auslösung einer Schutzmaßnahme bedeutet. Sobald am Eingang ein Steuerbefehl eintrifft, geht der Eingang in den Zustand "1" über und damit beginnt das Zählen während einer Verzögerungszeit, die im allgemeinen innerhalb eines gewissen Bereiches einstellbar ist. Während des Zählens verbleibt der Ausgang noch im Zustand "0". Wenn das Steuersignal wieder verschwindet, ehe das Zählen beendet ist, dann verbleibt der Zeitgeber auf Null, d. h. im Anfangszustand. Wenn dagegen das Steuersignal anhält, dann erscheint das Signal "Zeitende", d. h. der Ausgang geht in den Zustand "1" über. Der Ausgang verbleibt im Zustand "1" solange das Steuersignal anhält und beim Verschwinden des Steuersignals geht der Ausgang auf Null zurück und der Zeitgeber befindet sich wieder in seinem Anfangszustand.
  • Bei der Betrachtung der Folgen von möglichen Störungen in der Funktionsfähigkeit eines Zeitgebers unterscheidet man zwei Fälle:
    • a) das Signal "Zeitende" erscheint am Ausgang mit einer Verzögerung, welche kürzer ist als die eingestellte Verzögerungszeit, also zu früh, oder es erscheint ständig, unabhängig vom Steuersignal;
    • b) das Signal "Zeitende" erscheint am Ausgang mit einer Verzögerung, welche länger ist, als die eingestellte Zeit, also zu spät, oder es erscheint überhaupt nicht.

  • Die Störungen des Falles a) werden als sicher bezeichnet, da sie die Sicherheit der kontrollierten Anlage nicht beeinträchtigt, obwohl sie Sicherheitsmaßnahmen auslösen. Das Vorhandensein solcher Störungen wird außerdem durch die erfolgte Auslösung sofort offenbar.
  • Die Störungen des Falles b) dagegen werden als "nicht sicher" bezeichnet, da sie keine Sicherheit für die kontrollierte Anlage bieten, denn eine Sicherheitsmaßnahme wird zu spät oder gar überhaupt nicht ausgelöst. Diese Störungen des Falles b7 können nur durch entsprechende Überprüfungsmaßnahmen festgestellt werden, mittels welcher der Steuerbefehl und das zeitgerechte Erscheinen des Signals "Zeitende" simuliert werden.
  • Andererseits ist bekannt, daß die Überprüfung eines Elements in nahen Zeitabschnitten, die praktisch akzeptabel sind, die Verläßlichkeit einer solchen Betriebsüberwachung bedeutend erhöht. Aus solchen Betrachtungen weiß man um die Bedeutung der Überprüfung der fundamentalen Elemente eines Schutzsystems.
  • Bei den bekannten, normalerweise in der Technik verwendeten logischen Systemen ist die Überprüfung der Zeitgeber, ganz gleich ob von Hand oder automatisch betrieben, nur in der Weise möglich, daß der Zeitgeber vom Normalbetrieb abgeschaltet wird, so daß während der Überprüfung dessen Funktion, nämlich die Auslösung einer Schutzmaßnahme beim Erscheinen des Signals "Zeitende", unterbrochen ist. Es besteht nun aber die Möglichkeit, daß die Auslösung einer Schutzmaßnahme gerade während der Überprüfung des Zeitgebers erforderlich wird, also während einer Zeit, während der das logische System ganz oder teilweise abgeschaltet ist. Außerdem kann infolge einer Störung am Zeitgeber oder im logischen System der Ausfall des Schutzes zu einem Dauerzustand werden, so daß der Vorteil der Verläßlichkeit, der mittels der periodischen Überprüfung erreicht werden soll, entfällt.
  • Aufgabe der vorliegenden Erfindung ist es deshalb, eine Vorrichtung zum Überprüfen der Funktionsfähigkeit eines zu einem logischen Steuersystem gehörenden Zeitgebers zu schaffen und so auszubilden, daß die Überprüfung des Zeitgebers auf seine Funktionsfähigkeit auch während des Betriebs des logischen Steuersystems ermöglicht wird.
  • Diese Aufgabe wird bei einer Vorrichtung der genannten Art erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.
  • Auf diese Weise kann während des normalen Betriebs des logischen Steuersystems eine Überprüfung der Funktionsfähigkeit des Zeitgebers stattfinden, ohne daß dabei die Sicherheit der Auslösung von Schutzmaßnahmen währenddessen beeinträchtigt ist.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Im folgenden ist die Erfindung mit Bezug auf die Zeichnungen anhand eines Ausführungsbeispiels näher beschrieben. Es zeigt
  • Fig. 1 ein Blockschaltbild der erfindungsgemäßen Überprüfungsvorrichtung,
  • Fig. 2 ein Schaltbild eines bevorzugten Ausführungsbeispiels der erfindungsgemäßen Vorrichtung,
  • Fig. 3 und 4 Diagramme, welche schematisch den Verlauf der in der Vorrichtung nach Fig. 2 vorhandenen Signale darstellen.
  • Der Erläuterung der Erfindung werden folgende Betrachtungen vorausgeschickt. Abgesehen von den eventuell vorhandenen Zeitgebern ist ein logisches Automatisierungssystem durch Endorgane gekennzeichnet, die eine eigene Verzögerungszeit zwischen dem Steuersignal und dem Ansprechen aufweisen.
  • Zum Beispiel ist ein elektrisches System, das auf eine Anlage über ein Relais wirkt, nicht in der Lage, eine Schutzmaßnahme auszulösen, wenn das elektrische Steuersignal der Relaisspule nicht für die zum Ansprechen des Relais erforderliche Mindestzeit anhält; diese Mindestzeit liegt im Bereich von Millisekunden.
  • Wenn T r die Mindestzeit zum Ansprechen der Endorgane ist, dann kann irgendein Impulssignal, dessen Dauer geringer als T r ist, sicher keine Schutzmaßnahme im System auslösen. Es ist also möglich, Impulse von geringer Dauer zum Überprüfen der Wirksamkeit der verschiedenen Teile des Systems zu verwenden, ohne Gefahr zu laufen, daß unechte Auslösungen erfolgen. Es genügt, wenn die zu überprüfenden Teile auf Impulse von kurzer Dauer ansprechen, wie im Falle von operativen Signalen.
  • Während dies im allgemeinen in logischen Schaltkreisen der Fall ist, welche die normalen logischen binären Operationen, wie Summe, Produkt, Umkehrung und Kombinationen daraus, ausführen, ist der Zeitgeber seiner Natur entsprechend nicht in der Lage, einen Ausgang für einen Impulssteuerbefehl zu geben, da ja seine Aufgabe gerade darin besteht, die Dauer und damit die Glaubhaftigkeit eines Steuersignals zu prüfen.
  • Die Erfindung besteht nun im wesentlichen in einer Vorrichtung, welche in Verbindung mit dem Zeitgeber die Überprüfung des letzteren mittels kurzzeitigen, dem tatsächlichen Signal überlagerten Impulsen gestattet, welche die gleiche Verarbeitung erfahren.
  • Fig. 1 zeigt, wie die erfindungsgemäße Vorrichtung D in logischer Weise mit dem Zeitgeber T im Rahmen einer logischen Steuereinheit verbunden ist.
  • Das von einer logischen Steuereinheit L&min; kommende Eingangssignal I kann das tatsächliche Steuersignal C&min; des Zeitgebers T oder ein Prüfimpuls C t sein. Die empfangene Überprüfungsvorrichtung D erzeugt das Signal C&min;&min; für den Zeitgeber T, dessen Ausgang U in einer logischen Steuereinheit L&min;&min; verwendet wird und außerdem in die Vorrichtung D zurückkehrt. Die Überprüfung der Funktionsfähigkeit des Zeitgebers T (und der mit ihm gekoppelten Vorrichtung D) erfolgt mittels an sich bekannter logischer Mittel M dadurch, daß kontrolliert wird, ob nach der voreingestellten Zeit T t , die durch T gezählt wird, am Ausgang U ein Ausgangsimpuls U t erscheint. Ist dies nicht der Fall, dann ist das Prüfelement unwirksam und muß repariert oder ausgewechselt werden. Dies wird durch ein Alarmsignal All. gemeldet.
  • Der Ausgangsimpuls U t ist als Prüfimpuls eines eventuellen analogen, in der logischen Steuereinheit L&min;&min; vorhandenen Elements verwendbar.
  • Fig. 2 stellt eine bevorzugte elektronische Ausführungsform der erfindungsgemäßen Vorrichtung dar. In der Schaltungsanordnung dieser Vorrichtung werden einige logische Glieder bzw. Gatter verwendet, welche in positiver Logik (Zustand "1" entsprechend dem höheren Spannungspegel) die Funktion Summe und Neigung (NOR) und in negativer Logik (Zustand "0" entsprechend dem niedrigen Spannungspegel) die Funktion Produkt (oder Koinzidenz) und Neigung (NAND) ausführen und die mit den in der Technik bekannten Symbolen bezeichnet sind.
  • Diese Tore gehören im dargestellten Beispiel zu komplementären integrierten MOS-Schaltungen. Die gleichen Funktionen könnten aber auch von anderen an sich bekannten logischen Schaltkreisen anderer Art ausgeführt werden.
  • Die Anordnung besteht im wesentlichen aus zwei Teilen:
    T = Zeitgeber, welcher die mit B bezeichneten logischen Glieder, die integrierten binären Zähler C und die dazugehörigen Schaltelemente enthält;
    D = Überprüfungsvorrichtung gemäß der Erfindung mit den logischen Gliedern A und den dazugehörigen Schaltelementen.
  • Beim Zeitgeber T handelt es sich beispielsweise um eine digitale Ausführungsform. Der Steuerbefehl am Eingang C&min;&min; wirkt auf die Anschlußklemme R im Sinne der Ruhestellung des Zählers C. Solange ein hoher Spannungspegel herrscht, ist der Zähler auf Null gehalten. Bei einem Steuerbefehl mit niedrigem Spannungspegel wird der Zähler freigegeben und es beginnt die Zählung. Die logischen Glieder B ( 1-2-3) und B (5-6-4) stellen einen astabilen Multivibrator dar, der schwingen und dem binären Teiler-Zähler Vorwärtsimpulse liefern kann, solange der Ausgang Q des Zählers gleich der höchsten binären Ziffer auf niedrigem Pegel bleibt. Die Zählzeit T t des Zeitgebers T ist proportional zur Periode des Multivibrators, die durch P einstellbar ist, und zur Anzahl der erforderlichen Impulse, um den Ausgang Q auf den hohen Pegel zu bringen. Sobald der Pegel am Ausgang Q hoch ist, wird der Zähler blockiert, über R 1 wird C 2 aufgeladen und damit der Ausgang U der aus den logischen Gliedern B (8-9-10) und B (12-13-14) bestehenden Schwellenschaltungen auf den hohen Pegel umgeschaltet. Wenn das Eingangssignal C&min;&min; wieder verschwindet, kann der Multivibrator wieder wirksam werden, C 2 entladet sich und das Ausgangssignal U verschwindet.
  • Die Überprüfungsvorrichtung D besteht in seiner bevorzugten Ausführungsform aus:
    • - einem ersten logischen Schaltkreis, der dem Zeitgeber T das Steuersignal C&min;&min; aus der Summe des verzögerten Eingangsignals IR und eines weiteren sogenannten "Selbsthaltesignals" AU (im Beispiel das logische Glied A mit Ausgang 3 und Eingang 1 für IR und 2 für AU) liefert;
    • - einem zweiten logischen Schaltkreis, der sofort ein " Befähigungssignal" aus dem Produkt des Steuersignals mit dem negierten Signal des Ausgangssignals des Zeitgebers (im Beispiel die Diode D 2 mit dem Widerstand R 5, wobei das Befähigungssignal AB als Produkt in negativer Logik erzeugt wird) erzeugt;
    • - einem dritten logischen Schaltkreis, der das " Selbsthaltesignal" AU für das erste logische Element aus dem Produkt des genannten Befähigungssignals AB mit dem negierten Signal des Eingangssignals I (also das Signal, das beim Verschwinden des Eingangssignals erscheint) (im Beispiel das logische Glied A (5-6-4), erzeugt;
    • - einem ersten Verzögerungsglied, das beim Erscheinen des Ausgangssignals des Zeitgebers nach Ablauf der Zeit T t das Erscheinen des genannten Befähigungssignals AB um die Zeit T 3 verzögert (im Beispiel der Widerstand R 3, parallel zur Diode D 3, mit C 3, der sich in der Zeit T 3 wiederaufladet), wobei die Zeit T 3 kleiner ausgelegt ist als T r (= Mindestverzögerungszeit bis zum Ansprechen der Endorgane);
    • - einem zweiten Verzögerungsglied, das das Eingangssignal um die Zeit T 4 verzögert (im Beispiel R 4 und C 4).

  • Das Selbsthaltesignal AU verschwindet nach einer Zeit, die der gewünschten Länge für den Antwortimpuls U t auf das Prüfimpulssignal C t am Eingang entspricht (siehe auch Fig. 1).
  • Die Wirkungsweise der Vorrichtung ist nachstehend mit Bezug auf die Fig. 3 und 4 näher beschrieben, worin die verschiedenen Signale mittels des diesbezüglichen Spannungspegels (oberer Pegel S und unterer Pegel I in bezug auf die Schaltwelle) und der diesbezüglichen Bedeutung ("0" oder "1") angegeben sind. In der Fig. 3 ist die Wirkungsweise während eines Prüfzyklus gezeigt. C t ist der Prüfimpuls, dessen Dauer geringer ist als T r . Es ist klar, daß auch bei anderen Impulssignalen irgendwelcher Herkunft, aber mit geringerer Dauer als T t , die Vorrichtung sich in gleicher Weise verhält, d. h. sie liefert nur einen Impuls U t mit Dauer Dauer T 3, der nicht imstande ist, ein Ansprechen auf Endorgane hervorzurufen. Dies ist normalerweise in jedem Falle akzeptabel. Die Zeit T t beginnt, wenn ein Signal ankommt, während ein Prüfzyklus im Gange ist. Während das Signal IR noch nicht vorhanden ist, wird durch das am dritten logischen Schaltkreis schon vorhandene Eingangssignal (im Beispiel das logische Glied A -5-6-4) das Selbsthaltesignal AU weggenommen, wodurch das Steuersignal C&min;&min; für die Zeit T 4 weggenommen wird und der Zeitgeber auf Null gestellt und für eine neue Zählung bereit gemacht wird. Falls man auf diese für die Sicherheit des Systems nicht wesentliche Eigenschaften verzichten will, so kann man die Vorrichtung durch Weglassen des zweiten Verzögerungsgliedes und des dritten logischen Schaltkreises vereinfacht werden, da das Befähigungssignal AB und das Selbsthaltesignal AU vom logischen Standpunkt aus zusammenfallen können (im Beispiel kann der Eingang 5 des logischen Gliedes A direkt mit dem Eingang verbunden sein, oder auf konstanten Nullpegel eingestellt sein). Die Zeit T 5, die sich aus der physischen Notwendigkeit einer bestimmten Zeit zur Änderung des Energiepegels von C 3 ergibt, kann beliebig gewählt werden, wobei aber die Entkopplung der Singale U und C&min;&min; und T 4 + T 5 = kleiner als C t sichergestellt bleiben muß. Die beim Ausgangsimpuls entsprechende Zeit T 3 könnte auch beliebig gewählt werden, sie muß aber kleiner als T r sein und vom logischen Kontrollsystem M erkennbar sein.
  • Die Wahl von T 3 = C t gestattet es aber, mehrere Vorrichtungen der gleichen Type in Kaskadenform zu überprüfen, womit der letzte der eingangs angeführten Erfindungszwecke erfüllt wird.
  • Im Überprüfungsfall wird also ein kurzer Prüfimpuls C t als Eingangssignal I der Schaltungsanordnung zugeführt. Der Prüfimpuls C t wird durch das zweite Verzögerungsglied (R 4, C 4) um die Zeit T 4 verzögert. Das Steuersignal befindet sich nach diesem Zeitpunkt auf niederem Spannungspegel der Zähler wird freigegeben und die Zählung beginnt. Nach der ( einstellbaren) Verzögerungszeit T t des Zeitgebers T wird am Ausgang U ein Impuls U t mit der Zeitdauer T 3, die durch den ersten Verzögerer (D 3, R 3, C 3) bestimmt wird, festgestellt. Am Ende des Ausgangsimpulses U befindet sich das Steuersignal C&min;&min; auf hohem Spannungspegel und der Zahlbefehl ist unterbrochen. Dabei muß die Dauer des Prüfimpulses C t und die Zeitdauer T 3 des Ausgangsimpulses U t kleiner sein als die Mindestverzögerungszeit T r bis zum Ansprechen der Endorgane. Unter diesen Bedingungen wird der Zeitgeber T zwar wie bei einer echten Steuerung angesteuert, jedoch erfolgt keine tatsächliche Steuerung, da die o. g. Zeiten kürzer als die tatsächlichen Ansprechzeiten sind. Trotzdem ist aber die Funktionsfähigkeit des Zeitgebers T dadurch festgestellt, daß an seinem Ausgang U innerhalb der Zeit T t auch tatsächlich ein Signal erscheint und dieses wiederum in die Schaltungsanordnung D das Ende des Prüfungsvorganges durch das Ende des Steuersignals C&min;&min; angezeigt wird.
  • In der Fig. 4 ist die Wirkungsweise bei einem tatsächlichen Steuerbefehl dargestellt. Wenn der Steuerbefehl die genügende Dauer C hat, dann hat das mit Verzögerung am Ausgang erscheinende Signal die Dauer U = C + T 4 - (T t + T 4) = C - T t-.
  • Man kann also sehen, daß alle "nicht sicheren" Störungen des Zeitgebers T und der Prüfvorrichtung D durch die Prüfvorrichtung selbst festgestellt werden können, indem in der angegebenen Weise die Prüfung wiederholt durchgeführt wird.

Claims (6)

1. Vorrichtung zur Überprüfung der Funktionsfähigkeit eines zu einer logischen Steuereinheit gehörenden Zeitgebers, die beim Empfang eines Eingangssignals für den Zeitgeber den Anlauf der Verzögerungszeit des Zeitgebers bewirkt und die ein Ausgangssignal liefert, wenn das Eingangssignal eine längere Dauer als die Verzögerungszeit hat, wobei das Ausgangssignal mit dem Ende des Eingangssignals verschwindet, dadurch gekennzeichnet, daß ein NOR-Glied (A 1, 3, 4) mit zwei Eingängen (1, 2) und einem Ausgang (3) vorgesehen ist, dessen einem Eingang (1) das Eingangssignal (I) und dessen anderem Eingang (2) ein Hilfssignal (AU) zugeführt wird und dessen Ausgang (3) ein Steuersignal (C&min;&min;) für den Zeitgeber (T) abgibt, daß ein erstes UND-Glied (D 2, R 5) mit zwei Eingängen (6, 5) vorgesehen ist, dessen einem Eingang (6) das Ausgangssignal des ersten UND-Gliedes (D 2, R 5) über ein erstes Verzögerungsglied (D 3, R 3, C 3) verzögert und negiert zugeführt wird, daß dem anderen Eingang (5) des zweiten UND-Gliedes (A 6, 5, 4) des Eingangssignals (I) negiert zugeführt wird, und daß am Ausgang (49) des zweiten UND-Gliedes (A 5, 6, 4) das Hilfssignal (AU) gebildet wird.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß im Zuge der Eingangssignalleitung zum einen Eingang (1) des NOR-Gliedes (A 1, 2, 3) ein zweites Verzögerungsglied (R 4, C 4) vorgesehen ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die logischen Schaltkreise aus integrierten komplementären MOS-Schaltungen bestehen.
4. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die logischen Schaltkreise aus Dioden und Widerständen bestehen.
5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verzögerungsglieder aus quasiintegrierten Schaltungen (Widerstand-Kondensator) bestehen.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Überprüfung von weiteren identischen Vorrichtungen in Kaskadenform mittels eines einzigen Prüfsignals die gleiche Dauer, wie für den Prüfimpuls vorgesehen ist.
DE2505662A 1974-02-20 1975-02-11 Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers Expired DE2505662C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT48495/74A IT1008259B (it) 1974-02-20 1974-02-20 Dispositivo per la verifica della efficienza di un temporizzatore

Publications (2)

Publication Number Publication Date
DE2505662A1 DE2505662A1 (de) 1975-08-21
DE2505662C2 true DE2505662C2 (de) 1987-03-26

Family

ID=11266909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2505662A Expired DE2505662C2 (de) 1974-02-20 1975-02-11 Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers

Country Status (10)

Country Link
US (1) US3976893A (de)
BE (1) BE825681A (de)
CA (1) CA1017411A (de)
CH (1) CH589302A5 (de)
DE (1) DE2505662C2 (de)
ES (1) ES434818A1 (de)
FR (1) FR2261537B1 (de)
GB (1) GB1499752A (de)
IT (1) IT1008259B (de)
NL (1) NL7501110A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206612A (en) * 1977-07-15 1980-06-10 Emhart Industries, Inc. Refrigeration system control method and apparatus
GB2026705A (en) * 1978-07-21 1980-02-06 Honda Motor Co Ltd Monitoring control circuit operation
US4336448A (en) * 1980-04-18 1982-06-22 General Motors Corporation Binary counter and circuit for testing same
US4482826A (en) * 1982-02-16 1984-11-13 Lecroy Research Systems Corporation Programmable delay device
US4578761A (en) * 1983-03-25 1986-03-25 At&T Bell Laboratories Separating an equivalent circuit into components to detect terminating networks
US4620119A (en) * 1984-08-06 1986-10-28 Zenith Electronics Corporation Dual-mode timer circuit
KR0143309B1 (ko) * 1995-07-08 1998-08-01 김광호 램프구동장치에서 다이나믹/스태틱신호 변환회로 및 방법
US20240275510A1 (en) * 2021-06-30 2024-08-15 Ambu A/S Video processing apparatus with noise effect mitigation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614608A (en) * 1969-05-19 1971-10-19 Ibm Random number statistical logic test system
US3878405A (en) * 1972-07-13 1975-04-15 Teradyne Inc Switching circuitry for logical testing of network connections
US3870953A (en) * 1972-08-01 1975-03-11 Roger Boatman & Associates Inc In circuit electronic component tester
US3833853A (en) * 1973-04-13 1974-09-03 Honeywell Inf Systems Method and apparatus for testing printed wiring boards having integrated circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
FR2261537A1 (de) 1975-09-12
CA1017411A (en) 1977-09-13
CH589302A5 (de) 1977-06-30
US3976893A (en) 1976-08-24
IT1008259B (it) 1976-11-10
BE825681A (fr) 1975-06-16
GB1499752A (en) 1978-02-01
FR2261537B1 (de) 1978-07-13
ES434818A1 (es) 1976-11-16
DE2505662A1 (de) 1975-08-21
NL7501110A (nl) 1975-08-22

Similar Documents

Publication Publication Date Title
DE2923511C3 (de) Elektronische Einrichtung zur Überwachung einer Mehrzahl laufender Fäden an einer Textilmaschine
DE2837842C2 (de)
DE4242792C2 (de) Sicherheitsschalteranordnung
DE2505662C2 (de) Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers
DE2424821C3 (de) Anordnung zur Überwachung der Schaltzustände von Steuereinrichtungen
EP0270871B1 (de) System zur Ein- und/oder Ausgabe von Signalen eines digitalen Steuersystems
DE2216591C2 (de)
DE2506351C3 (de) Bistabile elektronische Schaltungsanordnung
DE2822017A1 (de) Einrichtung zum ueberwachen des garnlaufes an einer vielspindligen spinnmaschine
DE3512063A1 (de) Verfahren zur pruefung der funktionstuechtigkeit einer einrichtung zur kontrolle von laufendem garn, vorrichtung zur ausfuehrung des verfahrens und verwendung desselben
DE3301645C2 (de) Digitale Steuerung
DE2432043C3 (de) Elektronisches Zeitglied zur Steuerung der Sicherheitszeit für ein Brennersteuergerät
DE1774243A1 (de) Verfahren zum Nachweis von Muenzen und Einrichtung zur Durchfuehrung des Verfahrens
DE2753572A1 (de) Elektrische vorrichtung zur kontrolle der funktionsfaehigkeit eines elektrischen ueberwachungsgeraetes fuer isolationswiderstaende einer gleichstromgespeisten anlage
DE2813451A1 (de) Einrichtung zur getakteten abfrage des schaltzustandes von schaltern
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
DE2758776C2 (de) Elektrische Übertragungsanlage, insbesondere Wechsel-, Gegen- oder Lautsprechanlage
DE2515673C3 (de) Schaltungsanordnung zum Ermitteln einer fehlerhaften Arbeitsweise eines an einer automatischen Spulmaschine mit Knotvorrichtung angebrachten elektronischen Fadenreinigers
DE1814053C (de) Einrichtung zum Ermitteln von Falsch laufern in Ablaufstellwerken
DE1438241C (de) Überwachungsvorrichtung für eine periodisch betriebene Maschine
DE2732571A1 (de) Verfahren zum entstoeren von vorrichtungen, insbesondere von ueberwachungsanlagen
DE4408936A1 (de) Positionsschaltgerät
DE1174657B (de) Transistorbestueckte Meldeeinrichtung zur optischen und akustischen Anzeige von Stoerungen in elektrischen Anlagen
DE2318876C3 (de) Frequenzrelais
DE1441449B1 (de) Stoerungsmelder

Legal Events

Date Code Title Description
OD Request for examination
OGA New person/name/address of the applicant
8125 Change of the main classification

Ipc: G01R 31/28

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee