DE2455125A1

DE2455125A1 - Frequenzteilerstufe

Info

Publication number: DE2455125A1
Application number: DE19742455125
Authority: DE
Inventors: Hans Dipl Ing Herrmann
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1974-11-21
Filing date: 1974-11-21
Publication date: 1976-05-26
Also published as: FR2292384B1; GB1483028A; DE2455125C2; IT1048690B; FR2292384A1

Description

Deutsche ITT Industries GiibH H. Herrmann - 10

78 Freiburg i. Br., Hans-Bunte-Str. 19 Go/sp

14. November 19 74

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG

FREIBURG T. BR.

Frequenzteilerstufe

Die Erfindung beschäftigt sich mit der Schaltung einer in I L-Auslegung monolithisch integrierbaren binären Frequenzteilerstufe.

2 Dieses Auslegungsprinzip der "integrierten Injektionslogik (I L)", vgl. "Philips techn. rev.", 33, Nr. 3 (1973), Seiten 76 bis 85, wird auch als "Merged Transistor Logic" - vgl. "1972 IEEE International Solid-state Circuits Conference" Digest of Technical Papers, Seiten 90 bis 93 - bezeichnet. Die Hauptmerkmale dieses Auslegungsprinzips sind an der Halbleiteroberfläche liegende Kollektorzonen und für eine Mehrzahl von Transistoren gemeinsame Injektoren, die als Teil einer lateralen Transistorstruktür öen Stromfluß in den vertikal betriebenen Transistoren steuern. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbildtransistor dargestellt werden, dessen Basis auf Emitterpotential des betreffenden vertikalen Transistors und dessen Kollektor an der Basis dieses vertikalen Transistors liegt. Dabei ist die Kollektorzone des Ersatzschaltbildtransistors

609822/0838

Fl 830· H. Herrmann 10

identisch mit der Basiszone des vertikalen Transistors. Der Übersichtlichkeit wegen sind diese Ersatzschaltbildtransistoren, wie. sie den Injektoren entsprechen, in der Zeichnung fortgelassen worden.

Vorteile des Ausbildungsprinzips der integrierten Injektionslogik sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen für die einzelnen Transistoren erforderlich, da die Stromversorgung über die mit den Injektoren ge3">ildeten lateralen Ersatzschaltbildtransistoren erfolgt. Da schließlich auch die einzelnen Transistoren mit elektrisch trennenden Isolierzonen flächensparend ausgebildet werden können, ist es für den Fachmann von Interesse, Schaltungen zu entwickeln, welche in integrierter Injektionslogik auslegbar sind, d. h. Schaltungen, deren Transistorenemitter auf einem gemeinsamen Potential liegen. ^!

Prinzipiell besteht die Frequenzteilerstufe, mit der sich die Erfindung beschäftigt, aus zwei miteinander verschalteten Speicherzellen, welche je zwei kreuzgekoppelte Transistoren enthalten. Dabei können aber Ringoszillationen auftreten, welche die Verwendung in einer Frequenzteilerschaltung ausschließen. Aufgabe der Erfindung ist daher die Angabe der Schaltung einer in I L-Auslegung monolithisch integrierten Frequenzteilerstufe, bei der solche Ringoszillationen ausgeschlossen sind.

Die Erfindung betrifft somit eine in I L-Auslegung monolithisch integrierte Frequenzteilerstufe, welche Planartransistoren aufweist, deren Emitter auf einem gemeinsamen Potential und deren Kollektoren an der Oberfläche eines plattenförmigen Halbleiterkörpers liegen, und welche über galvanische Verbindungen verschaltet sind.

609822/0838

_ "5 —

Fl 830 H. Herrmann 10

Die vorstehend genannte Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Schaltungsmaßnahmen gelöst.

Vorzugsweise werden in der Frequenzteilerstufe nach der Erfindung npn-Planartransistoren verwendet, um eine besonders hohe Grenzfrequenz zu realisieren. Im übrigen erfolgt die Herstellung unter Anwendung des bekannten PlanardiffusionsVerfahrens.

Die Merkmale und Vorteile der monolithisch 'integrierten Frequenzteilerstufe werden im folgenden anhand der Zeichnung erläutert, deren Fig. 1 die Schaltung der monolithisch integrierten Frequenzteilerstufe nach der Erfindung und deren Fig. 2 den Impulsplan dieser Schaltung an den durch große Buchstaben markierten Schaltungspunkten der Fig. 1 zeigen.

Prinzipiell ist die Frequenzteilerstufe nach der Erfindung, wie aus der Fig. 1 ersichtlich, von einem Eingangstransistor 1 aus symmetrisch zu der Linie A ausgebildet. Der Eingangstransistor 1, an dessen Basis das Eingangssignal liegt, weist zwei Kollektoren a und b auf, welche einzeln an je-einer Basis von zwei ersten Gattertransistoren 2 und 2' je eines Eingangsgatters I bzw. I¹ liegen. Außerdem enthalten diese beiden Eingangsgatter noch zwei weitere Gattertransistoren 3 und 3¹, deren Kollektor-Emitter-Strecken parallel zu den einzelnen Kollektor-Emitter-Strecken der ersten Gattertransistoren 2 und 2" liegen. Die Basisanschlüsse der zweiten Gattertransistoren 3 und 3¹ sind galvanisch einzeln mit jo einem Kollektor eines Invertertransistors 4 bzw. verbunden.

Außer den Eingangsgattern I und I¹ enthält die Frequenzteilerstufe nach der Erfindung noch zwei Speieherzellen II und III, von denen die erste Speicherzelle II zwei Doppelköllektortransistoren 5 und 5' und die zweite Speicherzelle III zwei Transistoren 6 und 6¹ mit einfachen Kollektoren aufweist.

60982 2/.083 8 . ■ " ⁴

Fl 830 H. Herrmann 10

Die Kollektoren der parallelliegenden Gattertransistoren 2, 3 bzw. 2', 3¹ sind,wie die Fig. 1 zeigt, miteinander verbunden und liegen an je einer Basis des Paares der Doppelkollektortransistoren 5 und 5¹ der ersten Speicherzelle II. Die ersten Kollektoren a der Doppelkollektortransistoren 5 und 5¹ dieser ersten Speicherzelle II sind überKreuz jeweils mit der Basis des anderen Doppelkollektortransistors galvanisch verbunden.

Die zweiten Kollektoren b der Doppelkollektortransistoren 5 und 5¹ der ersten Speicherzelle II liegen dagegen einzeln an der Basis der einzelnen Transistoren der zweiten Speicherzelle III. Bei dieser zweiten Speicherzelle III sind ebenfalls wie bei der ersten Speicherzelle II jeweils der Kollektor des einen Transistors 6 bzw. 6¹ mit der Basis des anderen Transistors 6¹ bzv:. 6 über Kreuz verbunden. Außerdem liegen die Kollektoren der beiden Transistoren 6 und 6¹ der zweiten Speicherzelle III einzeln an der Basis des Invertertransistors des Eingangsgatters I bzw. I¹. Der Kollektor des Transistors 6 liegt also an der Basis des Transistors 4, während der Kollektor des Transistors 6" mit der Basis des Transistors 4¹ verbunden ist.

Die zueinander komplementären Ausgangssignale Q bzw. Q werden entsprechend der Fig. 1 entweder einzeln an den Kollektoren der Transistoren 6 und 6¹ der zweiten Speicherzelle III oder einzeln an den zweiten Kollektoren b der Doppelkollektortransistoren 5 und 5¹ der ersten Speicherzelle II abgegriffen.

Der Impulsplan der Fig. 2 zeigt im Verhältnis zum Eingangssignal c die Abhängigkeit der Ausgangssignale Q bzw. Q von der Zeit t. Im Vergleich dazu sind ferner die Potentiale angegeben, wie sie an den Schaltungspunkten R und S auftreten.

Aus der Schaltungsanordnung der Fig. 1 ist ersichtlich, daß jeweils in Basis-Kollektor-Richtung von Q nach S eine Zweier-Inverter-Kette liegt, der sich, den Inverterkreis schließend, eine Zweier-Inverter-

609822/0 8 38

Fl 830 H. Herrmann 10

Kette von S nach Q anschließt. Das gleiche gilt für den dazu
symmetrisch aufgebauten anderen Teil der Schal tungsanoi-dnung, also jeweils in Basis-Kollektor-Richtung von Q nach R und R nach Q.
Auch die beiden kreuzweise über die Symmetrielinie A geschlossenen Inverter ketten Q-S-R-Q und Q~ - R - S - Q sind geradzahlig.
Da somit die Schaltung der Frequenzteilerstufe nach der Erfindung
eine gerade Anzahl von Transistoren aufweisende geschlossene Inverterketten enthält, nämlich vier vierstufige Inverterketten, treten keine Ringoszillationen auf, da diese nur bei geschlossenen Inverterketten mit ungeradzahligen Transistoren auftreten können.

2 Patentansprüche
1 Blatt Zeichnung mit
2 Figuren

6 0 9 8 2 2/0838

Claims

Fl 830 H. Herrmann 10

PATENTANS P RÜ CHE

In I L-Auslegung monolithisch integrierte Frequenzteilerstüfe, welche Planartransistoren aufweist, deren Emitter auf einem gemeinsamen Potential und deren Kollektor an der Oberfläche eines plattenförmigen Halbleiterkörpers liegen, und welche über galvanische Verbindungen verschaltet sind, dadurch gekennzeichnet,

daß die beiden Kollektoren (a, b) eines Eingangstransistors (1), an dessen Basis (c) das Eingangssignal liegt, einzeln mit der Basis eines ersten Gattertransistors (2; 2^f) je eines zwei Gattertransistoren enthaltenden Eingangsgatters (I bzw. I¹) verbunden sind, deren Kollektor-Emitter-Strecken den Kollektor-Emitter-Strecken je eines zweiten Gattertransistors (3, 3') parallel liegen, deren Basisanschlüsse an je einem Kollektor je eines Invertertransistors (4; 4¹) der Eingangsgatter ff bzw. I¹) liegen,

daß die Kollektoren der parallelliegenden Gattsrtransistoren (2, 3; 2¹, 3¹) an je einer Basis eines Paares von Doppelkollektortransistoren (5, 5") liegen, welche eine erste Speicherzelle (II) bilden, bei der jeweils der erste Kollektor (a) des einen Doppelkollektortransistors über Kreuz mit der Basis des anderen Doppelkollektortransistors verbunden ist,

daß die zweiten Kollektoren (b) der Doppelkollektortransistoren (5, 5¹) einzeln an der Basis je eines Transistors eines Transistorpaares (6, 6') liegen, welches eine zweite Speicherzelle (III) bildet, bei der jeweils der Kollektor des einen Transistors mit der Basis des anderen Transistors über Kreuz verbunden ist,

daß die komplementären Ausgangssignale (Q bzw. Q) entweder

609822/0838

_. *7 —·

Fl 830 H. Herrmann 10

einzeln an den Kollektoren der Transistoren (6, 6¹) der zweiten Speicherzelle (III) oder einzeln an den zweiten Kollektoren (b) der Doppelkollektortransistoren (5, 5¹) der ersten Speicherzelle (II) abgegriffen werden und

daß die Kollektoren der beiden Transistoren (6, 6¹) der zweiten Speicherzelle (III) einzeln mit der Basis des Invertertransistors (4 bzw. 4¹) desjenigen Eingangsgatters (I bzw. I¹) verbunden sind, das auf derselbem Seite der schaltungsmäßig von dem Eingangstransistor (T₁) aus symmetrisch zu einer Symmetrielinie (A) ausgebildeten Frequenzteilerstufe liegt.
2. In I L-Auslegung monolithisch integrierte Frequenzteilerstufe nach Anspruch T, dadurch gekennzeichnet, daß sie ausschließlich npn-Planartransistoren enthält.

6098 2 2/0838

. ⁸ ■

Leerseite