DE2418079A1 - Binaere frequenzteilerstufe - Google Patents
Binaere frequenzteilerstufeInfo
- Publication number
- DE2418079A1 DE2418079A1 DE19742418079 DE2418079A DE2418079A1 DE 2418079 A1 DE2418079 A1 DE 2418079A1 DE 19742418079 DE19742418079 DE 19742418079 DE 2418079 A DE2418079 A DE 2418079A DE 2418079 A1 DE2418079 A1 DE 2418079A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- collector
- memory cell
- base
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
Deutsche ITT Industrΐεε GmbH H. Herrmann -
78 Freiburg, Hans-Bunte-Str. 19 Go/ra
5. April 1974
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
• . FREIBURG I. BR.
Binäre Frequenzteilerstufe
Die Erfindung beschäftigt sich mit einer binären Frequenzteilerstufe,,
die in Injektionslogik monolithisch integrierbar ist. In
der englischsprachigen Literatur wird diese als "Integrated Injection Logic (I2L)" - vgl. "Philips tech.rev." 33, Nr. 3
(1973), Seiten ΐέ bis 85 - oder auch "Merged Transistor Logic"
- vgl. "1972 IEEE International Solid-state Circuits Conference" Digest of Technical Papers, Seiten 90 bis 93- bezeichnet. In gleichem
Zusammenhang wäre auf die DT-OS 2 021 824 zu verweisen. Das Hauptmerkmal dieses Ausbildungsprinzips ist ein Injektor, der
als Teil einer lateralen Transistorstruktur den Stromfluß in einem vertikalen invers betriebenen Transistor, dessen Kollektor
also an der Halbleiteroberfläche liegt, steuert. Dieser Injektor kann im Ersatzschaltbild als Ersatzschaltbildtransistor dargestellt
werden, dessen Basis auf Emitterpotential des betreffenden vertikalen Transistors und dessen Kollektor an der Basis dieses
vertikalen Transistors liegt.
509845/0827
Fl 803 S H. Herrmann - 3
Vorteile dieses vorstehend erwähnten Ausbildungsprinzips sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und
die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren in normaler Planardiffusionstechnik
ohne Widerstände und Kondensatoren.
Die Erfindung betrifft eine monolithisch integrierbare binäre Frequenzteilerstufe, die einen Ansteuerungstransistor und drei
je zwei Transistoren aufweisende Speicherzellen enthält, deren beide Transistoren kreuzweise über einen Kollektor des einen Transistors
zur Basis des anderen Transistors gekoppelt sind.
Aufgabe der Erfindung ist die Angabe einer solchen monolithisch integrierbaren Frequenzteilerstufe, welche in integrierter Injektionslogik
bei geringem Platzbedarf an Halbleiteroberfläche realisierbar
ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Ansteuerungstransistor,
an dessen Basis das Eingangssignal liegt, zwei Kollektoren aufweist, von denen der eine mit einem zweiten
Kollektor eines mehrere Kollektoren aufweisenden ersten Transistors der ersten Speicherzelle und mit der Basis eines ersten Mehrfachkollektortransistors
der zweiten Speicherzelle und der andere mit der Basis des mehrere Kollektoren aufweisenden ersten Transistors
der ersten Speicherzelle verbunden sind,daß die Basis des zweiten Transistors der ersten Speicherzelle mit einem zweiten Kollektor
des zweiten Mehfachkollektortransistors der zweiten Speicherzelle
verbunden ist, dessen Basispotential am zweiten Kollektor des ersten Mehrfachkollektortransistors der dritten Speicherzelle liegt,
daß die Basis des ersten Mehrfachkollektortransistors der dritten Speicherzelle mit einem zweiten Kollektor des ersten Mehrfachkollektortransistors
der zweiten Speicherzelle und die Basis des
509845/0827
Fl 803 Λ · H. Herrmann
zweiten Mehrfachkollektortransistors der dritten Speicherzelle mit einem dritten Kollektor des mehrere Kollektoren aufweisenden
ersten Transistors der ersten Speicherzelle verbunden sind und daß das Ausgangssignal und/oder das invertierte Ausgangssignal
an einem zweiten Kollektor des zweiten Transistors der dritten Speicherzelle und/oder dem ersten Kollektor des ersten Transistors
derselben dritten Speicherzelle abgegriffen wird.
Bei der binären Frequenzteilerstufe nach der Erfindung werden vorzugsweise
die Injektoren der Transistoren in Flußrichtung auf ein festes Injektionspotential gelegt.
Die binäre Frequenzteilerstufe nach der Erfindung wird im folgenden
anhand des bevorzugten Ausführungsbeispiels der Zeichnung erläutert,
deren Fig. 1 das Schaltbild der binären Frequenzteilerstufe ohne die erwähnten Ersatzschaltbildtransistoren
zeigt und
deren Fig. 2 die zeitliche Zuordnung des Eingangssignals E,
des Ausgangssignals A und des dazu invertierten : Ausgangssignals A veranschaulicht.
Im Hinblick auf eine hohe Schaltgeschwindigkeit werden die Transistoren
T. - T„ als vertikale NPN-Transistoren ausgebildet. Die
Injektoren vom P-Leitungstyp werden vorzugsweise in Flußrichtung
auf ein festes Potential, beispielsweise 0,5 V gegen Masse, gelegt.
Die relativ geringe Beweglichkeit der Löcher geht somit nicht in die Schaltgeschwindigkeit ein.
Die binäre Frequenzteilerstufe nach der Erfindung gemäß der Fig. 1,
aus der sich binäre Zählschaltungen aufbauen lassen, besteht aus drei Speicherzellen I, II und III sowie einem Ansteuerungstran-
509845/0827
Fl 803 I» · H. Herrmann - 3
sistor T- mit Doppelkollektor. Die Transistoren T„- T7 der Flipflops der Speicherzellen I, II und III sind mit Ausnahme des Transistors T der ersten Speicherzelle I Mehrfachkollektortransistoren
mit einem ersten Kollektor 1 und einem zweiten Kollektor 2. Der erste Transistor T4 der ersten Speicherzelle I weist
zusätzlich noch einen dritten Kollektor 3 auf. Die ersten Kollektoren der Transistorpaare der einzelnen Speicherzellen sind kreuzweise
mit der Basis des anderen Transistors galvanisch gekoppelt.
Der Ansteuerungstransistor T1, an dessen Basis das Eingangssignal
E liegt r weist zwei Kollektoren auf, von denen der eine mit
dem zweiten Kollektor 2 des drei Kollektoren aufweisenden ersten Transistors T. der ersten Speicherzelle I und mit der Basis eines
ersten Mehrfachkollektortransistors T3 der zweiten Speicherzelle II
verbunden ist. Der andere Kollektor des Ansteuerungstransistors T1
liegt direkt an der Basis des die drei Kollektoren aufweisenden ersten Transistors T. der ersten Speicherzelle I.
Die Basis des zweiten Transistors T1. der ersten Speicherzelle I
ist gemäß der Fig. 1 galvanisch mit dem zweiten Kollektor 2 des zweiten Mehrfachkollektortransistors T2 der zweiten Speicherzelle II
verbunden. Das Basispotential dieses Mehrfachkollektortransistors T~ liegt über eine direkte Verbindung am zweiten Kollektor
2 des ersten Mehrfachkollektortransistors Tfi der dritten Speicherzelle
III. Die Basis dieses Mehrfachkollektortransistors Tg
liegt wiederum am zweiten Kollektor 2 des ersten Mehrfachkollektortransistors T3 der zweiten Speicherzelle II. Dagegen steht die
Basis des zweiten Mehrfachkollektortransistors T7 der dritten
Speicherzelle III in Verbindung mit einem dritten Kollektor 3 des mehrere Kollektoren
ersten Speicherzelle I.
ersten Speicherzelle I.
des mehrere Kollektoren aufweisenden ersten Transistors T. der
Das Ausgangssignal A kann an einem zweiten Kollektor des zweiten Mehrfachkollektortransistors T- oder das invertierte Ausgangssignal
A am ersten Kollektor 1 des ersten Mehrfachkollektortransistors
Tg der dritten Speicherzelle III abgegriffen werden.
509845/0827
Fl 803
H. Herrmann - 3
Allgemein gilt, daß die Kollektoren eines Mehrfachkollektortransistors
nur dann einen eindeutig definierten Binärzustand haben, wenn an der Basis des Mehrfachkollektortransisotrs die "logische 1"
liegt. In diesem Falle sind alle Kollektoren im "logischen 0"-Zustand. Liegt an der Basis des Mehrfachkollektortransistors die
"logische 0", dann können die Mehrfachkollektoren unterschiedliche
Zustände einnehmen; das Potential wird dann vom logischen Zustand anderer Transistorkollektoren bzw. Transistorbasen bestimmt,
zu denen eine elektrische Verbindung existiert. Die in Fig. 1 dargestellte'Schaltung zeigt Kollektor-Basis- bzw. Kollektor-Kollektor-Verbindungen,
dergestalt, daß folgende Wahrheitstabelle erfüllt ist:
Speicherzelle | r | I | T4 | 1 | II | T2 | T3 | III | T6 | Ausgänge | T7 | A | A | |
Eingang | Transistor | 123 | O | 12 | 12 | 12 | 12 | 0 | 1 | |||||
E | Kollektor | 01O | O | 00 | 10 | 11 | 00 | 1 | 0 | |||||
1 | 1O1 | O | 11 | 00 | 00 | 01 | 1 | 0 | ||||||
O | • | 1OO | O | 01 | 01 | 00 | 11 | 0 | 1 | |||||
1 | 111 | O | 1Ί | 00 | 10 | 00 | 0 | 1 | ||||||
O . | O1O | 00 | 10 | 11 | 00 | |||||||||
1 | ||||||||||||||
Ein Eingangssignal E liefert ein Ausgangssignal A und A nach dem
Impulsdiagramm der Fig. 2.
Da alle Speicherzellen I, II und III der binären Frequenzteilerstufe
direkt oder indirekt durch Kollektor-Basis-Verbindungen miteinander verknüpft sind, bedeutet dies eine bestimmte Auswahl
der logisch möglichen Schaltzustände der Speicherzellen innerhalb der binären Frequenzteilerstufe gemäß der Fig. 1. Die auf
509845/0827
Fl 803 /> H. Herrmann - 3
diese Weise im statischen Betrieb stabilen Zustände nach der vorstehenden Tabelle sind außerdem bei dynamischen Umschaltvorgängen
eindeutig, da die Eingänge der Speicherzellen Transistorbasen sind, die ihren Binärzustand mit dem logischen Zustand
oder der Zustandsänderung von Kollektoren, mit denen sie elektrisch
verbunden sind, ändern.
Alle Emitter der Transistoren in der Schaltung gemäß der Fig. 1 nach der Erfindung liegen auf einem gemeinsamen Potential, beispielsweise
dem Massepotential. Die den Injektoren entsprechenden Ersatzschaltbildtransistoren, welche, wie bereits erwähnt, vor
der Basis jedes der Transistoren T1 - T„ zu denken sind, sind in
der Schaltung gemäß der Fig. 1 im Interesse der Übersichtlichkeit fortgelassen worden.
2 Patentansprüche
1 Blatt Zeichnung mit 2 Figuren
509845/0827
Claims (2)
- Fl 803 V H* Herrmann " 3PATENTANSPRÜCHEMonolithisch integrierbare binäre Frequenzteilerstufe, die einen Ansteuerungstransistor und drei je zwei Transistoren aufweisende Speicherzellen enthält, deren beide Transistoren kreuzweise über einen Kollektor des einen Transistors zur Basis des anderen Transistors gekoppelt sind, dadurch gekennzeichnet,daß der Ansteuerungstransistor (T1), an dessen Basis das" Eingangssignal (E) liegt, zwei Kollektoren aufweist, von denen der eine mit einem zweiten Kollektor (2) eines mehrere Kollektoren aufweisenden ersten Transistors (T.) der ersten Speicherzelle (I) und mit der Basis eines ersten Mehrfachkollektortransistors (T3) der zweiten Speicherzelle (II) und der andere mit der Basis des mehrere Kollektoren aufweisenden ersten Transistors (T4) der ersten Speicherzelle (I) verbunden sind,daß die Basis des zweiten Transistors (T5) der ersten Speicherzelle (I) mit einem zweiten Kollektor (2) des zweiten Mehrfachkollektortransistors (T2) der zweiten Speicherzelle ■ (II) verbunden ist, dessen Basispotential am zweiten Kollektor (2) des ersten Mehrfachkollektortransistors (Tg) der dritten Speicherzelle (III) liegt,daß die Basis des ersten Mehrfachkollektortransistors (T,-)der dritten Speicherzelle (III) mit einem zweiten Kollektor (2) des ersten Mehrfachkollektortransistors (T-) der zweiten Speicherzelle (II) und die Basis des zweiten Mehrfachkollektortransistors (T-) der dritten Speicherzelle (III) mit einem dritten Kollektor (3) des mehrere509845/0827 - * --«Τη 803 Ä H. Herrmann - 3Kollektoren aufweisenden ersten Transistors (T.) der ersten Speicherzelle (I) verbunden sind,und daß das Ausgangssignal (A) und/oder das invertierte Ausgangssignal (A) an einem zweiten Kollektor (2) des zweiten Transistors (T7) der dritten Speicherzelle (III) und/oder dem ersten Kollektor (1) des ersten Transistors (Tg) derselben dritten Speicherzelle (III) abgegriffen wird.
- 2. Binäre Frequenzteilerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Injektoren der Transistoren (T. ... T7) in Flußrichtung auf ein festes Injektionspotential gelegt ' sind.509845/0827
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742418079 DE2418079B2 (de) | 1974-04-13 | 1974-04-13 | Binaere frequenzteilerstufe |
IT2210775A IT1034930B (it) | 1974-04-13 | 1975-04-08 | Stadio divisore di frequenza binario |
GB1475875A GB1472151A (en) | 1974-04-13 | 1975-04-10 | Binary frequency divider stage |
FR7511161A FR2267665B1 (de) | 1974-04-13 | 1975-04-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742418079 DE2418079B2 (de) | 1974-04-13 | 1974-04-13 | Binaere frequenzteilerstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2418079A1 true DE2418079A1 (de) | 1975-11-06 |
DE2418079B2 DE2418079B2 (de) | 1977-12-01 |
Family
ID=5912911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742418079 Ceased DE2418079B2 (de) | 1974-04-13 | 1974-04-13 | Binaere frequenzteilerstufe |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2418079B2 (de) |
FR (1) | FR2267665B1 (de) |
GB (1) | GB1472151A (de) |
IT (1) | IT1034930B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2946192A1 (de) * | 1978-11-21 | 1980-05-22 | Tokyo Shibaura Electric Co | Frequenzteiler |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104732A (en) * | 1977-08-02 | 1978-08-01 | Texas Instruments Incorporated | Static RAM cell |
-
1974
- 1974-04-13 DE DE19742418079 patent/DE2418079B2/de not_active Ceased
-
1975
- 1975-04-08 IT IT2210775A patent/IT1034930B/it active
- 1975-04-10 FR FR7511161A patent/FR2267665B1/fr not_active Expired
- 1975-04-10 GB GB1475875A patent/GB1472151A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2946192A1 (de) * | 1978-11-21 | 1980-05-22 | Tokyo Shibaura Electric Co | Frequenzteiler |
Also Published As
Publication number | Publication date |
---|---|
FR2267665A1 (de) | 1975-11-07 |
GB1472151A (en) | 1977-05-04 |
IT1034930B (it) | 1979-10-10 |
FR2267665B1 (de) | 1978-11-03 |
DE2418079B2 (de) | 1977-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2232189C3 (de) | Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung | |
DE2460150A1 (de) | Speicheranordnung | |
DE2738678C3 (de) | Monolithisch integrierte Speicherzelle | |
EP0000169B1 (de) | Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität | |
CH504045A (de) | Binärer Frequenzteiler für Zeitmessgeräte | |
DE1499650A1 (de) | Einrichtung zur Speicherung und Verarbeitung von Daten | |
EP0078335B1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
DE2137976C3 (de) | Monolithischer Speicher und Verfahren zur Herstellung | |
DE2216024C3 (de) | Speicherzelle für Verschieberegister | |
DE2418079A1 (de) | Binaere frequenzteilerstufe | |
EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
DE2612666A1 (de) | Hochintegrierte, invertierende logische schaltung | |
DE2518847C2 (de) | Hochgeschwindigkeitszähler | |
DE2455125C2 (de) | Frequenzteilerstufe | |
DE3137010C2 (de) | Grenzflächenanordnungen zwischen aufeinander gelegten und mit verschiedenen Spannungen polarisierten Schichten logischer Injektionsschaltungen | |
DE2750432C2 (de) | I↑2↑L-Logik-Schaltungsanordnung | |
DE2442773C3 (de) | Integrierte Master-Slave-Flipflopschaltung | |
DE2943565C2 (de) | Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik | |
EP0003030A2 (de) | Dynamische bipolare Speicherzelle | |
DE2034889C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2420250A1 (de) | Schaltungsanordnung fuer einen monolithisch integrierbaren sr-speicherflipflop | |
DE1817498C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2260389C3 (de) | Abtastverstärker mit einer Differenzeingangstufe aus Transistoren gleichen Leistungstyps | |
DE2534229C2 (de) | In I hoch 2 L-Logik ausgelegtes D-Flipflop | |
DE3215176A1 (de) | Monolithisch integrierter koppelbaustein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHV | Refusal |