-
-
Beschreibung
-
Monolithisch integrierter Koppelbaustein Die Erfindung betrifft einen
monolithisch integrierten Koppelbaustein in bipolarer Technologie mit matrixförmiger
Anordnung der Koppelpunkte und mit einer Ansteuerlogik für die Vermittlung digitaler
Signale.
-
Ein Koppelbaustein der eingangs genannten Art ist z.B.
-
bekannt aus IEEE Journal of Solid-State Circuits, Vol.
-
SC-10, Nr. 2, April 1975, Seiten 117 bis 122. Dieser Koppelbaustein
ist insbesondere für die Vermittlung digitalisierter Videosignale bestimmt. Die
Koppelpunkte sind als schaltbare Differenzverstärker ausgebildet mit einem Speicher
zum Halten des jeweiligen Ein- und Aus-Zustandes des Koppelpunktes. Die Koppelpunkte
werden durch
eine Stromquelle in der gemeinsamen Emitterzuleitung
der Differenzverstärker geschaltet, wobei das Abschalten der Stromquelle auch den
Koppelpunkt ausschaltet, so daß die Verlustleistung der Koppelpunkte reduziert ist.
Diese bekannte Schaltung hat jedoch den Nachteil, daß sie durch ihren unsymmetrischen
Aufbau ein unzulässig hohes Nebensprechen aufweist und eine Impulsanstiegszeit von
etwa 4 ns besitzt und daher nur für eine Bitrate bis zu 100 Mbit/s geeignet ist.
-
Der Erfindung liegt die Aufgabe zugrunde, den Stand der Technik zu
verbessern Insbesondere soll das Nebensprechen und das Sperrverhalten wesentlich
verbessert werden, sowie die Bitrate auf mindestens 140 Mbit/s erhöht werden.
-
Darüberhinaus soll die Lösung kompatibel mit einer ECL-Peripherie
sein.
-
Die Aufgabe wird durch die im Anspruch 1 genannte Erfindung gelöst.
Es ist nunmehr möglich, auf einem Halbleiterchip außer den Koppelpunkten und den
doppelt so vielen Zeilen- und Spaltenleitungen auch die Zeileneingangsschaltungen,
Spaltenausgangsschaltungen und die Ansteuerlogik bei weiterer Reduzierung des Leistungsverbrauchs
der Halbleiterbauelemente unterzubringen und das Nebensprechen auf die erforderlichen
niedrigen Werte zu reduzieren und die Sperreigenschaften zu verbessern.
-
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind
in den Unteransprüchen angegeben.
-
Bei der Ausgestaltung der Erfindung nach Anspruch 2 sind nicht nur
die als Koppelpunkte dienenden ersten Differenzverstärker abschaltbar sondern auch
die als Spaltenausgangsschaltungen dienenden zweiten Differenzverstärker.
-
Dadurch wird die erreichbare Sperrdämpfung erhöht. Bei vorgegebener
Sperrdämpfung ist es möglich, die Lastwiderstände der ersten Differenzverstärker
zu erhöhen und damit deren Strom zu verringern. Dies bewirkt eine Verlustleistungsverringerung
für die ersten Differenzverstärker und damit für die Koppelpunkte. Ferner wird durch
die zweiten Differenzverstärker eine Impulsregeneration bei kleinen Ausgangssignalen
der ersten Differenzverstärker erreicht.
-
Die Weiterbildung nach Anspruch 3 kompensiert das Übersprechen zwischen
sich kreuzenden Zeilen- und Spaltenleitungen bei ausgeschaltetem Koppelpunkt. Eine
vorteilhafte Realisierung der hierzu erforderlichen Kapazitäten gibt Anspruch 5.
Um den Platzbedarf der Ansteuerlogik und der Steuerleitungen zu reduzieren und auch
um eine wirksame Abschirmung zwischen den Signal leitungen zu erzielen, ist es vorteilhaft,
die Ansteuerlogik in eine zentrale Ansteuerschaltung und eine Vielzahl von dezentralen
Decodierschaltungen aufzuspalten, wobei die dezentralen Decodierschaltungen jeweils
in unmittelbarer Nähe eines Koppelpunktes oder einer Spaltenausgangsschaltung angeordnet
und in der verlustleistungsarmen I2L-Technik realisiert sind. Die Adressierung der
jeweils zu schaltenden Koppelpunkte und Spaltenausgangsschaltungen läßt sich gemäß
Anspruch 10 in sehr einfacher Weise durch zusätzliche I2L-Inverter erreichen. Ferner
werden dadurch in vorteilhafter Weise Steuerleitungen eingespart.
-
Die Erfindung wird nun anhand von Zeichnungen und eines Ausführungsbeispiels
näher erläutert. Es zeigen im einzelnen: FIG. 1 Blockschaltbild der Koppelpunktmatrix;
FIG. 2 Schaltbild einer Zeileneingangsschaltung; FIG. 3 Schaltbild eines Koppelpunktes
mit schaltbarer Stromquelle; FIG. 4 Schaltbild einer Spaltenausgangsschaltung mit
schaltbarer Stromquelle; FIG. 5 Querschnitt durch einen vertikalen NPN-Transistor;
FIG. 6 Prinzipielles Layout der Transistoren eines Koppelpunktes; FIG. 7 Schaltbild
einer dezentralen Decodierschaltung für einen Koppelpunkt; FIG. 8 Schaltbild einer
dezentralen Decodierschaltung für eine Spaltenausgangsschaltung; FIG. 9 Schaltbild
der zentralen Ansteuerschaltung; FIG. 10 Schaltbild eines DTL-Inverters.
-
In FIG. 1 ist die Blockschaltung der Koppelpunktmatrix 1 dargestellt.
Sämtliche Elemente, die sich auf einem Halbleiterchip befinden, sind in einem strichpunktierten
Rahmen gezeichnet. Die Matrix enthält 2n erdsymmetrische Zeilenleitungspaare und
2m erdsymmetrische Spaltenleitungspaare. Im Ausführungsbeispiel ist n = 2 und m
= 2, so daß die Matrix vier Zeilenleitungspaare und vier Spaltenleitungspaare aufweist.
Es sind dies die Zeilenleitungspaare Z1, Z2, Z3, Z4 und die Spaltenleitungspaare
S1, S2, S3, S4. Die Zeilen- und Spaltenleitungen verlaufen senkrecht zueinander.
-
An den Zeilenleitungspaaren sind Zeileneingangsschaltungen angeschlossen
und zwar auf gegenüberliegenden Seiten der Matrix. In FIG. 1 befinden sich diese
links und rechts auf dem Halbleiterchip angeordnet. Die Zeileneingangsschaltungen
ES2 und ES4 sind an den Zeilenleitungspaaren Z2 und Z4 angeschlossen und liegen
in FIG. 1 links und die Zeileneingangsschaltungen ES1 und ES3 sind an den Zeilenleitungspaaren
Z1 und Z3 angeschlossen und befinden sich in FIG. 1 rechts von der Matrix.
-
Ebenfalls auf gegenüberliegenden Seiten der Matrix sind an den Spaltenleitungspaaren
Spaltenausgangsschaltungen angeschlossen. Die Spaltenausgangsschaltungen AS1 und
AS3 sind an den Spaltenleitungspaaren S1 bzw. S3 und die Spaltenausgangsschaltungen
AS2 und AS4 an den Spaltenleitungspaaren S2 bzw. S4 angeschlossen. Die Spaltenausgangsschaltungen
AS1 und AS3 befinden sich in FIG. 1 am oberen Rand und die Spaltenausgangsschaltungen
AS2 und AS4 am unteren Rand der Koppelpunktmatrix.
-
An den Kreuzungspunkten der Spalten- und Zeilenleitungspaare befinden
sich als erdsymmetrische Differenzverstärker ausgebildete Koppelpunkte, deren Bezeichnung
hier so gewählt ist, daß der Koppelpunkt Kij dem Zeilenleitungspaar i und dem Spaltenleitungspaar
j zugeordnet ist. So schaltet beispielsweise der Koppelpunkt K41 das Zeilenleitungspaar
Z4 mit dem Spaltenleitungspaar S1.
-
Jedem Koppelpunkt und jeder Spaltenausgangsschaltung ist eine dezentrale
Decodierschaltung zugeordnet. Zum Beispiel gehört zum Koppelpunkt K11 die dezentrale
Decodierschaltung DL11 und zur Spaltenausgangsschaltung AS1 die dezentrale Decodierschaltung
DL1 oder allgemein zum Koppelpunkt Kij gehört die dezentrale Logik DLij und zur
Spaltenausgangsschaltung ASn gehört die dezentrale Logik DLn, wobei im Ausführungsbeispiel
i = 1, 2, 3, 4 und j = 1, 2, 3, 4 und n = 1, 2, 3, 4 sein können.
-
Die dezentralen Decodierschaltungen sind über strichliert dargestellte
Steuerleitungen an eine zentrale Ansteuerschaltung ZL angeschlosse.
-
Die Eingänge der Koppelpunktmatrix sind mit El, E2, E3 und E4 bezeichnet
und die Ausgänge mit A1, A2, A3 und A4. Sie sind jeweils als Kontaktflächen auf
dem Halbleiterchip ausgeführt und werden in an sich bekannter Weise über Bondleitungen
zu Anschlüssen des Koppelbausteins geführt.
-
In FIG. 2 ist das Schaltbild einer Zeileneingangsschaltung ES1 dargestellt.
Wie ersichtlich, besteht die Zeileneingangsschaltung
aus zwei
Emitterfolgern mit den Transistoren T1 und T2, deren Emitter jeweils an eine Zeilenleitung
eines Zeilenleitungspaares Z1 und deren Basen mit den Eingangsanschlüssen El der
Koppelpunktmatrix verbunden sind. Die Kollektoren der Transistoren liegen jeweils
auf Bezugspotential und ihre Emitter sind über Emitterwiderstände R1 bzw. R2 mit
einer Versorgungsspannung U1, die beispielsweise im Ausführungsbeispiel -5 V beträgt,
verbunden.
-
In FIG. 3 ist das Schaltbild eines Koppelpunktes mit einer schaltbaren
Stromquelle gezeigt. Die obere Hälfte der Figur zeigt als Beispiel den Koppelpunkt
K11 mit seinem Anschluß an das Zeilenleitungspaar Z1 und an das Spaltenleitungspaar
S1. Die Figur läßt erkennen, daß ein Koppelpunkt als schaltbarer erdsymmetrischer
Differenzverstärker ausgebildet ist, dessen Eingang die Basisanschlüsse der Transistoren
T3 und T4 sind und dessen Ausgang deren Kollektoranschlüsse sind. Mit R3 und R4
sind die Arbeitswiderstände der Transistoren T3 bzw. T4 bezeichnet. Sie sind mit
ihrem dem Kollektor abgewandten Ende (hier über einen Widerstand R5 zum Zwecke einer
Potentialverschiebung) mit einer Betriebsspannungsquelle U2 verbunden.
-
Die Emitter der beiden Transistoren T3 und T4 sind zusammengeschaltet
und über eine Stromquelle, gebildet durch die Kollektor-Emitter-Strecke eines Transistors
T6 mit zugehörigem Emitterwiderstand R6 mit einer die Spannung U1 führenden Leitung
verbunden. Der Transistor T6 (und damit die Stromquelle) ist an seiner Basis schaltbar.
-
Hierzu dienen die Reihenschaltung des als Diode geschalteten Transistors
T7 mit den Widerständen R7 und Rg und die
jeweils in Emitterschaltung
betriebenen Transistoren T8 und Tg von entgegengesetztem Leitfähigkeitstyp, wobei
der Kollektor des Transistors Tg mit der Basis des Transistors T8 verbunden ist.
Als Eingang des Schalters dient die Basis-Emitter-Str-ecke des Transistors T9, der
eine Diode Dg parallel geschaltet ist. Wie ersichtlich, bilden die Transistoren
T6 und T7 einen Stromspiegel (hier mit Gegenkopplung durch die Widerstände R6 und
R7) und ebenso der Transistor Tg und die Diode Dg.
-
Die mit U2 bezeichneten Leitungen haben gegenüber Bezugspotential
eine Spannung von etwa -1,3 V und die die Spannung U1 führende Leitung hat, wie
in FIG. 2, eine Spannung von -5 V gegenüber dem Bezugspotential.
-
Ist der mit USK bezeichnete Anschluß stromlos, so ist der Transistor
Tg und damit auch der Transistor T8 gesperrt.
-
Damit vermag die Spannung U2 über den Widerstand Rg einen Strom in
die durch die Transistoren T6 und T7 gebildete Stromspiegelschaltung zu speisen,
so daß z.B. bei einem Stromübersetzungsverhältnis von 1 : 6 der Strom durch den
Widerstand Ro sechsmal kleiner ist als der Strom der Stromquelle, gebildet durch
den Transistor T6. Die beiden gleich großen Widerstände R3 und R4 und der Widerstand
R5 sind so in ihren Widerstandswerten gewählt, daß durch den Strom der Stromquelle
die Transistoren T3 und T4 sich im aktiven Bereich befinden. Der Koppelpunkt ist
eingeschaltet und vermag Signale des Zeilenleitungspaares Z1 auf das Spaltenleitungspaar
S1 zu übertragen.
-
Wird hingegen in dem mit USK bezeichneten Anschluß des Stromschalters
ein den Transistor Tg in den leitenden Zustand bringender Strom eingespeist, so
wird mit dem Transistor Tg auch der Transistor T8 leitend. Damit zieht Transistor
T8 den über den Widerstand Rg fließenden Strom völlig ab, so daß der als Stromquelle
dienende Transistor T6 völlig gesperrt wird. Damit sind dann auch die Transistoren
T3 und T4 des Koppelpunktes gesperrt.
-
In unerwünschter Weise können nun Signale des Zeilenleitungspaares
über die Sperrschichtkapazität, die zwischen Kollektor und Basis eines Transistors
liegt, auf das Spaltenleitungspaar übertragen werden. Um diese Übertragung zu vermeiden,
sind den beiden Transistoren T3 und T4 jeweils eine zusätzliche in vorteilhafter
Weise durch eine gesperrte Diode realisierte Kapazität C1 bzw.
-
C2 zugeordnet, die genauso groß ist wie die Kollektor-Basis-Kapazität
eines der Transistoren. Diese zusätzlichen Kapazitäten liegen jeweils zwischen dem
Kollektor des einen Transistors und der Basis des anderen Transistors.
-
Um die Wirkung dieser zusätzlichen Kapazitäten näher erläutern zu
können, wurden die einzelnen Leitungen des Zeilenleitungspaars Z1 mit a und b bezeichnet.
Die Signale auf der Leitung a haben umgekehrte Polarität gegen Masse als die Signale
auf der Leitung b, da es sich bei den Leitungspaaren um erdsymmetrische Leitungen
handeln soll.
-
Gelangt nun ein Signal der einen Polarität von der Leitung a über
die Basis-Kollektor-Strecke des Transistors T3 zu dessen Kollektor K3, so kann gleichzeitig
das Signal mit anderer Polarität von der Leitung b über die zusätzliche Kapazität
C1 zum gleichen Kollektor K3 gelangen. Infolge
ihrer entgegengesetzten
Polarität und ihrer gleich großen Beträge kompensieren sich die Signale am Kollektor
K3.
-
Ebenso verhält es sich mit Signalen, die von der Zeilenleitung a über
die zusätzliche Kapazität C2 zum Kollektor des Transistors T4 gelangen. Sie werden
von den gleichen Signalen, jedoch umgekehrter Polarität der Leitung b, die über
die Basis-Kollektor-Kapazität des Transistors T4 zum Kollektor gelangen, kompensiert.
Durch diese Kapazitätsbrückenschaltung werden die Sperreigenschaften der Koppelpunkte
wesentlich verbessert.
-
Im durchgesteuerten Zustand wird der Koppelpunkt im nichtlinearen
Bereich der Kennlinie betrieben. Durch diese Art der Aussteuerung wird eine Signalregenerierung
der vom Koppelpunkt übertragenen digitalen Signale erreicht. Der Widerstand R5 dient
dazu, die Spannungspegel so zu verschieben, daß die Arbeitspunkte der Transistoren
T11 und T12 der Spaltenaugangsschaltung im leitenden Zustand ausreichend weit vom
Sättigungsbereich entfernt sind.
-
In FIG. 4 ist das Schaltbild einer Spaltenausgangsschaltung mit schaltbarer
Stromquelle dargestellt. Die Spaltenausgangs schaltung besteht ebenfalls aus einem
erdsymmetrischen Differenzverstärker. Im Beispiel wurde die Spaltenausgangsschaltung
AS1 gewählt, die an das Spaltenleitungspaar S1 angeschlossen ist. Das Spaltenleitungspaar
S1 führt an die Basisanschlüsse der Transistoren T11 und T12, die den erdsymmetrischen
Differenzverstärker bilden.
-
Die Kollektoren der Transistoren sind mit den Ausgangsanschlüssen
A1 des Halbleiterchips verbunden, die mit externen Widerständen R11 und R12, die
als Leitungsabschluß dienen, in Verbindung stehen.
-
Die Emitter der Transistoren T11 und T12 sind zusammengeschaltet und
über den als Stromquelle wirkenden Transistor T13 und dem Widerstand R13 an die
die Spannung U1 führende Leitung angeschlossen. Die Schaltung dieser steuerbaren
Stromquelle gleicht der in FIG. 3 beschriebenen und ihre Funktion ist auch die gleiche,
so daß eine nähere Beschreibung dieser Schaltung nicht mehr erforderlich ist, jedoch
sind die Widerstandswerte der Widerstände R13, R14 und R16 meist kleiner als die
der Widerstände R6, R7 und Rg, so daß im jeweils eingeschalteten Zustand der Transistor
T13 einen höheren Strom in den Differenzverstärker einspeist als der Transistor
T6.
-
Die Ansteuerung der Stromschalter wird im Zusammenhang mit den Figuren
7 und 8 später näher erläutert. Zunächst soll jedoch auf die vorteilhafte und sehr
einfache Realisierung der zusätzlichen Kapazitäten C1 und C2 eines Koppelpunktes
eingegangen werden, die beispielsweise in FIG. 3 dargestellt sind.
-
Hierzu zeigt FIG. 5 den Querschnitt durch einen NPN-Transistors des
Halbleiterchips. Auf dem p-dotierten Siliziumsubstrat 21 ist eine n-Epitaxieschicht
27 aufgebracht, in der sich eine vergrabene Schicht 23 (Buried-Layer) befindet,
die mit dem Kollektor K3 beispielsweise des in FIG. 3 gezeigten Transistors T3 verbunden
ist. Ein p -dotierter Separationsring 22 grenzt den Transistor gegenüber weiteren
monolithisch integrieren Strukturen ab.
-
Innerhalb dieses Separationsrings und über der vergrabenen Schicht
23 sind zwei p-dotierte Wannen 24 und 26 in die n-Epitaxieschicht eingebracht: Wanne
24 enthält zusätzlich eine n -Dotierung, die den Emitter des Transistors T3
bildet
und einen Emitteranschluß E3 trägt. Die Wanne 24 mit den Basisanschlüssen B3 dient
als Basis des Transistors T3.
-
Die Wanne 26, die die gleichen Abmessungen wie die Wanne 24 hat und
auch gleichzeitig mit dieser in die Epitaxieschicht 27 eingebracht ist, trägt einen
Anschluß 28, der mit der Basis B4 des Transistors T4 (FIG. 3) verbunden ist.
-
In FIG. 6 ist das prinzipielle Layout der Transistoren T3 und T4 der
FIG. 3 dargestellt. Der Koppelpunkt befindet sich zwischen dem Zeilenleitungspaar
Z1 und dem Spaltenleitungspaar S1. In dieser Figur wurden lediglich die hier interessierenden
Transistoren T3 und T4 mit ihren Anschlüssen dargestellt. Die linke Hälfte der FIG.
6 zeigt in einem strichlierten Rahmen den Transistor T3 mit seinem Emitteranschluß
E3, seinem Basisanschluß B3, seinem Kollektoranschluß K3 und seinem Anschluß 28
in der Wanne 26. Die rechte Hälfte der FIG. 6 zeigt die entsprechenden Anschlüsse
des Transistors T4. Wie ersichtlich, ist die Basis B4 des Transistors T4 über die
obere Leitung des Zeilenleitungspaares Z1 mit dem Anschluß 28 des Transistors T3
verbunden. Wanne 26 mit Anschluß 28 bildet mit der n-Epitaxieschicht 27 (FIG. 5)
des Transistors T3 die zusätzliche Kapazität C1. Der Anschluß 29 des Transistors
T4 ist in entsprechender Weise über die untere Leitung des Zeilenleitungspaares
1 mit der Basis B3 des Transistors T3 verbunden. Die entsprechende Wanne mit Anschluß
29 bildet mit der Epitaxieschicht des Transistors T4 die zusätzliche Kapazität C2.
-
FIG. 7 zeigt das Schaltbild einer dezentralen Decodierschaltung, die
einem Koppelpunkt zugeordnet ist. Links befinden sich die Ansteuerleitungen x1,
y1, xO, yO, LOE, AUS und EIN. An diese ist über Entkopplungswiderstände R21 bis
R27 eine Trairsistorschaltung in I2L-Technik angeschlos sen, deren Aufgabe es ist,
die Steuergröße zum Steuern der in FIG. 3 dargestellten steuerbaren Stromquelle
bereitzustellen. Die Verbindung der in FIG. 7 dargestellten Decodierschaltung mit
der in FIG. 3 dargestellten Koppelpunktschaltung mit schaltbarer Stromquelle erfolgt
über die mit USK bezeichnete Leitung. Die Transistoren T211 bis T241 sind Doppelkollektortransistoren
und bilden eine UND-Schaltung, an deren Eingang zur Decodierung der von den Leitungen
x1 bis y0 kommenden Signale zusätzliche 12L-Inverter in Gestalt der Transistoren
T21 bis T24 eingebaut sind.
-
Die Transistoren T212, T242' T261, T263 und T213 bilden einen Flip-Flop-Speicher.
Der in FIG. 3 gezeigte Koppelpunkt ist dann eingeschaltet, wenn die Leitung USK
eine logische t'1" führt, d.h., daß die Leitung stromlos ist. Um diesen Zustand
zu erreichen, muß der Koppelpunkt über die Auswahlleitungen x1, xO, y1 und y0 zunächst
angewählt werden. Im Schaltungsbeispiel nach FIG. 7 müssen die Leitungen x1, x0
und y0 eine logische "1" aufweisen und die Leitung y1, in deren Verbindungsleitungen
in diesem Ausführungsbeispiel der Transistor T22 fehlt, eine logische "O". Zum Einschalten
des Koppelpunktes benötigt die Leitung EIN eine logische "0" und die Leitung AUS
eine logische "1". Unter diesen Bedingungen liegen die Basis des Transistors T212
auf "1" und die Basisanschlüsse der Transistoren T242 und T262 auf 1)0". Die Kollektoren
der Tran-
sistoren T213 und damit USK liegen wie gewünscht auf
"1".
-
Dieser Zustand bleibt durch die Rückkopplung erhalten, auch wenn das
Basispotential des Transistors T212 wieder auf "O" zurückgeht.
-
Zum Sperren des Koppelpunktes muß dieser über die Auswahlleitungen
erneuet angewählt werden, d.h. im Ausführungsbeipiel führen die Leitungen x1, xO,
y1 eine logische "1" und die Leitung y0 eine "0". Die Leitung EIN benötigt eine
logische 1, die Löschleitung LOE eine "0" und die Leitung AUS ebenfalls eine "0".
Die Basis des Transistors T262 liegt nun auf "1" und damit USK wie gewünscht auf
"0".
-
Durch die Rückkopplung bleibt dieser Zustand erhalten, bis der Koppelpunkt
erneut angewählt wird und den Stellbefehl "EIN" erhält.
-
Führt jedoch die Leitung LOE eine logische "'1", so liegt im Ausführungsbeispiel
die Basis des Transistors T242 auf "1" und damit USK auf "0". Da die AND-Verknüpfung
mit den Auswahlleitungen x1, y1, xO, y0 umgangen wird, wirkt der Löschbefehl auf
sämtliche Koppelpunkte des Bausteins.
-
In FIG. 8 ist das Schaltbild einer dezentralen Decodierschaltung für
die Ansteuerung einer Spaltenausgangsschaltung dargestellt. Sie ist im Prinzip genauso
aufgebaut wie die Decodierschaltung für einen Koppelpunkt, jedoch ist die Decodierung
so ausgebildet, daß dann, wenn alle Koppelpunkte einer Spalte ausgeschaltet sind,
auch die Spaltenausgangsschaltung abgeschaltet wird. Auch in diesem Fall sorgen
zusätzliche 1 2L-Inverter z.B. in Gestalt des Transistors T33 für die individuelle
Adresse der Ansteuer-
schaltung.
-
Im vorliegenden Ausführungsbeispiel müssen zur Auswahl der Spaltenausgangsschaltung
die Leitung x1 eine logische "0" und die Leitung x0 eine logische "1" führen. Einschalten,
Sperren und Löschen der Spaltenausgangsstufe erfolgt auf gleiche Weise wie beim
Koppelpunkt.
-
In den Schaltungen der Figuren 7 und 8 sind zur besseren Übersicht
die Emitter der I2L-Transistoren unangeschlossen dargestellt. Sie befinden sich
in an sich bekannter Weise alle auf gleichem Potential, im Ausführungsbeispiel auf
U. Aus Gründen der Übersicht sind die PNP-Injektoren der I L-Inverter nicht gezeichnet.
-
In FIG. 9 ist das Schaltbild der ebenfalls auf dem Halbleiterchip
der Koppelpunktmatrix befindlichen zentralen Ansteuerschaltung ZL (FIG. 1) dargestellt.
Die in FIG. 9 links ankommenden Leitungen befinden sich am Rand des Halbleiterchips
und sind mit den Anschlußstiften des Koppelbausteins verbunden. Diese ist in vorteilhafter
Weise in DTL-Technik ausgeführt. Die in FIG. 9 rechts abgehenden Leitungen führen
zu den in FIG. 7 und 8 dargestellten Schaltungen. Die Ansteuerleitungen x1', y1',
x0, und yO' werden durch die Inverter 41 bis 44 zur Signalregenerierung invertiert.
Ein Koppelbaustein wird angewählt, wenn die Anschlüsse xa' und Ta' den logischen
Zustand "0" führen. Nur dann können die Stellbefehle "AUS" bzw. "EIN" wirksam werden.
Führt z.B. zusätzlich die Leitung EIN' die logische "0", so liegt der Ausgang der
NOR-Schaltung 52 auf "1". Ist durch eine externe Fehlschaltung sowohl die Leitung
EIN' als auch die Leitung
AUS' auf logisch "0" gelegt so verriegelt
die NAND-Schaltung 53 die Ausgänge EIN und AUS derart, daß die Leitung AUS wirksam
wird, also auf "0" liegt.
-
Über die Inverter 45 und 47 behält ein Löschsignal seinen logischen
Zustand. Über den Inverter 46 und die NOR-Schaltung 50 wirkt das Löschsignal auch
auf die AUS-Leitung und verriegelt dadurch über die NAND-Schaltung 53 ebenfalls
die EIN-Leitung. Auf diese Weise ist sichergestellt, daß beim Löschen der gesamten
Koppelpunktmatrix bzw. beim Ausschalten einzelner Koppelpunkte die EIN-Leitung nicht
aktiv wird, d.h., daß die EIN-Leitung den logischen Zustand "1" führt.
-
FIG. 10 zeigt eine an sich bekannte DTL-Inverterstufe. Sie besteht
im Ausführungsbeispiel jeweils aus einem NPN-Transistor T410 in Emitterschatung
mit einem zwischen Basis und Emitter geschalteten Widerstand R411. Das Eingangssignal
wird über den Eingang E und über zwei in Reihe geschal tete, entgegengesetzt gepolte
Dioden D413 und D412 der Basis des Transistors T410 zugeführt. In dem Verbindungspunkt
der beiden Dioden wird ein Konstantstrom I1 aus einer Konstantstromquelle 414 eingespeist.
Die Polungen der Konstantstromquelle 414 und der basisseitigen Diode D412sind so
gewählt, daß der Konstantstrom den Transistor T410 leitend steuern kann. Der Emitter
des Transistors ist mit der in den Figuren 3 und 4 mit U1 bezeichneten Leitung verbunden.
Der Kollektor des Transistors 410 stellt den Ausgang A des Inverters dar. Im Fall
des Inverters 41 ist, wie in FIG. 10 gezeigt, der Eingang E des Inverters mit der
Ansteuerleitung x1, und der.Ausgang des Inverters mit der Leitung x1 verbunden.
-
Bei der erfindungsgemäßen Breitbandkoppelpunktmatrix sind die Zeileneingangsschaltungen
als Emitterfolger ausgebildet. Deren hoher Eingangswiderstand belastet die Leiterplattenzeile,
auf der der Koppelbaustein mit der Breitbandkoppelpunktmatrix eingesetzt wird, nur
wenig. Außerdem bewirkt die Emitterfolgerschaltung über die Basis-Emitter-Strecke
der Transistoren T1 und T2 (FIG. 2) eine Pegelverschiebung der Signalspannungen
mit der Folge, daß dadurch die Sättigungsgefahr der an einem Zeilenleitungspaar
angeschlossenen Koppelpunkte vermieden wird. Der geringe Ausgangswiderstand der
Emitterfolger T1 und T2 ermöglicht in vorteilhafter Weise ein schnelles Umladen
der Sperrschichtkapazitäten der Transistoren T3 und T4 des als Differenzverstärker
ausgebildeten Koppelpunktes (FIG. 3).
-
Am Eingang eines Koppelpunktes liegt eine digitale Spannung du n 400
mV. Die Koppelpunktschaltung reduziert diese Spannung auf du ff 300 mV. Die jeweilige
Spaltenausgangsschaltung AS (FIG. 4) verstärkt dann diese Spannung wieder auf du
ff 400 mV.
-
Die Emitter der 1 2L-Gatter liegen sämtlich auf dem Potential U1 =
-5 V. Die die Spannung U1 führenden Leitungen 2L-Gatter sind von den übrigen Leitungen,
die ebenfalls die Spannung U1 führen, getrennt angeordnet.