DE3215176C2 - - Google Patents

Description

Die Erfindung betrifft einen monolithisch integrierten Koppelbaustein in bipolarer Technologie mit matrixförmiger Anordnung der Koppelpunkte und mit einer Ansteuerlogik für die Vermittlung digitaler Signale.

Ein Koppelbaustein der eingangs genannten Art ist z. B. bekannt aus IEEE Journal of Solid-State Circuits, Vol. SC-10, Nr. 2, April 1975, Seiten 117 bis 122. Dieser Koppelbaustein ist insbesondere für die Vermittlung digitalisierter Videosignale bestimmt. Die Koppelpunkte sind als schaltbare Differenzverstärker ausgebildet mit einem Speicher zum Halten des jeweiligen Ein- und Aus- Zustandes des Koppelpunktes. Die Koppelpunkte werden durch eine Stromquelle in der gemeinsamen Emitterzuleitung der Differenzverstärker geschaltet, wobei das Abschalten der Stromquelle auch den Koppelpunkt ausschaltet, so daß die Verlustleistung der Koppelpunkte reduziert ist. Diese bekannte Schaltung hat jedoch den Nachteil, daß sie durch ihren unsymmetrischen Aufbau ein unzulässig hohes Nebensprechen aufweist und eine Impulsanstiegszeit von etwa 4 ns besitzt und daher nur für eine Bitrate bis zu 100 Mbit/s geeignet ist.

Ein vergleichbarer Koppelbaustein in ECL-Technik mit abschaltbaren Koppelpunkten ist aus EP 00 24 027 A1 bekannt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Koppelbaustein der eingangs genannten Art anzugeben, der für die Vermittlung digitaler Signale höherer Bitraten geeignet ist.

Die Erfindung ist im Patentanspruch 1 beschrieben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.

Die Erfindung gewährleistet auch noch bei sehr hohen Bitraten durch den symmetrischen Aufbau mit signalregenerierenden Eigenschaften der Differenzverstärker gute Signalübertragungseigenschaften bei hoher Sperrdämpfung nicht durchgeschalteter Koppelpunkte und geringem Nebensprechen.

Durch die Ausführung der Spaltenausgangsschaltungen mit den abschaltbaren zweiten Differenzverstärkern kann die erreichbare Sperrdämpfung erhöht werden. Bei vorgegebener Sperrdämpfung ist es möglich, die Lastwiderstände der ersten Differenzverstärker zu erhöhen und damit deren Strom zu verringern. Dies bewirkt eine Verlustleistungsverringerung für die ersten Differenzverstärker und damit für die Koppelpunkte. Ferner wird durch die zweiten Differenzverstärker eine Impulsregeneration bei kleinen Ausgangssignalen der ersten Differenzverstärker erreicht.

Um den Platzbedarf der Ansteuerlogik und der Steuerleitungen zu reduzieren und auch um eine wirksame Abschirmung zwischen den Signalleitungen zu erzielen, ist es vorteilhaft, die Ansteuerlogik in eine zentrale Ansteuerschaltung und eine Vielzahl von dezentralen Decodierschaltungen aufzuspalten, wobei die dezentralen Decodierschaltungen jeweils in unmittelbarer Nähe eines Koppelpunktes oder einer Spaltenausgangsschaltung angeordnet und in der verlustleistungsarmen I²L-Technik realisiert sind. Die Adressierung der jeweils zu schaltenden Koppelpunkte und Spaltenausgangsschaltungen läßt sich in sehr einfacher Weise durch zusätzliche I²L-Inverter erreichen. Ferner werden dadurch in vorteilhafter Weise Steuerleitungen eingespart.

Die Erfindung wird nun anhand von Zeichnungen und eines Ausführungsbeispiels näher erläutert. Es zeigen im einzelnen:

Fig. 1 Blockschaltbild der Koppelpunktmatrix;

Fig. 2 Schaltbild einer Zeileneingangsschaltung;

Fig. 3 Schaltbild eines Koppelpunktes mit schaltbarer Stromquelle;

Fig. 4 Schaltbild einer Spaltenausgangsschaltung mit schaltbarer Stromquelle;

Fig. 5 Querschnitt durch einen vertikalen NPN-Transistor;

Fig. 6 Prinzipielles Layout der Transistoren eines Koppelpunktes;

Fig. 7 Schaltbild einer dezentralen Decodierschaltung für einen Koppelpunkt;

Fig. 8 Schaltbild einer dezentralen Decodierschaltung für eine Spaltenausgangsschaltung;

Fig. 9 Schaltbild der zentralen Ansteuerschaltung;

Fig. 10 Schaltbild eines DTL-Inverters.

In Fig. 1 ist die Blockschaltung der Koppelpunktmatrix 1 dargestellt. Sämtliche Elemente, die sich auf einem Halbleiterchip befinden, sind in einem strichpunktierten Rahmen gezeichnet. Die Matrix enthält 2n erdsymmetrische Zeilenleitungspaare und 2m erdsymmetrische Spaltenleitungspaare. Im Ausführungsbeispiel ist n=2 und m=2, so daß die Matrix vier Zeilenleitungspaare und vier Spaltenleitungspaare aufweist. Es sind dies die Zeilenleitungspaare Z1, Z2, Z3, Z4 und die Spaltenleitungspaare S1, S2, S3, S4. Die Zeilen- und Spaltenleitungen verlaufen senkrecht zueinander.

An den Zeilenleitungspaaren sind Zeileneingangsschaltungen angeschlossen und zwar auf gegenüberliegenden Seiten der Matrix. In Fig. 1 befinden sich diese links und rechts auf dem Halbleiterchip angeordnet. Die Zeileneingangsschaltungen ES2 und ES4 sind an den Zeilenleitungspaaren Z2 und Z4 angeschlossen und liegen in Fig. 1 links und die Zeileneingangsschaltungen ES1 und ES3 sind an den Zeilenleitungspaaren Z1 und Z3 angeschlossen und befinden sich in Fig. 1 rechts von der Matrix.

Ebenfalls auf gegenüberliegenden Seiten der Matrix sind an den Spaltenleitungspaaren Spaltenausgangsschaltungen angeschlossen. Die Spaltenausgangsschaltungen AS1 und AS3 sind an den Spaltenleitungspaaren S1 bzw. S3 und die Spaltenausgangsschaltungen AS2 und AS4 an den Spaltenleitungspaaren S2 bzw. S4 angeschlossen. Die Spaltenausgangsschaltungen AS1 und AS3 befinden sich in Fig. 1 am oberen Rand und die Spaltenausgangsschaltungen AS2 und AS4 am unteren Rand der Koppelpunktmatrix.

An den Kreuzungspunkten der Spalten- und Zeilenleitungspaare befinden sich als erdsymmetrische Differenzverstärker ausgebildete Koppelpunkte, deren Bezeichnung hier so gewählt ist, daß der Koppelpunkt Kÿ dem Zeilenleitungspaar i und dem Spaltenleitungspaar j zugeordnet ist. So schaltet beispielsweise der Koppelpunkt K41 das Zeilenleitungspaar Z4 mit dem Spaltenleitungspaar S1.

Jedem Koppelpunkt und jeder Spaltenausgangsschaltung ist eine dezentrale Decodierschaltung zugeordnet. Zum Beispiel gehört zum Koppelpunkt K11 die dezentrale Decodierschaltung DL11 und zur Spaltenausgangsschaltung AS1 die dezentrale Decodierschaltung DL1 oder allgemein zum Koppelpunkt Kÿ gehört die dezentrale Logik DLÿ und zur Spaltenausgangsschaltung ASn gehört die dezentrale Logik DLn, wobei im Ausführungsbeispiel i=1, 2, 3, 4 und j= 1, 2, 3, 4 und n=1 2, 3, 4 sein können.

Die dezentralen Decodierschaltungen sind über strichliert dargestellte Steuerleitungen an eine zentrale Ansteuerschaltung ZL angeschlossen.

Die Eingänge der Koppelpunktmatrix sind mit E1, E2, E3 und E4 bezeichnet und die Ausgänge mit A1, A2, A3 und A4. Sie sind jeweils als Kontaktflächen auf dem Halbleiterchip ausgeführt und werden in an sich bekannter Weise über Bondleitungen zu Anschlüssen des Koppelbausteins geführt.

In Fig. 2 ist das Schaltbild einer Zeileneingangsschaltung ES1 dargestellt. Wie ersichtlich, besteht die Zeileneingangsschaltung aus zwei Emitterfolgern mit den Transistoren T₁ und T₂, deren Emitter jeweils an eine Zeilenleitung eines Zeilenleitungspaares Z1 und deren Basen mit den Eingangsanschlüssen E1 der Koppelpunktmatrix verbunden sind. Die Kollektoren der Transistoren liegen jeweils auf Bezugspotential und ihre Emitter sind über Emitterwiderstände R₁ bzw. R₂ mit einer Versorgungsspannung U₁, die beispielsweise im Ausführungsbeispiel -5 V beträgt, verbunden.

In Fig. 3 ist das Schaltbild eines Koppelpunktes mit einer schaltbaren Stromquelle gezeigt. Die obere Hälfte der Figur zeigt als Beispiel den Koppelpunkt K11 mit seinem Anschluß an das Zeilenleitungspaar Z1 und an das Spaltenleitungspaar S1. Die Figur läßt erkennen, daß ein Koppelpunkt als schaltbarer erdsymmetrischer Differenzverstärker ausgebildet ist, dessen Eingang die Basisanschlüsse der Transistoren T₃ und T₄ sind und dessen Ausgang deren Kollektoranschlüsse sind. Mit R₃ und R₄ sind die Arbeitswiderstände der Transistoren T₃ bzw. T₄ bezeichnet. Sie sind mit ihrem dem Kollektor abgewandten Ende (hier über einen Widerstand R₅ zum Zwecke einer Potentialverschiebung) mit einer Betriebsspannungsquelle U₂ verbunden.

Die Emitter der beiden Transistoren T₃ und T₄ sind zusammengeschaltet und über eine Stromquelle, gebildet durch die Kollektor-Emitter-Strecke eines Transistors T₆ mit zugehörigem Emitterwiderstand R₆ mit einer die Spannung U₁ führenden Leitung verbunden. Der Transistor T₆ (und damit die Stromquelle) ist an seiner Basis schaltbar. Hierzu dienen die Reihenschaltung des als Diode geschalteten Transistors T₇ mit den Widerständen R₇ und R₉ und die jeweils in Emitterschaltung betriebenen Transistoren T₈ und T₉ von entgegengesetztem Leitfähigkeitstyp, wobei der Kollektor des Transistors T₉ mit der Basis des Transistors T₈ verbunden ist. Als Eingang des Schalters dient die Basis-Emitter-Strecke des Transistors T₉, der eine Diode D₉ parallel geschaltet ist. Wie ersichtlich, bilden die Transistoren T₆ und T₇ einen Stromspiegel (hier mit Gegenkopplung durch die Widerstände R₆ und R₇) und ebenso der Transistor T₉ und die Diode D₉.

Die mit U₂ bezeichneten Leitungen haben gegenüber Bezugspotential eine Spannung von etwa -1,3 V und die die Spannung U₁ führende Leitung hat, wie in Fig. 2, eine Spannung von -5 V gegenüber dem Bezugspotential.

Ist der mit U_SK bezeichnete Anschluß stromlos, so ist der Transistor T₉ und damit auch der Transistor T₈ gesperrt. Damit vermag die Spannung U₂ über den Widerstand R₉ einen Strom in die durch die Transistoren T₆ und T₇ gebildete Stromspiegelschaltung zu speisen, so daß z. B. bei einem Stromübersetzungsverhältnis von 1 : 6 der Strom durch den Widerstand R₉ sechsmal kleiner ist als der Strom der Stromquelle, gebildet durch den Transistor T₆. Die beiden gleich großen Widerstände R₃ und R₄ und der Widerstand R₅ sind so in ihren Widerstandswerten gewählt, daß durch den Strom der Stromquelle die Transistoren T₃ und T₄ sich im aktiven Bereich befinden. Der Koppelpunkt ist eingeschaltet und vermag Signale des Zeilenleitungspaares Z1 auf das Spaltenleitungspaar S1 zu übertragen.

Wird hingegen in dem mit U_SK bezeichneten Anschluß des Stromschalters ein den Transistor T₉ in den leitenden Zustand bringender Strom eingespeist, so wird mit dem Transistor T₉ auch der Transistor T₈ leitend. Damit zieht Transistor T₈ den über den Widerstand R₉ fließenden Strom völlig ab, so daß der als Stromquelle dienende Transistor T₆ völlig gesperrt wird. Damit sind dann auch die Transistoren T₃ und T₄ des Koppelpunktes gesperrt.

In unerwünschter Weise können nun Signale des Zeilenleitungspaares über die Sperrschichtkapazität, die zwischen Kollektor und Basis eines Transistors liegt, auf das Spaltenleitungspaar übertragen werden. Um diese Übertragung zu vermeiden, sind den beiden Transistoren T₃ und T₄ jeweils eine zusätzliche in vorteilhafter Weise durch eine gesperrte Diode realisierte Kapazität C1 bzw. C2 zugeordnet, die genauso groß ist wie die Kollektor- Basis-Kapazität eines der Transistoren. Diese zusätzlichen Kapazitäten liegen jeweils zwischen dem Kollektor des einen Transistors und der Basis des anderen Transistors.

Um die Wirkung dieser zusätzlichen Kapazitäten näher erläutern zu können, wurden die einzelnen Leitungen des Zeilenleitungspaars Z1 mit a und b bezeichnet. Die Signale auf der Leitung a haben umgekehrte Polarität gegen Masse als die Signale auf der Leitung b, da es sich bei den Leitungspaaren um erdsymmetrische Leitungen handeln soll. Gelangt nun ein Signal der einen Polarität von der Leitung a über die Basis-Kollektor-Strecke des Transistors T₃ zu dessen Kollektor K3, so kann gleichzeitig das Signal mit anderer Polarität von der Leitung b über die zusätzliche Kapazität C1 zum gleichen Kollektor K3 gelangen. Infolge ihrer entgegengesetzten Polarität und ihrer gleich großen Beträge kompensieren sich die Signale am Kollektor K3. Ebenso verhält es sich mit Signalen, die von der Zeilenleitung a über die zusätzliche Kapazität C2 zum Kollektor des Transistors T₄ gelangen. Sie werden von den gleichen Signalen, jedoch umgekehrter Polarität der Leitung b, die über die Basis-Kollektor-Kapazität des Transistors T₄ zum Kollektor gelangen, kompensiert. Durch diese Kapazitätsbrückenschaltung werden die Sperreigenschaften der Koppelpunkte wesentlich verbessert.

Im durchgesteuerten Zustand wird der Koppelpunkt im nichtlinearen Bereich der Kennlinie betrieben. Durch diese Art der Aussteuerung wird eine Signalregenerierung der vom Koppelpunkt übertragenen digitalen Signale erreicht. Der Widerstand R₅ dient dazu, die Spannungspegel so zu verschieben, daß die Arbeitspunkte der Transistoren T₁₁ und T₁₂ der Spaltenausgangsschaltung im leitenden Zustand ausreichend weit vom Sättigungsbereich entfernt sind.

In Fig. 4 ist das Schaltbild einer Spaltenausgangsschaltung mit schaltbarer Stromquelle dargestellt. Die Spaltenausgangsschaltung besteht ebenfalls aus einem erdsymmetrischen Differenzverstärker. Im Beispiel wurde die Spaltenausgangsschaltung AS1 gewählt, die an das Spaltenleitungspaar S1 angeschlossen ist. Das Spaltenleitungspaar S1 führt an die Basisanschlüsse der Transistoren T₁₁ und T₁₂, die den erdsymmetrischen Differenzverstärker bilden. Die Kollektoren der Transistoren sind mit den Ausgangsanschlüssen A1 des Halbleiterchips verbunden, die mit externen Widerständen R₁₁ und R₁₂, die als Leitungsabschluß dienen, in Verbindung stehen.

Die Emitter der Transistoren T₁₁ und T₁₂ sind zusammengesschaltet und über den als Stromquelle wirkenden Transistor T₁₃ und dem Widerstand R₁₃ an die die Spannung U₁ führende Leitung angeschlossen. Die Schaltung dieser steuerbaren Stromquelle gleicht der in Fig. 3 beschriebenen und ihre Funktion ist auch die gleiche, so daß eine nähere Beschreibung dieser Schaltung nicht mehr erforderlich ist, jedoch sind die Widerstandswerte der Widerstände R₁₃, R₁₄ und R₁₆ meist kleiner als die der Widerstände R₅, R₇ und R₉, so daß im jeweils eingeschalteten Zustand der Transistor T₁₃ einen höheren Strom in den Differenzverstärker einspeist als der Transistor T₆.

Die Ansteuerung der Stromschalter wird im Zusammenhang mit den Fig. 7 und 8 später erläutert. Zunächst soll jedoch auf die vorteilhafte und sehr einfache Realisierung der zusätzlichen Kapazitäten C1 und C2 eines Koppelpunktes eingegangen werden, die beispielsweise in Fig. 3 dargestellt sind.

Hierzu zeigt Fig. 5 den Querschnitt durch einen NPN-Transistors des Halbleiterchips. Auf dem p-dotierten Siliziumsubstrat 21 ist eine n-Epitaxieschicht 27 aufgebracht, in der sich eine vergrabene Schicht 23 (Buried-Layer) befindet, die mit dem Kollektor K₃ beispielsweise des in Fig. 3 gezeigten Transistors T₃ verbunden ist. Ein p⁺-dotierter Separationsring 22 grenzt den Transistor gegenüber weiteren monolithisch integrierten Strukturen ab. Innerhalb dieses Separationsrings und über der vergrabenen Schicht 23 sind zwei p-dotierte Wannen 24 und 26 in die n-Epitaxieschicht eingebracht. Wanne 24 enthält zusätzlich eine n⁺-Dotierung, die den Emitter des Transistors T₃ bildet und einen Emitteranschluß E₃ trägt. Die Wanne 24 mit den Basisanschlüssen B₃ dient als Basis des Transistors T₃.

Die Wanne 26, die die gleichen Abmessungen wie die Wanne 24 hat und auch gleichzeitig mit dieser in die Epitaxieschicht 27 eingebracht ist, trägt einen Anschluß 28, der mit der Basis B₄ des Transistors T₄ (Fig. 3) verbunden ist.

In Fig. 6 ist das prinzipielle Layout der Transistoren T₃ und T₄ der Fig. 3 dargestellt. Der Koppelpunkt befindet sich zwischen dem Zeilenleitungspaar Z1 und dem Spaltenleitungspaar S1. In dieser Figur wurden lediglich die hier interessierenden Transistoren T₃ und T₄ mit ihren Anschlüssen dargestellt. Die linke Hälfte der Fig. 6 zeigt in einem strichlierten Rahmen den Transistor T₃ mit seinem Emitteranschluß E₃, seinem Basisanschluß B₃, seinem Kollektoranschluß K₃ und seinem Anschluß 28 in der Wanne 26. Die rechte Hälfte der Fig. 6 zeigt die entsprechenden Anschlüsse des Transistors T₄. Wie ersichtlich, ist die Basis B₄ des Transistors T₄ über die obere Leitung des Zeilenleitungspaares Z1 mit dem Anschluß 28 des Transistors T₃ verbunden. Wanne 26 mit Anschluß 28 bildet mit der n-Epitaxieschicht 27 (Fig. 5) des Transistors T₃ die zusätzliche Kapazität C₁. Der Anschluß 29 des Transistors T₄ ist in entsprechender Weise über die untere Leitung des Zeilenleitungspaares 1 mit der Basis B₃ des Transistors T₃ verbunden. Die entsprechende Wanne mit Anschluß 29 bildet mit der Epitaxieschicht des Transistors T₄ die zusätzliche Kapazität C₂.

Fig. 7 zeigt das Schaltbild einer dezentralen Decodierschaltung, die einem Koppelpunkt zugeordnet ist. Links befinden sich die Ansteuerleitungen x₁, y₁, x₀, y₀, LOE, und . An diese ist über Entkopplungswiderstände R₂₁ bis R₂₇ eine Transistorschaltung in I²L-Technik angeschlossen, deren Aufgabe es ist, die Steuergröße zum Steuern der in Fig. 3 dargestellten steuerbaren Stromquelle bereitzustellen. Die Verbindung der in Fig. 7 dargestellten Decodierschaltung mit der in Fig. 3 dargestellten Koppelpunktschaltung mit schaltbarer Stromquelle erfolgt über die mit U_SK bezeichnete Leitung. Die Transistoren T₂₁₁ bis T₂₄₁ sind Doppelkollektortransistoren und bilden eine UND- Schaltung, an deren Eingang zur Decodierung der von den Leitungen x₁ bis y₀ kommenden Signale zusätzliche I²L-Inverter in Gestalt der Transistoren T₂₁ bis T₂₄ eingebaut sind.

Die Transistoren T₂₁₂, T₂₄₂, T₂₆₂, T₂₆₃ und T₂₁₃ bilden einen Flip-Flop-Speicher. Der in Fig. 3 gezeigte Koppelpunkt ist dann eingeschaltet, wenn die Leitung U_SK eine logische "1" führt, d. h., daß die Leitung stromlos ist. Um diesen Zustand zu erreichen, muß der Koppelpunkt über die Auswahlleitungen x₁, x₀, y₁ und y₀ zunächst angewählt werden. Im Schaltungsbeispiel nach Fig. 7 müssen die Leitungen x₁, x₀ und y₀ eine logische "1" aufweisen und die Leitung y₁, in deren Verbindungsleitungen in diesem Ausführungsbeispiel der Transistor T₂₂ fehlt, eine logische "0". Zum Einschalten des Koppelpunktes benötigt die Leitung eine logische "0" und die Leitung eine logische "1". Unter diesen Bedingungen liegen die Basis des Transistors T₂₁₂ auf "1" und die Basisanschlüsse der Transistoren T₂₄₂ und T₂₆₂ auf "0". Die Kollektoren der Transistoren T₂₁₃ und damit U_SK liegen wie gewünscht auf "1". Dieser Zustand bleibt durch die Rückkopplung erhalten, auch wenn das Basispotential des Transistors T₂₁₂ wieder auf "0" zurückgeht.

Zum Sperren des Koppelpunktes muß dieser über die Auswahlleitungen erneut angewählt werden, d. h. im Ausführungsbeispiel führen die Leitungen x₁, x₀, y₁ eine logische "1" und die Leitung y₀ eine "0". Die Leitung benötigt eine logische 1, die Löschleitung LOE eine "0" und die Leitung ebenfalls eine "0". Die Basis des Transistors T₂₆₂ liegt nun auf "1" und damit U_SK wie gewünscht auf "0". Durch die Rückkopplung bleibt dieser Zustand erhalten, bis der Koppelpunkt erneut angewählt wird und den Stellbefehl "EIN" erhält.

Führt jedoch die Leitung LOE eine logische "1", so liegt im Ausführungsbeispiel die Basis des Transistors T₂₄₂ auf "1" und damit U_SK auf "0". Da die AND-Verknüpfung mit den Auswahlleitungen x₁, y₁, x₀, y₀ umgangen wird, wirkt der Löschbefehl auf sämtliche Koppelpunkte des Bausteins.

In Fig. 8 ist das Schaltbild einer dezentralen Decodierschaltung für die Ansteuerung einer Spaltenausgangsschaltung dargestellt. Sie ist im Prinzip genauso aufgebaut wie die Decodierschaltung für einen Koppelpunkt, jedoch ist die Decodierung so ausgebildet, daß dann, wenn alle Koppelpunkte einer Spalte ausgeschaltet sind, auch die Spaltenausgangsschaltung abgeschaltet wird. Auch in diesem Fall sorgen zusätzliche I²L-Inverter z. B. in Gestalt des Transistors T₃₃ für die individuelle Adresse der Ansteuerschaltung.

Im vorliegenden Ausführungsbeispiel müssen zur Auswahl der Spaltenausgangsschaltung die Leitung x₁ eine logische "0" und die Leitung x₀ eine logische "1" führen. Einschalten, Sperren und Löschen der Spaltenausgangsstufe erfolgt auf gleiche Weise wie beim Koppelpunkt.

In den Schaltungen der Fig. 7 und 8 sind zur besseren Übersicht die Emitter der I²L-Transistoren unangeschlossen dargestellt. Sie befinden sich in an sich bekannter Weise alle auf gleichem Potential, im Ausführungsbeispiel auf U₁. Aus Gründen der Übersicht sind die PNP-Injektoren der I²L-Inverter nicht gezeichnet.

In Fig. 9 ist das Schaltbild der ebenfalls auf dem Halbleiterchip der Koppelpunktmatrix befindlichen zentralen Ansteuerschaltung ZL (Fig. 1) dargestellt. Die in Fig. 9 links ankommenden Leitungen befinden sich am Rand des Halbleiterchips und sind mit den Anschlußstiften des Koppelbausteins verbunden. Diese ist in vorteilhafter Weise in DTL-Technik ausgeführt. Die in Fig. 9 rechts abgehenden Leitungen führen zu den in Fig. 7 und 8 dargestellten Schaltungen. Die Ansteuerleitungen ′, ′, ′ und ′ werden durch die Inverter 41 bis 44 zur Signalregenerierung invertiert. Ein Koppelbaustein wird angewählt, wenn die Anschlüsse ′ und ′ den logischen Zustand "0" führen. Nur dann können die Stellbefehle "AUS" bzw. "EIN" wirksam werden. Führt z. B. zusätzlich die Leitung ′ die logische "0", so liegt der Ausgang der NOR-Schaltung 52 auf "1". Ist durch eine externe Fehlschaltung sowohl die Leitung ′ als auch die Leitung ′ auf logisch "0" gelegt so verriegelt die NAND-Schaltung 53 die Ausgänge und derart, daß die Leitung wirksam wird, also auf "0" liegt.

Über die Inverter 45 und 47 behält ein Löschsignal seinen logischen Zustand. Über den Inverter 46 und die NOR-Schaltung 50 wirkt das Löschsignal auch auf die -Leitung und verriegelt dadurch über die NAND-Schaltung 53 ebenfalls die -Leitung. Auf diese Weise ist sichergestellt, daß beim Löschen der gesamten Koppelpunktmatrix bzw. beim Ausschalten einzelner Koppelpunkte die -Leitung nicht aktiv wird, d. h., daß die -Leitung den logischen Zustand "1" führt.

Fig. 10 zeigt eine an sich bekannte DTL-Inverterstufe. Sie besteht im Ausführungsbeispiel jeweils aus einem NPN-Transistor T₄₁₀ in Emitterschaltung mit einem zwischen Basis und Emitter geschalteten Widerstand R₄₁₁. Das Eingangssignal wird über den Eingang E und über zwei in Reihe geschaltete, entgegengesetzt gepolte Dioden D₄₁₃ und D₄₁₂ der Basis des Transistors T₄₁₀ zugeführt. In dem Verbindungspunkt der beiden Dioden wird ein Konstantstrom I₁ aus einer Konstantstromquelle 414 eingespeist. Die Polungen der Konstantstromquelle 414 und der basisseitigen Diode D₄₁₂ sind so gewählt, daß der Konstantstrom den Transistor T₄₁₀ leitend steuern kann. Der Emitter des Transistors ist mit der in den Fig. 3 und 4 mit U₁ bezeichneten Leitung verbunden. Der Kollektor des Transistors 410 stellt den Ausgang A des Inverters dar. Im Falle des Inverters 41 ist, wie in Fig. 10 gezeigt, der Eingang E des Inverters mit der Ansteuerleitung ′ und der Ausgang des Inverters mit der Leitung x₁ verbunden.

Bei der erfindungsgemäßen Breitbandkoppelpunktmatrix sind die Zeileneingangsschaltungen als Emitterfolger ausgebildet. Deren hoher Eingangswiderstand belastet die Leiterplattenzeile, auf der der Koppelbaustein mit der Breitbandkoppelpunktmatrix eingesetzt wird, nur wenig. Außerdem bewirkt die Emitterfolgerschaltung über die Basis-Emitter- Strecke der Transistoren T₁ und T₂ (Fig. 2) eine Pegelverschiebung der Signalspannungen mit der Folge, daß dadurch die Sättigungsgefahr der an einem Zeilenleitungspaar angeschlossenen Koppelpunkte vermieden wird. Der geringe Ausgangswiderstand der Emitterfolger T₁ und T₂ ermöglicht in vorteilhafter Weise ein schnelles Umladen der Sperrschichtkapazitäten der Transistoren T₃ und T₄ des als Differenzverstärker ausgebildeten Koppelpunktes (Fig. 3). Am Eingang eines Koppelpunktes liegt eine digitale Spannung Δu≈400 mV. Die Koppelpunktschaltung reduziert diese Spannung auf Δu≈300 mV. Die jeweilige Spaltenausgangsschaltung AS (Fig. 4) verstärkt dann diese Spannung wieder auf Δu≈400 mV.

Die Emitter der I²L-Gatter liegen sämtlich auf dem Potential U₁=-5 V. Die die Spannung U₁ führenden Leitungen der I²L-Gatter sind von den übrigen Leitungen, die ebenfalls die Spannung U₁ führen, getrennt angeordnet.

Claims (9)

1. Monolithisch integrierter Koppelbaustein in bipolarer Technologie mit matrixförmiger Anordnung einer Mehrzahl von Koppelpunkten, die auf Zeilenleitungen eingespeiste Eingangssignale selektiv auf Spaltenleitungen mit je einer einen schaltbaren Ausgangsverstärker enthaltenden Spaltenausgangsschaltung durchschalten, wobei ein Koppelpunkt jeweils einen ersten Differenzverstärker mit einer über Steuersignale von einer Ansteuerlogik schaltbaren Stromquelle in der gemeinsamen Emitterleitung des ersten Differenzverstärkers enthält, gekennzeichnet durch die folgenden Merkmale

• a) die Zeilenleitungen und die Spaltenleitungen sind jeweils als erdsymmetrische Leitungspaare ausgeführt,
• b) zu jedem Zeilenleitungspaar (Z1, Z2, Z3, Z4) ist eine Zeileneingangsschaltung (ES1, ES2, ES3, ES4) aus zwei Emitterfolgen (T₁, T₂), deren Emitter an jeweils eine Leitung des Zeilenleitungspaares angeschlossen sind, vorhanden
• c) jeder erste Differenzverstärker (T3, T4) ist mit seinen Eingängen an ein Zeilenleitungspaar und mit seinen Ausgängen an ein Spaltenleitungspaar angeschlossen
• d) bei den ersten Differenzverstärkern ist jeweils zwischen der Basis des einen Transistors und dem Kollektor des anderen Transistors eine zusätzliche Kapazität (C₁ bzw. C₂) angeordnet, die genauso groß ist wie die Basis-Kollektor-Kapazität eines Transistors
• e) die Koppelpunkte sind auf Betrieb im nichtlinearen Kennlinienbereich eingestellt
• f) die Spaltenausgangsschaltungen (AS1, AS2, AS3, AS4) enthalten jeweils einen zweiten Differenzverstärker (T11, T12), dessen Eingänge an ein Spaltenleitungspaar angeschlossen sind und in dessen gemeinsamer Emitterleitung eine durch die Ansteuerlogik schaltbare Stromquelle (T13) angeordnet ist.

2. Koppelbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzlichen Kapazitäten (C₁, C₂) als in Sperrichtung betriebene pn-Dioden realisiert sind.

3. Koppelbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Transistoren (T₃, T₄) des ersten Differenzverstärkers als Vertikal-Transistoren auf dem Halbleiterchip ausgebildet sind, deren Kollektor (K₃) jeweils mit einer vergrabenen Schicht (Buried-Layer 23) kontaktiert ist und deren Oberfläche außer einer dem Emitter (E₃) enthaltenden Basiswanne (24) eine gleichartig dotierte Wanne (26) nahezu gleicher Fläche aufweist, die jeweils mit der Basis des anderen Transistors verbunden ist (Fig. 5 und 6).

4. Koppelbaustein nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Stromquellen (T₁₃) der zweiten Differenzverstärker (T₁₁, T₁₂) derart ausgebildet sind, daß sie einen vom Strom durch die Stromquellen (T₆) der ersten Differenzverstärker (T₃, T₄) unabhängigen Strom liefern.

5. Koppelbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zeilenleitungspaare und Spaltenleitungspaare senkrecht zueinander verlaufen und die Koppelpunkte an den Kreuzungsstellen angeordnet sind.

6. Koppelbaustein nach Anspruch 5, dadurch gekennzeichnet, daß die an die Zeilenleitungspaare angeschlossenen Zeileneingangsschaltungen und die an die Spaltenleitungspaare angeschlossenen Spaltenausgangsschaltungen jeweils alternierend auf gegenüberliegenden Seiten der Koppelpunktmatrix angeordnet sind.

7. Koppelbaustein nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Ansteuerlogik aufgeteilt ist in eine zentrale Ansteuerschaltung zur zentralen Erzeugung von Steuersignalen für die schaltbaren Stromquellen der Koppelpunkte und der Spaltenausgangsschaltungen und in dezentrale Decodierschaltungen für die einzelnen Koppelpunkte und Spaltenausgangsschaltungen, die über Auswahlleitungen einzeln adressierbar sind und die nach Maßgabe der zentral erzeugten Steuersignale und der Adressierung die Stromquellen der einzelnen Koppelpunkte und/oder Spaltenausgangsschaltungen steuern.

8. Koppelbaustein nach Anspruch 7, dadurch gekennzeichnet, daß die Decodierschaltungen in I²L-Technik aufgebaut sind.

9. Koppelbaustein nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die zentrale Ansteuerschaltung in DTL-Technik aufgebaut ist.