DE2445079B2 - Speicher-Feldeffekttransistor - Google Patents
Speicher-FeldeffekttransistorInfo
- Publication number
- DE2445079B2 DE2445079B2 DE2445079A DE2445079A DE2445079B2 DE 2445079 B2 DE2445079 B2 DE 2445079B2 DE 2445079 A DE2445079 A DE 2445079A DE 2445079 A DE2445079 A DE 2445079A DE 2445079 B2 DE2445079 B2 DE 2445079B2
- Authority
- DE
- Germany
- Prior art keywords
- channel
- memory
- gate
- region
- memory gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 230000015654 memory Effects 0.000 claims description 94
- 239000002800 charge carrier Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 27
- 230000001133 acceleration Effects 0.000 claims description 26
- 230000008719 thickening Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft, wie im Oberbegriff des Patentanspruchs 1 angegeben ist, einen Speicher-Feldeffekttransistor
(Speicher-FET) mit einem Speichergate, das allseitig von einem Isolator umgeben ist, und mit
einem Halbleitersubstrat, in dem ein Source-bereich und ein Drain-Bereich angeordnet sind und einen Kanalbereich
in Längsrichtung begrenzen, und bei dem im Betrieb der Ladungszustand des Speichergate durch
Zufuhr von Ladungsträgern aus dem Kanalbereich geändert wird, indem zwischen dem Source-Bereich und
dem Drain-Bereich eine solche Spannung angelegt wird, daß Ladungsträger aus dem leitenden Kanalbereich
durch den Isolator zum Speichergate gelangen (Kanalinjektion). Ein solcher Speicher-FET ist bereits in
IEEE1J. of Solid State Ciruits SC-7, Okt. 1972, Nr. 5,
S. 369—375 beschrieben. Der erfindungsgemäße Speicher-FET wurde zwar vor aliem für die Verwendung in
Programmspeichern eines Fernsprech-Vermittlungssystems entwickelt, eignet sich aber auch vor allem für
Festwertspeicher einer elektronischen Datenverarbeitungsanlage.
Speicher-FETs mit floatendem isoliertem Gate, also mit Speichergate — und zwar mit η-Kanälen oder
p-Kanälen —, deren vom Kanal isoliertes Speichergate keinen elektrischen, herausgeführten Kontakt aufweist,
sind für sich bereits mehrfach bekannt. Solche Speicher-FETs sind /.. B. in der US-PS 36 60 819 und in
der DF-OS 21 29 181 beschrieben, sowie in Proc. of the
4th Conf. of Solid State Devices Tokio 1972/Suppl. to
the lournal of the japan Society of Appl.Phys. 42 (1973)
S. 158-166.
Derartige Speicher-FETs mit Speichergate eignen sich besonders als Speicherelemente in einem elektrisch
programmierbaren ROM. da sich die auf dem Speichergale vorhandene Ladung bei entsprechender
Wahl des Isolators oft jahrelang nicht ändert, so daß diese Ladung des .Speichergate über lange Zeit hinweg
den Leiti/ngszustand des zwischen dem Drain-Sourcc-Bereich
liegenden Kanal fesliegt. Diese Speicher-FETs können ;ils Speicherelemente verwendet werden, weil
es möglich ist. daß Potential des Speichergate zu beeinflussen. Man kann nämlich bekanntlich durch
Anlegen entsprechender Spannungen zwischen dem Drain-Bereich oder Source-Bereich einerseits und dem
Substrat andererseits das Speichergate aufladen, und zwar weil ein Teil der Ladungsträger im gesperrten
pn-Übergang aufgeheizt wird und dadurch von unten durch den Isolator hindurch zum Speichergatc dringen
kann. Bei den bekannten Speicher-FETs wird also die zur Aufladung des .Speichergate notwendige hohe
Geschwindigkeit der durch den Isolator dringenden Ladungsträger durch Anlegen der Durehbruchsspannung
an den sperrenden pn-Übergang zwischen Substrat einerseits und Drain-Bereich oder Source-Bereich
andererseits erzeugt. Gemäß DE-OS 22 35 5 33, Seite 16, Absatz 2, kann eine solche Aufladung des
Speichergale dieser Speicer-FHTs auch durch Anlegen von Spannungen zwischen Drain-Bereich und Source-Bereich
erreicht werden.
Wenn die Drain-Source-Spannung zu klein ist, um das Speichergate aufzuladen, dann ändert sich das .Speichergatepotential
nicht — solche relativ kleinen Drain-Source-Spannungcn dienen zum Lesen, d. h. zum Prüfen des
Leitungszuslandes des K;m;ils. wenn der Speicher-FF.T
als elektronischer Speicher verwendet wird. Da der Zustand des erfindungsgemäß aulgebauten Speicher-FET
in gleicher Weise wie bei bekannten Speicher-FETs durch relativ kleine Drain-Source-Spannungen
gelesen werden kann, sei hierauf nicht weiter eingegangen.
Eine Entladung des Speichergate ist bekanntlich ebenfalls nach Bedaif möglich, z. B. durch Bestrahlung
des Isclators mit ultraviolettem Licht wodurch die Ladungsträger des Speichergate über de>i Isolator zum
Substrat abließen können.
Die Aufgabe der Erfindung ist, einen Speicher-FET der im Oberbegriff des Anspruchs 1 genannten Art zu
schaffen, bei dem die zu einer Änderung des Ladungszustandes des Speichergates erforderliche
Spannung zwischen dem Source-Bereich und dem Drain-Bereich besonders niedrig ist.
Die Erfindung geht von der Erkenntnis aus. daß durch die Erzeugung einer hohen Feldstärke an einer örtlich
begrenzten Stelle im leitenden Kanal selbst, also zwischen dem Source-Bereich und dem Drain-Bereich
die Ladungsträger dort in Längsrichtung des Kanals so beschleunigt und damit aufgeheizt werden können, daß
ein Teil dieser Ladungsträger senkrecht zum Kanal, also durch den Isolator hindurch, zum Speichergate dringen
können, jedenfalls solange keine störende hohe Bremsspannung zwischen dem Speichergate einerseits
und der Austrittsstelle der Ladungen an der Grenze zwischen Isolator und Kanal andererseits liegt; — im
allgemeinen ist es sogar günstig, wenn zur Aufladung des Speichergate statt einer solchen Bremsspannung
eine entsprechende Beschleunigungsspannung /wischen dem Speichergate und der Austrittsstelle lieg Ein Teil
der Ladungsträger kann sich, z. B. wegen Unebenheiten der Kanaloberfläche und wegen durch Stöße bewirkte
Ablenkungen, auch senkrecht zum Kanal bewegen. Dabei sollen diese aufgeheizten Ladungsträger zur
Lösung der erfindungsgemäßen Aufgabe allein durch die Längsfeldstärke im Kanal erzeugt werden.
Diese Aufgabe wird bei dem eingangs und im Oberbegriff genannten Speicher-FET durch die im
Kenn/eichen des Patentanspruchs 1 genannten zusätzlichen Maßnahtren gelöst.
Die Aufbauinhomogenität kann z. B. durch eine ortliche begrenzte Verdickung des Isolators /wischen
dem Kanal und dem Speichergate gebildet werden, so daß an dieser Stelle des Kanals durch die Speichergatc-Kanal-Spannung
weniger freie Ladungen indu/iert werden als an den anderen Stellen des Kanals. Durch die
Inhomogenität entsteht also in der angrenzenden, nur
wenige frc'c Ladungsträger enthaltenden Stelle des Kanals eine Beschleunigungsstrecke, in der wegen der
Ladungsarmut die Längsfcldstärke im Kanal größer ist als in den anderen Kanalstcllen.
Die Aufbauinhomogenität kann aber — statt durch eine Isolatorverdickung oder auch zusätzlich zur
Isolatorverdickung — durch eine Verengung des Kanals gebildet werden, wobei die Kanalbrcite in der
Verengung höchstens die Hälfte der Kanalbrcite sn den
anderen Kanalstellen beträgt. Die bei der Erfindung angestrebte Beschleunigung der Ladungsträger ist
innerhalb der Verengung umso größer, je kleiner die Kanalbreite in der Verengung gemachi und/oder je
dicker die Isolatorverdickung im Verhältnis zur Dicke des Isolators an den übrigen Kanalstellen gemacht wird.
Innerhalb der so erzeugten Beschleunigungsstrecken treten also besonders hohe Feldstärken in Längsrichtung
des Kanals auf, so daß dort die Ladungsträger besonders stark beschleunigt werden. Die meisten
aufgeheizten Ladungsträger fließen /war weiter längs des Kanals. Ein Teil der aufgeheizten Ladungsträger
kann aber auch senkrecht zum Kanal durch den Isolator hindurch zum Speichergate dringen und dieses aufladen.
ke keine zu hohe Bemessung, sondern möglichst sogar zusätzliche Beschleunigungsspannung liegt, die ihrerseits
die aufgeheizten Ladungsträger anzieht. Das Speichergate kann dann so stark aufgeladen werden, bis
eine so starke Bremsspannung zwischen Speichergate und Beschleunigungsstrecke entsteht, daß keine aufgeheizten
Ladungsträger mehr den Isolator durchdringen können.
Die Erfindung wird anhand von den in den Figuren gezeigten Schemen von Ausführungsbeispielen näher
erläutert, wobei
Fig. 1 einen Querschnitt durch ein Ausführungsbeispiel
des erfindungsgemäßen Speicher-FET,
Fig. 2 bis 4 Ansichten von unten von verschiedenen Ausführungen des in F i g. 1 gezeigten Speicher-FET,
Fig. 5 und 6 Ansichten von unten von besonderen Ausführungen des erfindungsgemäßen Speicher-FET,
Fig. 7 eine Ansicht von unten von einer weiteren Ausführung des in F i g. 1 gezeigten Speicher-FETund
Fig. 8 und 9 Querschnitte durch zwei weitere Ausführungen des erfindungsgemäßen Speicher-FET
zeigen.
Fi g. I zeigt schematisch einen Querschnitt durch ein
Ausführungsbeispiel der Erfindung. Zwischen dem Drain-Ber"ich D und dem Source-Bereich 5 liegt der
Bereich K des Substrats, in dem sich der Kanal dieses Anreichungstyp-FET bildet, und zwar dadurch, daß die
Ladung des Speichergatc durch den hier nur z. B. 0,1 μηι
dicken SiOi-lsola'.or hindurch mittels Influenz einen aus
beweglichen Ladungen bestehenden Kanal an der Oberfläche des Substratbereichs K erzeugt. Die Form
des Kanals, gesehen von unten, vgl. Fig. 2, entspricht
daher der Form dieses nur 0.1 μίτι entfernten Teils der
Speichergate G, vgl. F i g. I. Durch Wahl der Form des .Speichergate G kann man also die entsprechende Form
des Kanals festlegen.
Der in Fig. I gezeigte Speicher-FET WCiJt einen
η-Kanal auf, also η-dotierte Bereiche Dund S. Über dem
dazwischen liegenden Substratbercich bzw. Kanal K liegt das Speichergate G, welches vom Isolator A
allseits umgeben ist und daher in elektrischer Hinsicht floatet. Das Speichergate G hat also keinerlei
elektrischen Kontakt mit dem Kanal K und es ist auch kein Anschluß für dieses Speichergate vorgesehen, über
welchen dem Speichergate von außen eine elektrische Ladung zugeführt werden könnte. Der in F i g. 1
gezeigte Speicher-FET weist also einen Drain-Anschluß DA und einen Source-Anschluß SA auf, aber keinen
Speichergate-Anschluß.
Der Kanal K weist eine Beschleunigungsstrecke V auf. welche bei dem in F i g. 1 gezeigten Querschnitt nur
angedeutet wurde. Diese durch eine Inhomogenität erzeugte Beschlcunigungsstrecke V ist besser z. B. in
den F i g. 2 und 4 zu erkennen, welche verschiedene Ausgestaltungen solcher durch Verengungen gebildeten
Beschleunigungsstrecken V zeigen. Diese in den F i g. 2 bis 4 gezeigten Ausgestaltungen sind auch mit
Dimensionierungsangaben vergehen. Bei dem in Fig. 2
gezeigten Ausführungsbeispiel hat der Kanal K eine trapezförmige Form, wodurch eine Verengung V, hier
direkt am Kanalende in der Nähe des Drain-Bereichs D, vorgesehen ist. Die Verengung beträgt hier ca. 50% der
maximalen Kanalbreite. In F i g. J ist die Verengung K
die ebenfalls beim Kanalendc in der Nähe des Drain-Bereichs D angebracht ist. besonders stark —
hier beträgt sie nämlich nur 17% der maximalen Kanalbreite. In F i g. 4 ist die Verengung V asymme-
Wenn man zwischen dem Drain-Bereich D und Source-Bereich S eine Spannung anlegt, entsteht im
Kanal K ein Spannungsgradient in Längsrichtung des Kanals K, also vom Drain-Bereich D zum Source-Bereich
5gerichtet oder umgekehrt von Source-Bereich 5 zum Drain-Bereich D gerichtet. Dadurch wird direkt in
der Verengung V und in der Umgebung dieser Verengung örtlich begrenzt ein besonders hoher
Spannungsgradient, d. h. Längsfeldstärke im Kanal, auftreten. In den übrigen Abschnitten des Kanals K ist
der Spannungsgradient kleiner.
Durch den hohen Spannungsgradienten in der Verengung V werden die Ladungsträger dort besonders
stark beschleunigt, also besonders stark aufgeheizt. In den übrigen Abschnitten des Kanals K ist wegen des
dort kleineren Spannungsgradienten die Beschleunigung der Ladungsträger entsprechen geringer — die
Ladungsträger sind dort also kalter.
Die in der Verengung V aufgeheizten Ladungsträger strömen nicht alle längs des Spannungsgradienten, also
in Richtung der Längsachse des Kanals. Besonders, falls am Speichergate C ein Potential liegt, welches die
aufgeheizten, negativen Ladungsträger genügend stark anzieht, — vor allem, wenn außerdem Unebenheiten der
Kanaloberfläche oder durch Stöße bewirkte Ablenkungen der Ladungsträger vorhanden sind —, dann dringt
ein Teil dieser vom Speichergate G angezogenen Ladungsträger durch den Isolator A zum Speichergate
C und lädt dieses Speichergate auf. Die dem Speichergate zugeführte Ladung bleibt auf dem
Speichergate normalerweise gespeichert, da das Speichergate allseits vom Isolator A umgeben ist, so daß
die Leitfähigkeit des FET-Kanals K durch die Influenzwirkung der jetzt im Speichergate C gespeicherten
Ladung gesteuert ist. Die Größe des ohmschen Widerstandes des Kanals K ist jetzt ein Anzeichen
dafür, ob auf dem Speichergate G eine entsprechende Ladung gespeichert wird oder ob keine solche Ladung
dort gespeichert wird.
Bei den durch den Isolator zum Speichergate dringenden aufgeheizten Ladungsträgern handelt es
sich im allgemeinen um Elektronen. An sich ist für sich bereits bekannt, auch aufgeheizte Löcher durch den
Isolator zum Speichergate dringen zu lassen, was bei den heutzutage verwendeten Isolatormaterialien aber
nur mit sehr kleinem Wirkungsgrad erfolgt, so daß die Aufladung des Speichergate mit Löchern sehr viel
langsamer als die Aufladung mit Elektronen erfolgt. Daher wird im allgemeinen der erfindungsgemäße FET
mit einem η-Kanal ausgestattet, der schon ohnehin mehr Elektronen als Löcher enthält und damit eine besonders
schnelle Aufladung des Speichergate gestattet.
Die Wirkung der Beschleunigungsstrecke zeigt ein Versuch deutlich:
Die Drain-Source-Spannung zur Aufladung des Speichergate konnte sogar bei dem in F i g. 2 gezeigten
Beispiel trotz der relativ schwachen Verengung etwa um ein Drittel kleiner gewählt werden als bei einem
Speicher-FET mit Speichergate, der keine Verengung, aber gleiche Kanaliänge aufwies.
In den Fig.5 und 6 sind zwei Ausführungsbeispiele
gezeigt, bei denen die Inhomogenität durch Verengungen V bzw. V gebildet wurde, indem z.B. in den
Bereichen B entsprechende Löcher oder Einschnürungen in der Mitte des Speichergate vorgesehen wurden.
Bei solchen Ausführungen, deren Beschleunigungsstrekken etwa in der Mitte zwischen dem Drain-Bereich D
und Source-Bereich S durch starke Verengungen
gebildet werden, kann die die Ladungsträger zum Speichergate ziehende Speichergate-Beschleunigungsstrecke-Spannung
schon mit kleineren Spannungen zwischen Spannungen zwischen Speichergate C und
Source 5 erreicht werden als für eine Aufladung der in Fig. 2 gezeigten Ausführung notwendig sind. Dort in
der Ausführung gemäß Fig. 2 ist nämlich für eine Aufladung eine Speichergate-Source-Spannung notwendig,
die mindestens etwa der Drain-Source-Spannung ist, da die Beschleunigungsstrecke ein ähnliches
Potential wie der Drain-Bereich Daufweist.
Die Inhomogenität V kann auch bei einem n-Kanal-FET
nahe beim Source-Bereich angebracht werden. Die Inhomogenität sollte in diesem Falle besonders
stark sein, damit die dortige Ladungstragerdichte, die dort üblicherweise besonders hoch ist, nicht die
beschleunigende Wirkung der Inhomogenität zu stark kompensiert. Die Kanalbreite in der Verengung Vsollte
dort also z. B. nur 10% der maximalen Breite des Kanals
K betragen. Vorteilhafterweise kann bei dieser Ausführung die Spannung zwischen Speichergate und Beschleunigungsstrecke
während der Speichergateaufladung besonders klein gemacht werden, ohne gleichzeitig
den Kanal dort mangels Influenz völlig zu unterbrechen.
Die Inhomogenität kann also überall längs des Kanals K, also auch irgendwo zwischen der Kanalmitte und
dem Kanalende, angebracht werden.
Einen besonderen Vorteil bietet jene Ausführung, die symmetrisch in Bezug auf die Mitte des Kanals
aufgebaut ist. Es handelt sich hier um einen Speicher-FET, dessen Inhomogenität direkt in dieser Mitte des
Kanals K liegt, vergleiche F i g. 5 und 6, oder um einen Speicher-FET, der symmetrisch zu dieser Mitte zwei
Inhomogenitäten, je eine links und rechts der Mitte, aufweist, vgl.die Inhomogenitäten Vi und V2 in Fig. 7.
Bei einer solchen symmetrischen Ausgestaltung ist das Speichergate des Speicher-FET wegen der Symmetrie
sowohl durch Spannungen, die vom Drain-Bereich D zum Source-Bereich 5 gerichtet sind, als auch durch
vorteilhafterweise gleich hohe Spannungen, die vom Source-Bereich 5 zum Drain-Bereich D gerichtet sind,
aufladbar.
Die erfindungsgemäße Maßnahme kann grundsätzlieh auch bei einem Speicher-FET vom Verarmungstyp,
also nicht nur hei einem Speicher-FET vom Anreicherungstyp angewendet werden. Wie beim Anreicherungstyp
werden beim Verarmungstyp Ladungsträger, vor allem Elektronen, in der Beschleunigungsstrecke
entsprechend aufgeheizt, sobald sich freie Ladungsträger durch die Beschleunigungsstrecke längs der
Source-Drain-Spannung bewegen.
Die hohe Feldstärke bei der Verengung V kann mit besonders niedrigen Source-Drain-Spannungen erreicht
werden, wenn man die Länge des Kanals zwischen Source-Bereich und Drain-Bereich möglichst
kurz macht, z. B. nur wenige μιη lang oder sogar noch
kleiner. Diese Spannungserniedrigung ist bei jeder Form und bei jeder Lage der Verengung im Kanal K
erreichbar.
Die Inhomogenität kann jeweils auch durch eine Verdickung Vd des Isolators A statt durch eine
Verengung Kdes Kanals K gebildet werden, vgL F i g. 8. Im Bereich dieser Verdickung Vd ist die Influenzwirkung
des Speichergate C schwächer als an anderen Kanalstellen, so daß im Kanal bei der Verdickung
weniger hohe Ladungsdichten, also höhere Längsfeldstärken herrschen als an den anderen Kanalstellen.
Durch die erhöhte Feldstärke entsteht hier die Beschleunigungsstrecke. Die dort aufgeheizten Kanalladungsträger
können vor allem am Rande der Verdikkung Vd, wo der Isolator A wieder dünner ist, durch den
Isolator zum Speichergate Gdringen. Ein Speicher-FET mit einer durch eine solche Verdickung gebildeten
Inhomogenität hat angenähert die gleichen Eigenschaften und Vorteile wie ein Speicher-FET mit einer durch
eine Kanalverengung gebildeten Inhomogenität. Man kann also mit Vorteil die Verdickung überall längs des
Kanals anbringen.
Bringt man neben der Isolatorverdickung Vd an der gleichen Kanalstelle zusätzlich noch die bereits
beschriebene Kanalverengung V, vgl. F i g. 2 bis 7, an, dann wird die Längsfeldstärke in der Beschleunigungsstrecke besonders groß, weswegen dann besonders
niedrige Spannungen ausreichen, um das Speichergate G aufzuladen.
In Sonderfällen ist es günstig, über dem Speichergate G noch ein damit kapazitiv gekoppeltes Steuergate GH
anzubringen, vgl. F i g. 9. Die Kopplung entsteht durch den geringen Abstand beider Gates voneinander, vgl.
Fig.9. Am herausgeführten Anschluß GHA des Steuergate GH kann man dem Steuergate GH ein
beliebiges Potential zuführen. Man kann daher über den Anschluß GHA auch dem kapazitiv gekoppelten
Speichergate G nach Wahl ein beliebiges Potential r) aufdrücken, z. B., um Beschleunigungsspannungen oder
Bremsspannungen beliebiger Größe zwischen dem Speichergate G und der Beschleunigungsstrecke im
Kanal zu erzeugen. Mit Hilfe des Anschlusses GHA kann man also die Aufladung des Speichergate G oder
ίο die Kompensation dort vorhandener Ladungen durch
aufgeheizte Ladungsträger der Beschleunigungsstrecke
steuern, und zwar also auch wenn das Speichergate G
bereits eine bestimmte Ladung speichert.
Die in der Beschleunigungsstrecke aufgeheizten
Ladungsträger, im allgemeinen Elektronen, können auch zur Löschung, d. h. zur Entladung des Speichergate
G dienen, falls das Speichergate G vorher auf irgendeine Weise, z. B. mittels des Avalanche-Effektes,
mit Ladungen entgegengesetzter Polarität aufgeladen
war. Wegen der hohen Anzahl der in der Beschleunigungsstrecke aufgeheizten Ladungsträger erfolgt hier
die Entladung des Speichergate rascher, als wenn keine Beschleunigungsstrecke im Kanal angebracht wäre.
Hierzu 2 Blatt Zeichnungen
Claims (9)
1. Speicher-Feldeffekttransistoi (Speicher-FET) mit einem Speichergate, das allseitig von einem
Isolator umgeben ist, und mit einem Halbleitersubstrat, in dem ein Source-Bereich und ein Drain-Bereich
angeordnet sind und einen Kanalbereich in Längsrichtung begrenzen, und bei dem im Betrieb
der Ladungszustand des Speichergate durch Zufuhr von Ladungsträgern aus dem Kanalbereich geändert
wird, indem zwischen dem Source-Berc'ch und dem Drain-Bereich eine solche Spannung angelegt wird,
daß Ladungsträger aus dem leitenden Kanalbereich durch den Isolator zum Speichergate gelangen
(Kanalinjektion), insbesondere für Programmspeicher eines Fernsprechvermittlungssystems, d a durch
gekennzeichnet, daß im Kanalbereich (K) mindestens eine örtlich begrenzte Beschleunigungsstrecke
(V) angeordnet ist, die durch eine Aufbauinhomogenität gebildet ist und die
bewirkt, daß im Betrieb durch die zwischen dem Source-Bereich (S) und dem Drain-Bereich (D)
angelegte Spannung die Ladungsträger in Längsrichtung des Kanals ^beschleunigt werden.
2. Speicher-FET nach Anspruch 1, dadurch gekennzeichnet, daß die Aufbauinhomogenität darin
besteht, daß das Speichergate (G) mindestens ein Gebiet aufweist, in dem seine quer zur Längsrichtung
des Kanalbereichs (K) gemessene Breite (V) höchstens die Hälfte seiner maximalen Breite
beträgt, so daß der durch die Form des Speichergate (G) in seiner Breite festgelegte Kanalbcrcich (K) in
dem genannten Gebiet (V) höchstens die Hälfte seiner maximalen Breite besitzt.
3. Speicher-FET nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Aulbnmnhomogcnität an
einer Stelle des Kanals durch eine Verdickung (Vd) des Isolators (A) zwischen Speichergale (C) und
Substrat ^gebildet wird (F i g. 9).
4. Speicher-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Aufbauinhomogenität
(V. Vd) bei einem Kanalende angebracht ist.
5. Speicher-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Aufbauinhomogenitäl
(V, Vd) in der Mitte des Kanals angebracht ist (F i g. 5 und 6).
6. Speicher-FET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aufbauinhomogenität
(V. Inzwischen dem Kanalende und der Mitte des Kanals angebracht ist.
7. Speicher-FET nach Anspruch 4 oder 6, dadurch gekennzeichnet, daß zwei solche Aufbauinhomogenitäten
vorgesehen sind, von denen die eine drainseitig von der Kanalmitte (Vl) und die andere
sourceseitig von der Kanalmitte (V2) angebracht ist (Fig. 7).
8. Speicher-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sein Kanal
höchstens einige μιη lang ist.
9. Speicher-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über dem
Speichergatc (C) ein Sieuergaie (GH) angeordnet
ist.
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445079A DE2445079C3 (de) | 1974-09-20 | 1974-09-20 | Speicher-Feldeffekttransistor |
LU72605A LU72605A1 (de) | 1974-09-20 | 1975-05-28 | |
AT629275A AT376845B (de) | 1974-09-20 | 1975-08-13 | Speicher-feldeffekttransistor |
GB3486675A GB1483555A (en) | 1974-09-20 | 1975-08-22 | Electronic components |
CH1198175A CH591763A5 (de) | 1974-09-20 | 1975-09-16 | |
FR7528362A FR2285719A1 (fr) | 1974-09-20 | 1975-09-16 | Transistor a effet de champ a grille flottante isolee |
NL7510942A NL163373C (nl) | 1974-09-20 | 1975-09-17 | Veldeffecttransistor met een n-type inversiekanaal voorzien van een zwevende geheugenelektrode. |
IT2736975A IT1042654B (it) | 1974-09-20 | 1975-09-18 | Transistore a effetio di comap com cate flottante isolato |
SE7510483A SE402186B (sv) | 1974-09-20 | 1975-09-18 | Fet-element med atminstone ett styre, nemligen ett av en isolator helt omgivet flytande minnesstyre |
BE160217A BE833632A (fr) | 1974-09-20 | 1975-09-19 | Transistor a effet de champ a grille flottante isolee |
JP11352375A JPS5157291A (ja) | 1974-09-20 | 1975-09-19 | Furootozoontoshitekeiseisareta zetsuengeetoojusuru fet |
DK423275A DK141545C (da) | 1974-09-20 | 1975-09-19 | Programmerbar lagerfelteffekttransistor med svaevende isoleretstyreelektrode |
US05/750,860 US4087795A (en) | 1974-09-20 | 1976-12-15 | Memory field effect storage device |
DE19772744114 DE2744114A1 (de) | 1974-09-20 | 1977-09-30 | Speicher-fet mit wenigstens einem gate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445079A DE2445079C3 (de) | 1974-09-20 | 1974-09-20 | Speicher-Feldeffekttransistor |
DE19772744114 DE2744114A1 (de) | 1974-09-20 | 1977-09-30 | Speicher-fet mit wenigstens einem gate |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2445079A1 DE2445079A1 (de) | 1976-04-01 |
DE2445079B2 true DE2445079B2 (de) | 1980-07-31 |
DE2445079C3 DE2445079C3 (de) | 1981-06-04 |
Family
ID=33098854
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2445079A Expired DE2445079C3 (de) | 1974-09-20 | 1974-09-20 | Speicher-Feldeffekttransistor |
DE19772744114 Ceased DE2744114A1 (de) | 1974-09-20 | 1977-09-30 | Speicher-fet mit wenigstens einem gate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772744114 Ceased DE2744114A1 (de) | 1974-09-20 | 1977-09-30 | Speicher-fet mit wenigstens einem gate |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE2445079C3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2643948C2 (de) * | 1976-09-29 | 1981-10-15 | Siemens AG, 1000 Berlin und 8000 München | In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung |
US4185319A (en) * | 1978-10-04 | 1980-01-22 | Rca Corp. | Non-volatile memory device |
US4546453A (en) * | 1982-06-22 | 1985-10-08 | Motorola, Inc. | Four-state ROM cell with increased differential between states |
DE10106606B4 (de) * | 2001-02-13 | 2006-11-02 | Tobias Meyer | Modifizierte Floating Gate Transistor Struktur mit negativem differentiellen Widerstand |
DE102006060342A1 (de) * | 2006-12-20 | 2008-06-26 | Texas Instruments Deutschland Gmbh | CMOS-Transistor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1789010A1 (de) * | 1968-09-20 | 1972-01-20 | Siemens Ag | Verfahren zum Herstellen keimfoermiger Isolatorschichten fuer Steuerelektroden bei MOS-Feldeffekttransistoren |
US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
US3719866A (en) * | 1970-12-03 | 1973-03-06 | Ncr | Semiconductor memory device |
DE2201028C3 (de) * | 1971-01-15 | 1981-07-09 | Intel Corp., Mountain View, Calif. | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens |
GB1392599A (en) * | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
-
1974
- 1974-09-20 DE DE2445079A patent/DE2445079C3/de not_active Expired
-
1977
- 1977-09-30 DE DE19772744114 patent/DE2744114A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
DE2445079A1 (de) | 1976-04-01 |
DE2445079C3 (de) | 1981-06-04 |
DE2744114A1 (de) | 1979-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4020007C2 (de) | Nichtflüchtiger Speicher | |
DE68917807T2 (de) | Speicheranordnung mit schwebendem Gate. | |
EP0006167B1 (de) | Mehrwertiger FET-Festwertspeicher | |
DE3688088T2 (de) | Integrierte halbleiterschaltung. | |
DE2916884C3 (de) | Programmierbare Halbleiterspeicherzelle | |
DE3238133C2 (de) | ||
EP0045469B1 (de) | Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle | |
DE2657643A1 (de) | Halbleiteranordnung fuer ein speicherelement | |
DE2107022A1 (de) | Informationsspeicher-Baueinheit | |
DE2932020A1 (de) | Speicheranordnung mit zugehoeriger schreib- und leseeinrichtung | |
DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE2614698A1 (de) | Halbleiterspeicher | |
DE102013215378A1 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
DE2153284B2 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2445079B2 (de) | Speicher-Feldeffekttransistor | |
DE60226004T2 (de) | Leseverfahren für einen nichtflüchtigen Speicher | |
DE2152109B2 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2525097C3 (de) | Verfahren zum Betrieb eines n-Kanal-Speicher-FET | |
DE68913190T2 (de) | EPROM, der eine mehrfache Verwendung der Bitleitungskontakte ermöglicht. | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
DE2445137A1 (de) | N-kanal-speicher-fet | |
DE2515028A1 (de) | Ladungsgekoppelte halbleiterbauelemente | |
DE2636802C3 (de) | Speichereigenschaften aufweisender n-Kanal-FET | |
DE2444906C3 (de) | MNOS-Speicher-FET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |