DE2441550A1 - Verfahren und schaltungsanordnung zur zeitgerechten uebernahme von binaer codierten datenzeichen zwischen zwei isochron arbeitenden uebertragungsstrecken in einem taktgesteuerten datennetz - Google Patents

Description

• Verfahren und Schaltungsanordnung zur zeitgerechten Übernahme von binär codierten Daten zeichen zwischen zwei isochron arbeitenden Übertragungsstrecken in einem taktgesteuerten Datennetz.
• Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur zeitgerechten Übernahme der binär codierten Datenzeichen von einer ersten isochron arbeitenden Ubertragungsstrecke auf eine zweite isochron arbeitende Ubertragungsstrecke mit jeweils eigenem, aber nominell gleichem Takt der beiden Übertragungsstrecken in einem taktgesteuerten Datennetz.
• Bei der isochronen Datenübertragung in taktgesteuerten Datennetzen werden häufig mehrere Übertragungsstrecken und damit auch mehrere Ubertragungseinrichtungen, z.B. Modems hintereinander geschaltet. Die vom Empfangsteil der Ubertragungseinrichtung einer ersten Ubertragungsstrecke empfangenen Daten werden in binär codierter Form dem Sendeteil der Ubertragungseinrichtung einer zweiten Übertragungsstrecke zugeführt. Jede Übertragungseinrichtung arbeitet mit der aufgrund der Ubertragungsgeschwindigkeit gegebenen Taktimpulsfolge. Bei der Hintereinanderschaltung zweier isochron arbeitenden Übertragungsstrecken treten dann Schwierigkeiten auf, wenn die Taktfrequenzen der beiden Übertragungseinheiten nicht genau übereinstimmen. Dies rührt beispielsweise daher, daß Einrichtungen unterschiedlicher Hersteller verwendet werden, daß die Taktfrequenzen bestimmte Toleranzen aufweisen, daß die Übertragungsgeschwindigkeiten unterschiedlich sind oder Störungen bei der Übertragung auftreten.
• Es ist bereits ein Verfahren und eine Schaltungsanordnung bekannt, bei der ein Datenstrom in ein vorgegebenes starres Taktraster eingeschleust wird (DT-AS 2 052 455). Dabei werden die ankommenden Daten mit dem ihnen eigenen Takt in einen Zwischenspeicher eingespeichert und mit dem vorgegebenen starren Takt wieder ausgelesen, wobei der ankommende Datenstrom dauernd überwacht und beim Auftreten von Ubertragungspausen die Taktphase des Zwischenspeicher-Eingangstaktes so neu eingestellt wird, daß abhängig von Frequenz und Phase des Taktes der ankommenden Daten die Zeitdifferenz zwischen Einspeichern und Auslesen der Daten möglichst groß ist. Das Kriterium für die Übertragungspausen hängt vom jeweiligen systemgegebenen Datenübertragungsformat ab. So werden beispielsweIse bestimmte Zeichen, wie Synchronisierzeichen oder bestimmte eingefügte längere Dauerzustände zur Korrektur der Taktfrequenz und Taktphase verwendet. Dieses bekannte Verfahren, das die Datennachricht bitweise in den Zwischenspeicher ein- und ausspeichert, funktioniert jedoch nur auf Standverbindungen und während-der Übertragung, d.h. wenn ein-Datelsbitstrom übertragen wird. Beim Einsatz von Scramblern und Descramblern ist die Schaltung nicht anwendbar, da keine Dauerzustände und Synchronisierzeichen übertragen werden. Durch die Verwendung zusätzlicher Zeichen für die Korrektur der Taktimpulsfolge wird außerdem die Übertragungsgeschwindigkeit herabgesetzt.
• Aufgabe der Erfindung ist es ein Verfahren aufzuzeigen, das eine zeitgerechte Übernahme von binär codierten Datenzeichen von einer ersten isochron arbeitenden Übertragungsstrecke auf eine zweite isochron arbeitende Übertragungsstrecke ermoglicht. Dabei soll für den Fall, daß'ein Zeichen nicht zeitgerecht auf die zweite Ubertragungsstrecke übernommen werden kann, ein vollständiges Datenzeichen ausfallen, damit die Zeichensynchronisierung auf der Empfangsseite nicht verloren geht.
• Die Aufgabe wird gemäß dem Patentanspruch 1 gelöst.
• Die Erfindung eignet sich für den Einsatz in einem taktgesteuerten Wählnetz und erfordert keine zusätzlichen Zeichen oder Dauerzustände, die in den Datenbitstrom eingeblendet werden. Die zeitgerechte Übernahme der Datenzeichen wird sowohl bei schwankendem Takt der ersten Ubertragungsstrecke als auch bei schwankendem Takt der zweiten Ubertragungsstrekke ermöglicht. Beim Auftreten eines Vermittlungskriteriums beim Verbindungsabbau oder -abbau wird der ursprüngliche Zustand der Anordnung wiederhergestellt. Damit erfolgt keine Verringerung der Übertragungsgeschindigkeit, da zu diesem Zeitpunkt keine Datenbits übertragen werden. Das Verfahren ermöglicht auch die Übertragung der beim Verbindungsaufbau auftretenden Wählkriterien. Wenn ein Datenzeichen nicht zeitgerecht übernommen wird, dann ist jeweils ein ganzes Zeichen verfälscht. Dadurch bleibt die Zeichensynchronisation auf der Empfangsseite erhalten. Die Rückstellung der Ubernahme-und Ausgabeimpulse erfolgt unabhängig von der, gerade vorliegenden Taktfrequenz und Taktphase.
• Einzelheiten der Erfindung werden anhand eines Blockschaltbildes erläutert.
• Fig. 1 zeigt eine prinzipielle Anordnung gemäß dem Verfahren.
• Fig. 2 zeigt ein Zeitdiagramm zu Fig. 1.
• In der Fig. 1 gelangen die binär codierten Datenzeichen von der ersten Ubertragungsstrecke an den Eingang Ei des Eingangsschieberegisters SR1. Im vorliegenden Fall wurde jedes Zeichen (Zi, 22, Z3 in Fig. 2) beispielsweise mit sechs Schritten angenommen, wobei jeder Schritt den binären Zustand "O" oder " 1 ist aufweist. Die Datenschritte werden mit der ihnen eigenen Taktfrequenz T1, die von einem Taktgenerator stammt, in das Schieberegister SR1 in Serie eingeschoben. Dabei werden die positiven Taktimpulsflanken T1' vonder Taktfrequenz T1 zum Einschieben benutzt, die jeweils in der Mitte eines Schrittes auftreten. Nach jeweils sechs Taktimpulsen T1' ist ein Zeichen in das Schieberegister eingeschoben. In der Zelle 6 des Schieberegisters befindet sich der erste Schritt, in der Stelle 5 der zweite Schritt, usw. und in der Zelle 1 der sechste Schritt des Datenzeichens. Der Inhalt des Schieberegisters SR1 wird parallel über die Gatter G1 bis G6 in den Speicher SP parallel eingespeichert. Die Übernahme vom Schieberegister SR1 in den Speicher erfolgt, bevor der nächste Taktimpuls T1' den ersten Schritt des nächsten Zeichens in die Zelle 1 des Schieberegisters einschiebt. Die Übernahme in den Speicher erfolgt mit dem Übernahmeimpuls T2, der von der Taktfrequenz Tl mit Hilfe des Frequenzteilers FT1 abgeleitet wird. Der Frequenzteiler weist, abhängig von der Länge des Schieberegisters ein entsprechendes Teilungsverhältnis auf. Im vorliegenden Fall hat das Schieberegister sechs Zellen, so daß sich ein Teilungsverhältnis von 6:1 ergibt. Der Inverter I1 sorgt dafür, daß dem Frequenzteiler nur die negativen Flanken der Taktfrequenz T1 zugeführt werden. Damit wird verhindert, daß der Übernahmeimpuls oder der Ausgabeimpuls mit den Einschiebezeitpunkten der Schieberegister zur am menfällt. Der Frequenzteiler FT1 gibt jeweils nach sechs Taktimpulsen T1' einen Ubernahmeimpuls T2 am Ausgang ab, der die an den Gattern G1 bis G6 anliegenden binären Zustände in den Speicher eingibt.
• Das Datenzeichen befindet sich nunmehr im Speicher SP. Mit dem nächsten Taktimpuls T1' wird das nachfolgende Datenzeichen in das Schieberegister SR1 eingeschoben. Die in den Speicherzellen 1 bis 6, gespeicherten Zustände des Datenzeichens liegen jeweils über die Gatter G?'bis G12 an den Eingängen der Zellen 1 bis 6 des Ausgangsschieberegisters SR2 an. Für die Ausgabe des Datenzeichens vom Speicher in das Schieberegister SR2 verbleibt der Zeitraum zwischen zwei Ubernahmeimpulsen T2. Die Ausgabe aus dem Speicher erfolgt mit dem Ausgabeimpuls T3, der von der Taktfrequenz T4 abgeleitet wird und den Speicherinhalt parallel in das Schieberegister eingibt. Das Schieberegister wird mit den positiven Flanken T4' der Taktfrequenz T4 der zweiten Ubertragungsstrecke in Serie ausgelesen. Am Ausgang A des Schieberegisters SR2 entstehen zeitlich verzögert die Datenzeichen. Die Ausgabeimpulse T3 werden von der Taktfrequenz T4 mit Hilfe des Frequenzteilers FT2 abgeleitet. Der Frequenzteiler FT2 spricht an seinem Eingang nur auf positive Impulse an. Durch den Inverter I2 wird erreicht, daß aus den negativen Impulsflanken der Taktfrequenz T4 positive Flanken entstehen,die den Frequenzteiler FT2 steuern. Damit wird ein Zusammenfallen von Ausgabeimpulsen T3 und Schiebetaktimpulsen T4' des Schieberegisters vermieden.
• Der Frequenzteiler FT2 weist ein Teilungsverhältnis auf, das von der Länge des Schieberegisters SR2 abhängig ist. Im vorliegenden Fall hat das Schieberegister sechs Zellen, so daß sich ein Teilungsverhältnis von 6:1 für den Frequenzteiler ergibt. Der Frequenzteiler wird so eingestellt, daß der Ausgabeimpuls T3, den der Frequenzteiler abgibt, zeitlich etwa in der Mitte zwischen zwei Ubernahmeimpulsen T2 abgegeben wird (Vgl. Fig. 2).
• Bei Schwankungen der Taktfrequenzen T1 und T4 verschieben sich die Ubernahmeimpulse T2 und die Ausgabeimpulse T3 gegeneinander. Dabei besteht, je nachdem, ob die eine oder andere Taktfrequenz sich erhöht, in beiden Richtungen ein Toleranzbereich bt von etwa einer halben Zeichendauer. Wird dieser Toleranzbereich in der einen oder anderen Richtung überschritten, so wird entweder ein Zeichen aus dem Speicher nicht ausgegeben oder das eingespeicherte Zeichen wird zweimal in das Schieberegister SR2 eingegeben. Dies bedeutet zwar, daß ein Zeichen fehlt oder ein Zeichen doppelt weiter übertragen wird, aber die Störung verursacht keinen Ausfall der Zeichensynchronisierung, so daß die Übertragung ungehindert weites ablaufen kann. Damit entfällt ein zusätzlicher Einphasungsvorgang auf der Empfangsseite.
• Beim Abbau oder Aufbau der Verbindung tritt am Eingang E2 ein Vermittlungskriterium auf. Die Schaltstufe S1 gibt beim Auftreten de s Ve des Vermittlungskriteriums einen Impuls am Ausgang ab, der die beiden Frequenzteiler FT1 und FT2 in die oben geschilderte Ausgangsstellung zurückstellt, in der der Ausgangsimpuis T3 etwa in der Mitte zwischen zwei Ubernahmeimpulsen T2 abgegeben wird. Damit ist für den Beginn einer Datenübertragung die Ausgangsstellung der Schaltung erreicht.
• Die Übernahmeschaltung wird jeweils beim Auf- oder Abbau der Verbindung zwangsweise in die günstigste Stellung, in der die größten Unterschiede bei den Taktfrequenzen auftreten können, rückgestellt.
• Das Vermittlungskriterium wird entweder über eine getrennte Leitung von der elektronischen Vermittlung geliefert oder es tritt auf der Übertragungsleitung auf und liegt dann am Eingang El des Schieberegisters SR1 an. Im letzteren Fall überwacht die Schaltung S1 die Eingangsleitung und beim Auftreten des Vermittlungskriteriums wird der Rückstellimpuls für die Frequenzteiler abgegeben.
• Beim Aufbau der Verbindung werden die Teilnehmer gewählt und die dabei auftretenden, nicht getakteten asynchronen Wähl-und Vermittlungskriterien ebenfalls über die Übernahmeschaltung übertragen. Die zeitliche Dauer dieser Kriterien ist wesentlich größer als die Dauer eines Datenzeichens. Eine evtl. auftretende Verkürzung oder Verlängerung der Wählzeichen infolge der Rückstellung der Frequenzteiler bleibt ohne Einfluß, da die zeitlichen Toleranzen für das Erkennen dieser Kriterien entsprechend groß sind.
• Der Speicher SP und die Schieberegister SR1 und SR2 werden vorteilhaft gleich der Länge eines Datenzeichens aufgeführt.
• Zur Erzielung noch größerer Toleranzbereiche für die TakL-schwankungen ist es möglich, jeweils zwei oder drei Zeichen zu speichern und dann parallel in den Speicher zu übernehmen und. auszugeben. Dies erfordert jedoch einen erhöhten Aufwand an Speichern und Schieberegistern. Die Frequenzteiler würden dann auf ein entsprechendes Teilungsverhältnis umgestellt.
• Die Übernahmeschaltung läßt sich digital mit im Handel erhältlichen integrierten Bausteinen aufbauen. Die Frequenzteiler sind bekannte Binärteiler mit Rückstelleingängen.
• 6 Patentansprüche 2 Figuren

Claims (6)

1. Patentansprüche 1. Verfahren zur zeitgerechten Übernahme der binär codierten Datenzeichen von einer ersten isochron arbeitenden Ubertragungsstrecke auf eine zweite isochron arbeitende Ubertragungsstrecke mit jeweils eigenem, aber nominell gleichem Takt der beiden Übertragungsstrecken in einem taktgesteuerten Datennetz, d a d u r c h g e k e n n z e i c h n e t, daß die auf der ersten Ubertragungsstrecke ankommenden binär codierten Datenzeichen mit in den Schrittmitten liegenden Taktimpulsen (T1') in ein Eingangsschieberegister (SR1) seriell eingeschoben werden, daß jeweils nach dem Einschieben eines Datenzeichens in das Schieberegiter (SR1) ein Übernahmeimpuls (T2) gebildet wird, der den Inhalt des Eingangsschieberegisters parallel in einen Zwischenspeicher (SP) eingibt, daß etwa in der Mitte zwischen zwei Übernahmeimpulsen (T2) vom Takt (T4) der zweiten übertragungsstrecke ein Ausgabeimpuls (T3) abgeleitet wird, der den Inhalt des Zwischenspeichers parallel in ein Ausgangsschieberegister (SR2) eingibt, welches mit dem Takt (T4') der zweiten Übertragungsstrecke seriell ausgelesen wird und daß beim Auftreten eines Vermittlungskriteriums die Übernahmeimpulse (T2) und/oder die Ausgabeimpulse (T3) in die festgelegten Ausgangszeitpunkte zurückgestellt werden.
2. 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die ankommenden binär codierten Daten am Eingang des Eingangsschieberegisters (SR1) anliegen und am Schiebetakteingang des Registers (SR1) der Takt (T1) der ersten Ubertragungsstrecke anliegt, daß die Ausgänge der einzelnen Zellen des Eingangsschieberegisters (SRl) parallel mit den Eingängen des Zwischenspeichers (SP) verbunden sind und der Takt tT1) der ersten Übertragungsstrecke an einem ersten Frequenzteiler (FT1) anliegt, der jeweils, nachdem ein Zeichen in das Eingangsschieberegister eingeschoben wurde, einen Übernahmeimpuls (T2) abgibt, der den Inhalt des Eingangsschieberegisters parallel in den Zwischenspeicher übernimmt, daß die Ausgänge der Zellen des Zwischenspeichers CSP)' mit den Eingängen der Zellen des Ausgangsschieberegisters (SR2) verbunden sind, an dessen Schiebetakteingang der Takt (T4) der zweiten Übertragungsstrecke anliegt, daß der Takt der zweiten Übertragungsstrecke an einem zweiten Frequenzteiler (FT2) anliegt, der jeweils nach einer Zeichendauer etwa in der Mitte zwischen zwei Übernahmeimpulsen (T2) einen Ausgabeimpuls (T3) abgilt, der den Speicherinhalt parallel in das Ausgangsschieberegister ausgibt und daß beim Auftreten eines Vermittlungskriteriums eine Schaltstufe (S1) das Kriterium erkennt und einen Rückstellimpuls abgibt, der an den entsprechenden Rückstelleingängen der Frequenzteiler (FT1, FT2> arliegt
3. 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e e n n z e i c h-ne t, daß die Schieberegister (SRi, SR2) und der Zwischenspeicher (SP) vorteilhaft ein Datenzeichen aufnehmen, und daß die Frequenzteiler (FT1 r FT2) ein Teilungsverhältnis entsprechend der Anzahl der Datenschritte in einem Datenzeichen aufweisen.
4. 4. Schaltungsanordnung nach Anspruch 3, d a du u r c h g e k e n n z e i c h n e t, daß am Schiebetakteingang der Schieberegister SR1, SR2) die positiven Flanken der Takte (T1, T4) anliegen und daß den Eingängen der Frequenzteiler (FT1, FT2) die negativen Flanken der Takte (T1, T4) über jeweils einen Inverter CII, 12) zugeführt sind.
5. 5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß die Schaltstufe (S1) die erste Übertragungsstrecke auf das Auftreten eines Vermitte lungskriteriums überwacht und beim Erkennen des Vermittlungskriteriums am Ausgang einen Rückstellimpuls abgibt.
6. 6 Schaltungsanordnung nach Anspruch 2, d a d u r C h g e k e n n z e i C h n e t, daß die Schieberegister (SR1, SR2) und der Zwischenspeicher (SP) mehrere Datenzeichen aufnehmen.

   L e e r s e i t e