DE2418582A1 - Mnos-transistor, insbesondere mnostransistor mit kurzer kanalzone, fuer kurze einschreibzeiten - Google Patents

Mnos-transistor, insbesondere mnostransistor mit kurzer kanalzone, fuer kurze einschreibzeiten

Info

Publication number
DE2418582A1
DE2418582A1 DE2418582A DE2418582A DE2418582A1 DE 2418582 A1 DE2418582 A1 DE 2418582A1 DE 2418582 A DE2418582 A DE 2418582A DE 2418582 A DE2418582 A DE 2418582A DE 2418582 A1 DE2418582 A1 DE 2418582A1
Authority
DE
Germany
Prior art keywords
channel zone
substrate
concentration
zone
mnos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2418582A
Other languages
English (en)
Other versions
DE2418582B2 (de
DE2418582C3 (de
Inventor
Karl Dr Ing Goser
Karlheinrich Dipl In Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742418582 priority Critical patent/DE2418582C3/de
Publication of DE2418582A1 publication Critical patent/DE2418582A1/de
Publication of DE2418582B2 publication Critical patent/DE2418582B2/de
Application granted granted Critical
Publication of DE2418582C3 publication Critical patent/DE2418582C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • MNOS-Transistor, insbesondere MNOS-Transistor mit kurzer Kanalzone, für kurze Einsohreibzeiten.
  • Die Erfindung betrifft einen MNOS-Transistor mit einem Substrat aus Halbleitermaterial vorgegebener Dotierung, einem Source- und einem Drain-Gebiet von gegenüber dem Substrat entgegengesetzter Dotierung, einer sich zwischen Source und Drain erstreckenden Kanalzone, und mit zwei über der Kanalzone befindlichen, aufeinanderliegenden Iso lierschichten, insbesondere MNOS-Transistor mit kurzer Kanalzone.
  • Ein MNOS-Transistor ist ein Isolierschicht-Feldeffekttransist#or, dessen Gateisolator aus zwei aneinandergrenzenden Isolierschichten, z.B. aus SiO2 und Si3N4, besteht, wobei an der Grenzfläche der beiden Isolierschichten Haftstellen vorhanden sind, die elektrische Ladungen tragen können.
  • Ein solcher Transistor weist je nach dem Ladungszustand der Haftstellen eine hohe oder niedrige Einsatzapannung, das ist diejenige Gatespannung, bei der der Transistor-in den leitenden Zustand gelangt, auf. Durch Anlegen einer Gatespannung vorgegebener Polarität und Höhe gelangen in einem solchen Transistor Ladungen aus dem Substrat an die Haftstellen bzw. von den Haftstellen in das Substrat. Je nachdem Ladungszustand der Haftstellen besitzt ein solcher MNOS-Transistor zwei verschiedene Zustände mit hoher bzw.
  • niedriger Einsatzapannung. Diese beiden Zustände können zur Speicherung der Information ~1" bzw. "Q" verwendet werden. Ein MNOS-Transistor kann damit als Speicherelement dienen.
  • Bei MNOS-Transistoren mit kurzer Kanalsone ist die Kanallänge des Transistors kürzer als das doppelte der Dicke der Raumladungszone, die sich bei Anliegen der Einschreib-Gatespannung um die Source- und Drain-Gebiete befindet. Solche MNOS-Transistoren mit kurzer Kanalzone haben den Vorteil, daß bei ihnen zum Einschreiben und Löschen der jeweiligen Information nur Spannungen einer Polarität, bezogen auf das Substrat, an die Elektroden angelegt werden brauchen. Diese Eigenschaft ermöglicht es, Speicheranordnungen in Ein-Kanal-Technik und die dazugehörigen Decodierschaltungen auf dem gleichen Substratkörper aufzubauen. Solche MNOS-Transistoren mit kurzer Kanalzone enthalten jedoch in der Verarmungszone, die bei Anlegen der Einschreibspannung um die Source-und Drain-Gebiete entsteht, nur sehr wenige bewegliche Ladungsträger, die zudem größtenteils in das Substrat abfließen. Der Transport von Ladungen zu den Haftstellen und damit der Einschreibvorgang, das Verschieben der Einsatzspannung, gehen daher relativ langsam mit einer Zeitdauer von etwa einer Millisekunde vor sich.
  • Der Brflndung liegt die Aufgabe zugrunde, einen NNOS-Transistor anzugeben, bei dem der Einschreibvorgang wesentlich schneller als in einer Millisekunde abläuft.
  • Diese Aufgabe wird bei einem wie eingangs beschriebenen MbffOS-Transistor erfindungsgemäß dadurch gelöst, daß in der Kanalzone des Transistors Dotiersto#fteilchen des im Substrat vorherrschenden Leit#fähigkeitstyps mit einer gegenüber dem Substrat mehrfach höheren Konzentration vorhanden sind. Während des Einschreibvorganges entstehen Ladungsträgerpaare in der Verarmungszone, von denen ein Teil durch die erste Isolierschicht hindurch zu den Ha ft stellen gelangt und damit den Einschreibvorgang beschleunigt Besonders vorteilhaft ist es, wenn die Konzentration der in der Kanalzone vorhandenen Dotierstoffteilchen von der an der ersten Isolierschicht angrenzenden Begrenzungsfläche der Kanalzone in der zu dieser Fläche senkrechten Richtung im Halbleiterkörper kontinuierlich abnimmt. Mit einer so chen Konzentrationsverteilung wird erreicht, daß bei Anlegen der zum Einschreiben notwendigen Spannung an die Gateelektrode einerseits und die Source- und Drain-Elektroden andererseits sich im Halbleiterkörper eine solche Feldstärkeverteilung einstellt , daß Ladungsträger aus einer gegenüber der Kanalzone dickeren oberflächennahen Schicht leichter durch die erste Isolierschicht hindurch zu den Haftstellen gelangen können als ohne dotierte Kanalzone. Dadurch wird der Einschreibvorgang ebenfalls beschleunigt.
  • Vorteilhafterweise wird ein solcher ENOS-Transistor so hergestellt, daß die im Gebiet der E2nalsone erhöhte Dotierstofikonzentration mit Ionenimplantation erzeugt wird. Mit dem Verfahren der lonenimplantation lassen sich auf einfache Weise genaue reproduzierbare Dotierstoffkonzentrationen erzeugen. Ebenso ist damit möglich, die gewünschte Eonzentrationaverteilung des Dotierstoffes im Gebiet der Kanalzone herzustellen.
  • Im folgenden wird ein Ausführungsbeispiel der Erfindung beschrieben und anhand der Figur näher erläutert.
  • In einem Halbleiterkörper 1 aus n-Silizium, der eine Konzen-14 15 n-Dotierstoffteilchen von 1014 der 3 tration an n-Dotierstoffteilchen von 1014 oder 1015 pro cm aufweist, sind zwei Gebiete 2, 3 p-dotiert, z.B. mit Bor.
  • Diese p-dotierten Gebiete haben zueinander einen Abstand von etwa 1 bis Sjum. Die zwischen den p-dotierten Gebieten liegende oberflächennahe Kanalzone 4 ist gegenüber dem darunterliegenden Teil des Halbleiterkörpers, dem Substrat, mehrfach höher n-dotiert, z.B. mit Phosphor, und hat eine 16 Dotierstoffkonzentration in der Größenordnung von 10 -bis 1018 Dotierstoffteilchen pro cm3. Die Dotierstoffkonzentration nimmt in dieser Kanalzone dabei von der Oberfläche 5 des Halbleiterkörpers zum Innern des Halbleiterkörpers hin kontinuierlich ab. Der Abfall der Konzentration ist so, daß in einer Tiefe von etwa /um unter der Oberfläche 5 die Konzentration an Dotierstoff die Hälfte des Wertes beträgt, der an der Oberfläche 5 vorherrscht. An der Oberfläche 5 angrenzend befindet sich über der Kanalzone 4 eine erste Isolierschicht 13 aus SiO2 von etwa 2 nm Dicke. Auf dieser SiO2-Schicht ist eine zweite Isolierschicht 14 aus Si3N>+ von etwa 50 nm Dicke aufgebracht. An der Grenzfläche 6 zwischen diesen beiden Isolierschichten befinden sich Haftstellen, die Ladungen tragen können. Auf der Si3N4-Schicht sowie auf den p-dotierten Gebieten des Halbleiterkörpers sind jeweils Metallschichten 7, 8, 9, z.B. aus Aluminium, aufgedampft oder aufgestäubt, an denen elektrische Zuleitungen 10, 11, 12 leitend befestigt sind, z.B. durch Anlöten oder Anlegieren.
  • Zum Einschreiben einer Information, z.B. von 1", werden die Elektroden 10 und 11 auf -40 Volt, die Elektrode 12 auf 0 Volt gelegt. Dadurch wird bewirkt, daß Elektronen auf Grund des Tunnel-Effektes aus dem Gebiet der Kanalzone durch die SiO2-Schicht hindurch zu den Haftstellen gelangen, an denen sie nach Erniedrigen der an den Elektroden 10 und 11 bzw. 12 liegenden Spannung haften bleiben. Die Einsatz spannung des Transistors ist durch diesen Vorgang verkleinert worden. Zur Besetzung der Haftstellen mit Elektronen muß die Spannung an den Elektroden etwa 0,01 ms anliegen.
  • 6 Patentansprüche 1 Figur

Claims (6)

  1. Patentansprüche MNOS-Transistor mit einem Substrat aus Halbleitermaterial vorgegebener Dotierung, einem Source- und einem Drain-Gebiet von gegenüber dem Substrat entgegengesetzter Dotierung, einer sich zwischen Source und Drain erstreckenden Kanalzone, und mit zwei über der Kanalzone. befindlichen, aufeinanderliegenden Isolierschichten, insbesondere MNOS-Transistor mit kurzer Kanalzone, dadurch g e k e n n -z e i c h n e t , daß in der Kanalzone (4) des Transistors Dotierstoffteilchen des im Substrat vorherrschenden Leitfähigkeitstyps mit einer gegenüber dem Substrat mehrfach höheren Konzentration vorhanden sind.
  2. 2. MNOS-Transistor nach Anspruch 1, dadurch g e k e n n --z e i c h n e t , daß die Konzentration der in der Kanalzone (4) vorhandenen Dotierstoffteilchen von der an der ersten Isolierschicht angrenzenden Begrenzungsfläche (5) der Kanalzone in der zu dieser Flache senkrechten Richtung im Halbleiterkörper kontinuierlich abnimmt.
  3. 3. MNOS-Transistor nach Anspruch 1 und 2, dadurch g e k e n nz e i c h n e t , daß die erste Isolierschicht (13) aus SiO2, die zweite Isolierschicht (14) aus Si3N4 besteht.
  4. 4. MNOS-Transistor nach einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t , daß der Halbleiterkörper (1) aus n-Silizium mit einer Dotierstoffkonzentration in der Größenordnung von 1014 oder 1015 Teilchen pro cm3 besteht.
  5. 5. MNOS-Transistor nach einem der Ansprüche 1 bis 4, dadurch g e k e n n z e i c h n e t , daß die Konzentration an Dotierstoffteilchen in der Kanalzone (4) in einer Größenordnung von 1016 bis 1018 Teilchen pro cm3 liegt.
  6. 6. Verfahren zur Dotierung der Kanalzone eines Transistors nach einem der Ansprüche 1 bis 5, dadurch g e k e n n -z e i c h n e t , daß Dotierstoffteilchen durch Ionenimplantation in das Gebiet der Kanalzone (4) gebracht werden.
DE19742418582 1974-04-17 1974-04-17 MNOS-Transistor, insbesondere MNOS-Transistor mit kurzer Kanalzone, für kurze Einschreibzeiten Expired DE2418582C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742418582 DE2418582C3 (de) 1974-04-17 1974-04-17 MNOS-Transistor, insbesondere MNOS-Transistor mit kurzer Kanalzone, für kurze Einschreibzeiten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742418582 DE2418582C3 (de) 1974-04-17 1974-04-17 MNOS-Transistor, insbesondere MNOS-Transistor mit kurzer Kanalzone, für kurze Einschreibzeiten

Publications (3)

Publication Number Publication Date
DE2418582A1 true DE2418582A1 (de) 1975-10-30
DE2418582B2 DE2418582B2 (de) 1977-12-29
DE2418582C3 DE2418582C3 (de) 1978-09-14

Family

ID=5913155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742418582 Expired DE2418582C3 (de) 1974-04-17 1974-04-17 MNOS-Transistor, insbesondere MNOS-Transistor mit kurzer Kanalzone, für kurze Einschreibzeiten

Country Status (1)

Country Link
DE (1) DE2418582C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020708A1 (de) * 1978-11-27 1981-01-07 Ncr Corporation Halbleiter-speichervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020708A1 (de) * 1978-11-27 1981-01-07 Ncr Corporation Halbleiter-speichervorrichtung
EP0020708A4 (de) * 1978-11-27 1983-03-07 Ncr Corp Halbleiter-speichervorrichtung.

Also Published As

Publication number Publication date
DE2418582B2 (de) 1977-12-29
DE2418582C3 (de) 1978-09-14

Similar Documents

Publication Publication Date Title
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2916884B2 (de) Programmierbare Halbleiterspeicherzelle
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE2503864B2 (de) Halbleiterbauelement
DE3236469A1 (de) Nichtfluechtiger speicher
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2954543C2 (de)
DE3231195A1 (de) Datenspeichervorrichtung
DE2063726A1 (de) Verfahren zum Herstellen eines MNOS-Speicherelements
DE2261250A1 (de) Als integrierte schaltung ausgebildeter negator
DE2418582A1 (de) Mnos-transistor, insbesondere mnostransistor mit kurzer kanalzone, fuer kurze einschreibzeiten
EP0006465B1 (de) Ladungsgekoppeltes Zwei-Kanal-Halbleiterbauelement
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
DE7132084U (de) Halbleiteranordnung vorzugsweise feldeffekttransistor
DE2321426C3 (de) Bipolarer Dünnschicht-Transistor
DE2044792A1 (de) Feldeffekt-Transistor
DE2325094A1 (de) Halbleiterspeicher
DE1439522A1 (de) Halbleiteranordnung
DE1464226C (de) Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen
DE2543677C3 (de) Dynamisches Halbleiterspeicherelement und Verfahren zu dessen Betrieb
DE2000092C3 (de) Anreicherungs-Isolierschicht-Feldeffekttransistor
DE2624409A1 (de) Schottky-transistor-logik
DE2444906A1 (de) Leistungsloser halbleiterspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee