DE2415863A1

DE2415863A1 - Vorrichtung zur messung der winkelbewegung eines koerpers

Info

Publication number: DE2415863A1
Application number: DE2415863A
Authority: DE
Inventors: Richard William Batchelor
Original assignee: Lucas Electrical Co Ltd
Current assignee: Lucas Electrical Co Ltd
Priority date: 1973-04-03
Filing date: 1974-04-02
Publication date: 1974-10-17
Also published as: AU6744174A; GB1470383A; FR2224756B1; JPS5759498B2; US3935537A; FR2224756A1; JPS5028372A; CS168473B2; IT1004088B; SE395319B; CA1040725A

Description

j NACHQERElCHTj

COHAUSZ & FLORACK

PATBNTANWALTSBUHO O Λ 15863

4 DÜSSELDORF 8CHUMANN8TH. 97

PATENTANWÄLTE: Dipl.-fng. W. COHAUSZ · Dipl.-lng. W. FLORACK · Dipl.-lng. R. KNAUF · Dr.-lng., Dipl.-Wirtsdi.-Infl. A. GERBER

The Lucas Electrical Company Limited

Well Street

GB-Birmingham . 1. April 1974

Vorrichtung zur Messung der Winkeltevegung eines

Körpers

Die Erfindung betrifft eine Vorrichtung zur Messung der Winkelbewegung eines Körpers, und ihr liegt die Aufgabe zugrunde, eine solche Vorrichtung in zweckmäßiger Form zu schaffen.

Die Erfindung besteht in einer Vorrichtung zur Messung der Winkelbewegung eines Körpers, gekennzeichnet durch einen Wandler zur Lieferung eines Signals, dessen Frequenz f. von der Winkelgeschwindigkeit des Körpers abhängt, eine Bezugsfrequenzquelle, die eine Bezugsfrequenz f liefert, einen (n + m)-Stufen-Binärzähler zum Zählen der Zahl von Bezugsimpulsen in der Zeitdauer 1/f , einen (n + m)-Stufen-Binärspeicher zum Empfangen einer Zählung vom Zähler dann, wenn dieser ein Signal vom Wandler empfängt, eine n-Stufen-Binärraten-Multiplizierschaltung mit einem ersten Eingang zum Empfangen der η am weenigsten signifikanten Ziffern des Speichers und mit einem zweiten Eingang zum Empfangen eine's Ausgangs signals von der Vorrichtung, wobei die Eatenmultiplizierschaltung zum Erzeugen einer Anzahl von Ausgangsimpulsen, die gleich der Zahl der an den ersten Eingang angelegten Impulse ist, während der Zeit eingerichtet ist, während der die Batenmultiplizierschaltung 2 binäre Impulse an dem zweiten Eingang empfängt, Dividfermittel zum Empfangen erster Eingangssignale, die gleich den m am meisten signifikanten Ziffern des Speichers bei Fehlen eines Ausgangssignals von der Hatenmultiplizierschaltung sind, und zum Empfangen von zweiten Eingangssignalen von der Bezugsquelle, wobei die Dividiermittel ein Ausgangssignal erzeugen, das das Ausgangs signal der Vorrichtung bildet und das

28 120 " .

Wa/fi · - 2 -

409842/0858

durch Dividieren des Frequen&bezugssignals durch das Signal bestimmt wird, das an den ersten Eingang der Dividiermittel angelegt wird, und Mittel zum Modifizieren des Ausgangssignals von den Dividiermitteln dann,. wenn ein Ausgangssignal von der Ratenmultiplizierschaltung erhalten wird, derart, daß 2 Ausgangsimpulse zwischen sukzessiven Eingangsimpulsen vom Wandler empfangen werden, wobei der maximale Wert von ■ ',/Ti < 2^ntm und der minimale Wert von £_χ/*_± ^ 2ⁿ igt.

ZveckmäSigerweise weisen die Mittel zum Modifizieren eine Logikeinheit auf, die zum Empfangen eines ersten Eingangssignals von den m am meisten signifikanten Bits des Speichers, eines zweiten Eingangssignals vom Ausgang der Eatenmultipliziersohaltung und .eines dritten Eingangssignals geschaltet sind, das durch das Ausgangssignal von den Dividiermitteln geliefert wird, derart, daß bei Fehlen eines Ausgangssignals von der Hatenmultiplizierschaltung das Ausgangssignal vom Speicher am Ausgang der Logikeinheit erscheint, während bei Vorhandensein eines Ausgangsisngals von der Eatenmultipliziersohaltung die Logikeinheit die Ausgangssignale vom Speicher um eins erhöht·

Alternativ weisen die Mittel zum Modifizieren eine Logikeinheit auf, die zum Empfangen eines ersten Eingangssignals von der Bezugsfrequenzquelle und eines zweiten Eingangssignals von dem Ausgang der Satenmultiplizierschaltung geschaltet ist, derart, daß bei Vorhandensein eines Ausgangssignals von der Eatenmultipliziersohaltung die Dividiermittel außer Funktion gesetzt werden. * ■ - .

Zweckmäßigerveise sind einstellbare Mittel zum Verringern der Zahl der-Impulse vorgesehen, die durch die Bezugsfrequenzquelle in den Zähler während der Zeitdauer 1/f. geschickt werden.

Zweckmäöigerweise sind einstellbare Mittel zur Verringerung der Zahl der Imöuls· vorgesehen, die duroh die Bezugsfrequenzquelle in die Dividieraittel während der Zeitdauer 1/f. geschickt werden.

Di· Erfindung ist nachstehend an Hand der Zeichnungen Eäher erläutert. In den Zeichnungen sindζ

4Q9842/085S " " ,

Fig. 1 ein Blockschaltbild, daß ein Ausftihrungebeispiel einer Vorrichtung gemäß der Erfindung darstellt,

Fig. 2 eine Abwandlung der in Fig. 1 gezeigten Schaltung, Fig. 3 eine weitere Abwandlung der in Fig. 1 gezeigten Schaltung und.

Fig. 4 ein Blockschaltbild, das ein weiteres Ausführungsbeispiel einer Vorrichtung gemäß der Erfindung darstellt.

Insbesondere auf Fig. 1 besugnehmend, ist die dort gezeigte Vorrichtung zum Messen der Drehzahl eines Körpers vorgesehen, und sie weist einen Wandler 6 auf, der im beschriebenen Ausführungsbeispiel eine Scheibe 11 hat, die einen feil des drehbaren Körpers bildet oder mit diesem drehbar ist und die vier im gleichen Winkelabstand angeordnete Magneten trägt. Der Wandler 10 weist ferner einen Detektor 13 in der Form einer Aufnahmewicklung auf, und diese Wicklung ist mit einem Eingang eines (n + m)-Bit-Binärzählers 14 verbunden, bei dem es sich im beschriebenen Aueführungebeispiel um einen 7-Bit-Binärtfähler handelt.

Die Vorrichtung weist ferner eine Bezugsfrequenzq«elle 15 auf, von der ein Ausgang mit einem zweiten Eingang des Zählers 14 und auch mit einem Eingang eines Dividiernetzwerks 16 verbunden ist. Der Ausgang des Hetzwerks 16 liefert eine Ausgangeverbindung für die Vorrichtung als Ganzes. Der. Zähler I4 ist zum Zählen der Zahl von Bezugefrequenzispulsen eingerichtet, die zwischen sukzessiven Eingangsimpulsen erzeugt werden, welche vom Detektor I3 empfangen werden, und der Zähler I4 ist mit einem Speicher 16a verbunden und so angeordnet, daß jedesmal dann, wenn ein Impuls vom Detektor 13 empfangen wird, die Zählung im Zähler I4 zum Speicher 16a übertragen wird und der Zähler I4 zurückgestellt wird.

Eine 4-Stufen-Binärratenaultiplizierschaltung I7 empfängt einen ersten Satz aus vier Eingängen, nämlich der vier am wenigsten signifikanten Ziffern des Speichers 16a, und sie erhält als zweiten Eingang die Auegangssignale von dem Dividiernetzwerk 16. Eine binäre Logikeinheit 18 ' empfängt als ein erstes Eingangssignal die drei am meisten signifikanten Ziffern des Speichers 16a, wobei ein zweites Eingangssignal eine binäres Signal vom Ausgang der binären Ratenmultiplizierschaltung I7 ist-

409842/0858

und emin drittes Eingangssignal vom Ausgang der Torrichtung kommt. Die Logikeinheit 18 liefert bei anpfang eines Impulses vom Ausgang des Dividiernetzwerks 16 -ohne Eingangssignal von der binären Eatenmultiplizierschaltung 17 Signale an das Dividiernetzwerk 16, die gleich den Ausgange-Signalen der drei am meisten Signifikaten Bite des Speichers 16a sind, jedoch wird bei Empfang eines Impulses von der binären Eatenmultipliziersohaltung 17 das Ausgangssignal von der Logikeinheit 18 um eins mehr als die Ausgangssignale von den drei am meisten signifikanten Sits des Speicher s 16a bewegt.

Venn im Betrieb beispielsweise die Frequenz ΐ_χ der FrequenzbezugBquelle 15 *1b 1 MHz angenommen wird, d.h. 1/f - 1 Mikrosekunde, und wenn beispielsweise angenommen wird, daß T, - 1/f. = 32 MikrοSekunden, wobei F. die Frequenz der Eingangssignale ist, die durch den Zähler 14 vom Detektor 13 empfangen werden, beträgt am Ende einer Eingangszeit T. die Zahl, die zum Speicher übermittelt worden ist, J2, die in beinärer Form 0100000 lautet. Die vier an wenigsten Signifikaten Bits dieser binären Zahl werden an den Satz erster Eingange der binären Eatenmultiplizierschaltung 17 angelegt, und die drei am meisten Signifikaten Bits werden an das Dividiernetzwerk duroh die binäre Logikeinheit 18 angelegt. Im beschriebenen Ausführungsbeispiel ist das Eingangssignal zur binären Eatenmultipliziersohaltung 17 eleich 0, so daß kein Ausgangssignal von der binären Ratenmultiplizierechaltung I7 vorhanden ist. Die Eingangs signale zu* Dividiernetzwerk 16 sind aber 010 in binärer form, d.h. 0,2, und deshalb erzeugt das Diridiernetzwerk 16 einen Ausgang alle zwei Impulse, die von der Bezugsfrequenzquelle 15 erzeugt werden. Die Eingangsimpulsrate f. wird also effektiv um 16 multipliziert.

In-dem nun beispielsweise die gleiche Bezugsquellenfrequenz f betrachtet wird, die gleich 1 MHz ist, wobei jedoch eine Zeitdauer T. betrachtet wird, die zwischen sukzessiven Eingangsimpulsen vom Detektor I5 liegt und 36 Mikrosekunden beträgt, beträgt die Zahl, die dem Speicher 16a nach einer Eingangezeitdauer T. übermittelt wird, 36, d.h. 0100100 in binärer Form. Der Eingang zum Dividiernetzwerk 16 durch die binäre Logikeinheit 18 beträgt 010, d.h. Q,2, wenn der Eingang zu diesem Dividiernetzwerk nicht durch die binäre Eatenmultiplizierschaltung I7 modifiziert

409842/0858 ""

wird. Der Eingang zur binären Hatenmultiplizierschaltung beträgt 0100, d.h. 0,4. Damit erfolgen für 16 (2⁴) Eingangsiapulse zur binären Multiplizierschaltung 17 vom Dividiernetzwerk 16, dh. in dem Zeitraum, bei dem die binäre Eatenmultipliziersohaltung 17 ein Spiel durchläuft, vier Ausgangsimpulse von der Multiplizierschaltung 17· Venn die binäre Ratenmultiplizier schaltung 17 keinen Einfluß auf das Dividiernetzwerk 16 hat, beträgt die Zahl der Ausgangsimpulse, die durch das Dividiernetawerk 16 während des Zeitraums von 36 MikroSekunden erzeugt werden, 18 anstelle der benötigten 16. Wenn ein Ausgangsimpuls von der binären Hatenmultipliziersohaltung I7 erhalten wird, wird jedoch der Eingang zum Dividiernetzwerk 16 um eins modifiziert, d.h. anstatt durch 2 zu teilen, dividiert das Dividiernetzwerk 16 duroh 3* Die Zeit, die benötigt wird, um durch 3 anstatt durch 2 zu teilen, beträgt 3 MikroSekunden anstatt 2 Mikr ο Sekunden. Der Ausgangsimpuls vom Dividiernetzwerk 16 wird also um 1 Mikrosekunde jedesmal! dann verzögert, wenn der Eingang zum Dividiernetzwerk 16 duroh die binäre Eatenmultipliziersohaltung I7 modifiziert wird. Im vorliegenden Ausführungsbeispiel sind für 16 Ausgangsimpuls· vom Dividiernetzwerk 16 16 Eingangsimpulse für die binäre Hatenmultipliziersohaltung 17 und damit 4 Ausgangsimpulse von dieser vorhanden. Die Gesamt verzögerung für 16 Ausgangsimpulse beträgt damit 4 MikroSekunden, und damit sind während der Zeitdauer 36 MikroSekunden 16 Ausgangsimpulse von dem Dividiernetzwerk 16 vorhanden, um damit sicherzustellen, daß die Vorrichtung eeffektiv die Eingangsfrequenz vom Detektor 13 um 16 multipliziert, d.h. (2⁴).

Die vorstehend beschriebene Vorrichtung verbessert also die Auflösung des Detektors I3 und die Ansprechzeit der anschließenden Verarbeitungsschaltungen. Ferner ermöglicht si* eine Verwendung des Detektors 13 zur relativ genauen Bestimmung der Vinkelverlagerung des Körpers 11 zusätzlich zu aoder als Alternative zu der Bestimmung der Drehzahl des Körpers 11.

Zusammenfassend: Venn 2 Ausgangsimpulse zwischen sukzessiven Eingangeimpulsen vom Detektor I3 erhalten werden sollen, ist ein (n + m)-Bit-Binärzähler 14 zusammen mit einem (n + m)-Bit-Speicher 16a vorgesehen, wobei die Frequenz der Bezugsfrequenzquelle f derart ist, dafl das Ma-

409842/0858 "⁶"_;

ximum von f /f ¹C 2^n+m. und ein. Miniraum von f /f_i ^ 2ⁿ ist. In diesem Fall· werden die η am venigsten signifikanten Ziffern des Speichers in die binäre Eatenmultipliziersehaltung 17 gegeben, und die m am meisten Signifikaten Ziffern des Speichers werden in die binäre Logikeinheit 18 gegeben.

In Fig. 2 ist eine Abwandlung aus 3?ig. 1 gezeigt, insofern, als eine weitere binäre Eatenmultipliziersohaltung 19. zwischen die Bezugsfrequenzquelle 15 und den Zähler 14 geschaltet ist, wobei der erste Eingang zum Dividiernetzwerk 16 mit der Verbindung zwischen der Bezugsfrequenzquelle 15 und der weiteren binären Ratenmultiplizierschaltung 19 verbunden ist. Wenn nun angenommen wird, daß die binäre Ratenmultipliziersohaltung I9 eine 4-Bit-Multiplizierschaltung ist und eine binäre Zahl 1100 hat, das heißt Dezimal 12, die an einen Satz ihrer Eingänge angelegt wird, empfängt dann, wenn f » 1 MHz und T. = 36 MikrοSekunden, der binäre Eatenmultiplizierer 19 zwischen zwei sukeeBsiven Eingangsimpulsen vom Detektor 15 56 Eingangsimpulse, und er übermittelt 56 1 12/16 « 27 Impulse vom Zähler I4 zum Speicher 16a. Der Effekt davon aus den Hest der Schaltung ist der, als ob die binäre Hatenmultiplizierschaltung 19 nicht vorhanden wäre und die Eingangezeitdauer 27 Mikrostkunden betrüge. Es sind also 16 Ausgangsimpulse in einer Zeitdauer von 27 Mikrosekunden vorhanden, und deshalb sind in einer Zeitdauer von J>6 Mikrosekunden eine größere Zahl von Ausgangsimpulsen vorhanden, um damit die Zahl von Ausgangsiapulsen zu erhöhen, die während der Zeitdauer T, erzeugt werden. Die Zahl der Impulse, die während der Zeitdauer T, erzeugt werden, kann durch Einstellung des binären Eingangs der binären Eatenmultiplizier- »chaltung I9 eingestellt werden.

In Pig. 3 der Zeichnungen ist eine weitere Abwandlung der in Pig. 1 gezeigten Sohaltung gezeigt, und zwar ist eine zusätzliche binäre Satenaultipliaieraohaltung 20 zwischen die Bezugsfrequenzquelle 15 und das Dividiernetzwerk 16 geschaltet, wobei der Zähler I4 mit der Verbindung zwischen der Bezugsfrequenzquelle 15 und der binären Batenmutliplizier-■ohaltunf 20 verbunden ist. Venn beispielsweise eine Bezugsfrequenz f - 1HHs und eine Zeitdauer T. » 336 Mikrosekunden angenommen wird, beträgt durch Anlegen von binären 1100 an den Satz Eingänge der binären.

- 7 -409842/0858

Eatenmultiplizierschaltung 20 die übertragene Zahl zum Speicher an Ende der Zeitdauer T. gleich 36, aber während dieser Zeitdauer T. erzeugt die binäre Ratenmuitiplizierschaltung 20 nur 36 χ 12/36 Impulse. Die Zahl der durch das Dividiernetzwerk in der Zeitdauer T. erzeugten Ausgangsimpulse verringert sich aleo dementsprechend.

In Fig. 4 1st eine Alternativanordnung für die Logikeinheit 18 der vorhergehenden AuBführungsbeispiele gezeigt. Die Ziffern der vorstehenden Ausführungsbeispiele sind beibehalten worden, wo die Funktionen die gleichen sind. Die Logikeinheit 18 ist durch eine andere Logikeinheit 21 ersetzt worden* die einen ersten Eingang von der Bezugsfrequenzquelle 15 und einen zweiten Eingang von dem Ausgang der Eatenmultiplizierschaltung 17 erhält. Der Ausgang von der Logikeinheit 21 wird zu einem dirtten Eingang der Dividiereinrichtung 16 geführt, die an ihrem ersten Anschluß direkt die m am meisten signifikanten Bits deB Speichers 16a erhält. Bei Empfang eines Impulses von der binären Ratenmultiplizierschaltung 17 schaltet die Logikeinheit 21 das Dividiernetzwerk 16 in einer solchen Weise aus, daß es kein neues Divisionsspiel wieder beginnen kann. Bei Empfang dee nächsten Impulses von der Frequenzbezugsquelle 15 nach dem Empfang eines Impulses von der binären Ratenmultiplizierschaltung-17 ermöglicht die Logikeinheit 21 dem Dividiernetzwerk, Diviiionsspiele wieder zu beginnen. Eb versteht sich, daß das Signal zum ersten Eingang des Dlvidiernetzwerke 16 immer gleich dem Auegang von den drei an mel-•ten signifikanten Bits des Speichers 16a ist, die Logikeinheit 21 hat aber dien gleichen Effekt der Erhöhung des Divisors um ein·.

Es versteht eich, daß zwar in den betreffenden Ausftihrungebeispielen binäre Stufen verwendet worden tetnd, die Erfindung aber auch auf jede« Grundnummerlerungssystem anwendbar ist, so daß folglich die binären Stufen durch Dezimalstufen ersetzt werden können. Der Ausgang von der auf Dezimalen basierenden Vorrichtung beträgt damit 10ⁿ während sukzessiver Eingangsimpulse vom Wandler. Dezimaleinstellmittel ersetzen die binären Einstellmittel im Dezimalsystem. Es versteht sich ferner, daß dann, wenn £_χ/£_± Όθ^η (Dezimal) oder<v2ⁿ (Binär), das erste Signal zur Dividiereinrichtung 0 ist, oder wenn £_χ/£_±^> iO^n+m(Dezimal) oder "P 2^n+m (Binär), ein irreführender Ausgang von der Vorrichtung ehalten wird< Um diese

4Q9842/0858

— α —

Schwierigkeit zu umgehend, ist die Torrichtung so eingerichtet, daß sie Ausgangeimpulse bei minimaler bzw. bei maximaler Bate liefert. Das kann dadurch erreicht werden, daß der Speicher 16a mit der Zahl 10 (Dezimal) oder mit 2 (Binär) vorgefüttert wird, immer dann, wenn die vom Zähler zu übermittelnde Zahl ^ 10ⁿ (Dezimal) oder 2ⁿ (Binär) ist, und indem der Zähler angehalten wird, wenn er die Zahl 10 ^n+m + 1 (Dezimal) bzw. 2^n+ffl + 1 (Binär) erreicht.

Ansprüche

409842/0858

Claims

Ansprüche

1. Vorrichtung zur Messung der Winkelbewegung eines Körpers, gekennzeichnet durch einen Wandler zur Lieferung eines Signals, dessen Frequenz f von der Winkelgeschwindigkeit des Körpers abhängt, eine Bezugsfrequenzquelle, die eine Bezugsfrequenz f liefert, einen (n + m)-Stufen-Binärzähler zum Zählen de: Zahl von Bezugsimpulsen in der Zeitdauer 1/f., einen (n + m)-Stufen-Binärspeicher zum Empfangen einer Zählung vom Zähler dann, wenn dieser ein Signal vom Wandler empfängt, eine n-Stufen-Binärraten-Multiplizierschaltung mit einem ersten Eingang zum Empfangen der η am wenigsten signifikanten Ziffern des Speichers und mit einem zweiten Eingang zum Empfangen eines Ausgangssignals von der Torrichtung, wobei die Satenmultiplizierschaltung zum Erzeugen einer Anzahl von Ausgangsimpulsen, die gleich der Zahl der an den ersten Eingang angelegten Impulse ist, während der Zeit eingerichtet ist, während der die Ratenmultiplizierschaltung 2 binäre Impulse an dem zweiten Eingang empfängt, Dividiermittel zum Empfangen erster Eingangsignale, die gleich den m am meisten signifikanten Ziffern des Speichers bei Fehlen eines Ausgangssingnals von der Ratenmultiplizierschaltung sind, und zum Empfangen von zweiten Eingangssignalen von der Bezugsquelle, wobei die Dividiermittel ein Ausgangssignal erzeugen, das das Ausgangssignal der Vorrichtung bildet und das duroh Dividieren des Frequenzbezugssignals durch das Signal bestimmt wird, das an den ersten Eingang der Dividiermittel angelegt wird, und Mittel zum Modifizieren des Ausgangssignals von den Dividiermitteln dann, wenn ein Ausgangssignal von der Satenmultiplizierschaltung erhalten wird, derart, daß 2 'Ausgangsimpulse zwischen sukzessiven Eingangsimpulsen vom Wandler empfangen werden, wobei der maximale Wert von f /f ^2^n+m und der minimale Wert von f /f > 2ⁿ ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Modifizieren eine Logikeinheit aufweisen, die zum Empfangen eines ersten Eingangssignals von den m am meisten signifikanten Bits des Speichers, eines zweiten Eingangssignals vom Ausgang der Hatenmultipliziersohaltung und eines dritten Eingangssignals geschaltet sind, das durch das Ausgangssignal von den Dividiermitteln geliefert wird, derart, daß bei Fehlen eines Ausgangsignals von der Eatenmultipliziersohaltung das Aus-

Wa/Ti " - 2 -

409842/0858

gangssignal vom Speicher am Ausgang der Logikeinheit erscheint, während bei Vorhandensein eines Ausgangssignals von der Eatenmultiplizierschaltung die Logikeinheit die Ausgangssignal vom Speicher um eins erhöht.

3· Vorrichtung nach Anspruch. 1, dadurch gekennzeichnet, daß die Mittel zum Modifizieren einee.Logikschaltung aufweisen, die zum Empfangen eines ersten Eingangssignals von der Bezugsfrequenz quelle und eines zweiten Eingangssignals von dem Ausgang der Batenmultiplizierschaltung geschaltet ist, derart, daß bei Vorhandensein eines Ausgangssignals von der Eatenmultiplizierschaltung die Mvidiermittel außer Punktion gesetzt werden.

4· Vorrichtung nach aeinem der Ansprüche 1 bis 3» gekennzeichnet durch einstellbare Mittel zum Verringern der Zahl der Impulse, die durch die Bezugsferequenzquelle in den Zähler während der Zeit 1/f. geschickt werden.

5· Vorrichtung nach einem- der Ansprüche 1 bis 4» gekennzeichnet durch Mittel, zum Verringern der Zahl der Impulse, die durch die Bezugsfrequenzquelle in die Dividiermittel während der Zeitdauer 1/f. geschickt werden.

409842/0853

Leerseite