DE4021268C2 - - Google Patents
Info
- Publication number
- DE4021268C2 DE4021268C2 DE4021268A DE4021268A DE4021268C2 DE 4021268 C2 DE4021268 C2 DE 4021268C2 DE 4021268 A DE4021268 A DE 4021268A DE 4021268 A DE4021268 A DE 4021268A DE 4021268 C2 DE4021268 C2 DE 4021268C2
- Authority
- DE
- Germany
- Prior art keywords
- flop
- output
- flip
- output signal
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
- Inverter Devices (AREA)
Description
Die Erfindung bezieht sich auf einen Pulsdauermodulations-
Signalgenerator, insbesondere zur Steuerung der Wellenform
von Ausgangsimpulsen in einem Mikrocomputer.
In Mikrocomputern verwendete PDM-Signalgeneratoren, wie sie
aus der JP-Druckschrift IEM-947A, Juni 1986, S. 59-65
bekannt sind, erzeugen in der Regel Impulsfolgen, bei denen
jede Periode mit dem gleichen Wert beginnt oder zumindest
der Anfangswert nicht während des PDM-Ausgangssignals
geändert werden kann. Dadurch wird die Vielfalt der
Signalformen, die erzielbar sind, und der Anwendungsbereich
des PDM-Signalgenerators erheblich eingeschränkt.
Der Erfindung liegt die Aufgabe zugrunde, einen PDM-Signal
generator anzugeben, bei dem der Anfangswert eines PDM-Sig
nals in irgendeiner beliebigen Periode während des PDM-Aus
gangssignals geändert werden kann.
Zur Lösung dieser Aufgabe enthält ein erfindungsgemäßer
PDM-Signalgenerator einen Taktgenerator zum Erzeugen von
Impulsen in regelmäßigen Abständen, einen Tastverhält
nis-Zeitgeber zum Erzeugen eines Impulses mit einer
bestimmten Dauer, wenn er durch einen durch den Perioden-
Zeitgeber erzeugten Impuls ausgelöst wird; ein Speichermit
tel zum Speichern eines Datenbits, das den gewünschten
Anfangswert darstellt, wobei das Speichermittel ein erstes
Ausgangssignal, das das gespeicherte Datenbit darstellt,
und ein zweites Ausgangssignal erzeugt, das die Umkehrung
des gespeicherten Datenbits darstellt; und ein RST-Flipflop
zum Erzeugen des Pulsdauermodulations-Signals mit einem
Setzeingang, dem durch das erste Ausgangssignal durchge
schaltete Impulse des Taktgenerators zugeführt werden, mit
einem Rücksetzeingang, dem durch das zweite Ausgangssignal
durchgeschaltete Impulse des Taktgenerators zugeführt
werden, und mit einem Triggereingang, dem Impulse des
Tastverhältnis-Zeitgebers zugeführt werden.
Die Erfindung wird nachstehend anhand der Zeichnung eines
bevorzugten Ausführungsbeispiels näher beschrieben. Es
zeigen:
Fig. 1 ein Blockschaltbild eines erfindungsgemäßen PDM-Sig
nalgenerators und
Fig. 2 ein Impulsdiagramm, das den Verlauf eines Ausgangs
signals des PDM-Signalgenerators nach Fig. 1 darstellt.
Nach Fig. 1 erzeugt ein Mikrocomputer ein PDM-Ausgangssig
nal mittels zweier programmgesteuerter Zeitgeber. Ein
Taktgenerator 1 steuert die Dauer einer Signalperiode durch
Erzeugen eines hohen Impulses in regelmäßigen Zeit
abständen. Bei dem Taktgenerator 1 kann es sich um einen
herkömmlichen Zähler handeln. Ein an den Taktgenerator 1
angeschlossener Tastverhältnis-Zeitgeber 2 steuert das
Tastverhältnis des Signals durch Erzeugen eines hohen
Impulses mit einer vorbestimmten Dauer, der bei jedem durch
den Taktgenerator 1 erzeugten lmpuls beginnt. Die Dauer des
durch den Tastverhältnis-Zeitgeber 2 erzeugten Impulses ist
programmgesteuert wählbar. Bei dem Tastverhältnis-Zeitgeber
2 kann es sich um einen herkömmlichen monostabilen
Multivibrator mit programmierbarer Impulsdauer handeln.
In einem Speichermittel, bei dem es sich nach Fig. 1 um ein
D-Flipflop 3 handelt, wird ein Datenbit gespeichert, das
den gewünschten Anfangswert des PDM-Signals darstellt. Das
am ersten Ausgang Q des D-Flipflop 3 auftretende Aus
gangssignal, das das gespeicherte Datenbit darstellt, und
die Ausgangsimpulse des Taktgenerators 1 werden einem
ersten Verknüpfungsglied in Form eines NAND-Glieds 4
zugeführt. Das am zweiten Ausgang des D-Flipflop 3
auftretende Ausgangssignal, das die Umkehrung des gespei
cherten Datenbits darstellt, und die Ausgangsimpulse des
Taktgenerators 1 werden einem zweiten Verknüpfungsglied in
Form eines NAND-Glieds 5 zugeführt.
Das PDM-Signal wird von einem flankengetriggerten RST-Flip
flop 6 mit einem Setzeingang S, einem Rücksetzeingang R und
einem Triggereingang T sowie Ausgängen Q und abgegeben.
Das RST-Flipflop 6 wird durch die Rückflanke eines
Eingangssignals am Rücksetzeingang R zurückgesetzt, so daß
am Ausgang Q ein niedriges und am Ausgang ein hohes
Signal auftritt. Durch die Rückflanke eines Eingangssignals
am Setzeingang S wird das RST-Flipflop 6 gesetzt, so daß an
seinem Ausgang Q ein hohes und an seinem Ausgang ein
niedriges Signal auftritt. Durch die Rückflanke eines
Eingangssignals am Triggereingang T wird das RST-Flipflop 6
gekippt, so daß sich die Zustände der Ausgangssignale an
den Ausgängen Q und umkehren. Dem Rücksetzeingang R wird
das Ausgangssignal des zweiten NAND-Gliedes 5, dem Setzein
gang S das Ausgangssignal des ersten NAND-Gliedes 4 und dem
Triggereingang T das Ausgangssignal des Tastverhältnis-
Zeitgebers 2 zugeführt.
Der Ausgang Q des RST-Flipflop 6 ist der Ausgang des
PDM-Signalgenerators. Der Ausgang des RST-Flipflop 6 wird
nicht benutzt.
Damit das PDM-Ausgangssignal bei einem hohen Wert beginnt,
wird ein einen hohen Wert darstellendes Datenbit in das
D-Flipflop 3 gesetzt, so daß am Ausgang Q des D-Flipflop 3
ein hohes und am Ausgang ein niedriges Ausgangssignal
auftritt. Das Ausgangssignal des ersten NAND-Gliedes 4
ändert sich daher entsprechend dem Ausgangssignal des
Taktgenerators 1, während das Ausgangssignal des zweiten
NAND-Gliedes 5 ständig seinen hohen Wert beibehält. Zu
Beginn der PDM-Periode erzeugt der Taktgenerator 1 einen
hohen Impuls, dessen Vorderflanke (ansteigende Flanke)
bewirkt, daß das Ausgangssignal des ersten NAND-Gliedes 4
auf einen niedrigen Wert abfällt, so daß das RST-Flipflop 6
gesetzt wird. Das Signal am Ausgang Q des RST-Flipflop 6
geht daher auf einen hohen Wert über.
Die Vorderflanke des Ausgangsimpulses des Taktgenerators 1
löst ferner den Tastverhältnis-Zeitgeber 2 aus, so daß
dieser mit der Abgabe eines hohen Impulses beginnt. Nach
einer programmgewählten Zeit geht das Ausgangssignal des
Tastverhältnis-Zeitgebers 2 auf einen niedrigen Wert über,
so daß am Triggereingang T des RST-Flipflop 6 eine
abfallende Flanke (Rückflanke) auftritt, die bewirkt, daß
das Ausgangssignal am Ausgang Q des RST-Flipflop 6 auf den
niedrigen Wert kippt.
Das Ausgangssignal des PDM-Signalgenerators geht daher zu
Beginn der Periode auf einen hohen Wert über, geht dann
nach einer programmgewählten Zeit auf einen niedrigen Wert
über und bleibt bis zu Beginn der nächsten Periode niedrig.
Damit das PDM-Ausgangssignal mit einem niedrigen Wert be
ginnt, wird ein einen niedrigen Wert darstellendes Datenbit
in das D-Flipflop 3 gesetzt, so daß das Ausgangssignal am
Ausgang Q des D-Flipflop 3 auf einen niedrigen Wert und das
Ausgangssignal am Ausgang auf einen hohen Wert übergeht.
Nunmehr ändert sich das Ausgangssignal des zweiten NAND-
Gliedes 5 entsprechend dem Ausgangssignal des Taktgenera
tors 1, während das Ausgangssignal des ersten NAND-Gliedes
4 ständig einen hohen Wert beibehält. Der hohe Ausgangsim
puls des Taktgenerators 1 setzt daher das RST-Flipflop 6
zurück, so daß das PDM-Ausgangssignal zu Beginn der Periode
auf einen niedrigen Wert übergeht, dann am Ende des
Ausgangsimpulses des Tastverhältnis-Zeitgebers 2 auf einen
hohen Wert übergeht und den hohen Wert bis zum Beginn der
nächsten Periode beibehält.
Fig. 2 zeigt ein Beispiel für den Verlauf eines Ausgangs
signals des neuen PDM-Signalgenerators. Die gestrichelten
vertikalen Linien stellen den Anfang von PDM-Perioden dar.
Vor dem Punkt A in Fig. 2 wird ein einen hohen Wert dar
stellendes Datenbit in das D-Flipflop 3 gesetzt und der
Tastverhältnis-Zeitgeber 2 auf ein Tastverhältnis von 50%
eingestellt. Während der zweiten Periode - vor dem Punkt B
- wird ein einen niedrigen Wert darstellendes Datenbit in
das D-Flipflop 3 gesetzt. Während der dritten Periode wird
das Tastverhältnis verlängert, d. h. vergrößert, und in der
vierten Periode - vor dem Punkt C - wird erneut ein einen
hohen Wert darstellendes Datenbit in das D-Flipflop 3
gesetzt. Auf diese Weise lassen sich hohe und niedrige
lmpulse mit beliebiger Dauer erzeugen.
Obwohl der Anfangswert in Fig. 2 nur in der zweiten und
vierten Periode geändert wird, läßt sich der Anfangswert
prinzipiell in jeder Periode ändern. Auf diese Weise lassen
sich Signale mit einem Verlauf erzeugen, der auf andere
Weise schwierig zu erzielen wäre. Insbesondere lassen sich
die zur Steuerung von Wechselrichtern für Dreiphasen-Wech
selstrommotoren erforderlichen Signale leicht erzeugen.
Abwandlungen des beschriebenen Ausführungsbeispiels können
z. B. darin bestehen, daß der Taktgenerator nach Fig. 1
niedrige Impulse anstelle von hohen Impulsen erzeugt und
die NAND-Glieder durch UND-, ODER- oder NOR-Glieder ersetzt
werden, je nachdem, ob die Eingänge R und S des RST-Flip
flop 6 durch eine Vorder- oder eine Rückflanke zum Rück
setzen oder Setzen anzusteuern sind und in Abhängigkeit von
der Logik des Ausgangssignals des Taktgenerators.
Claims (4)
1. Pulsdauermodulations-Signalgenerator zum Erzeugen von
Pulsdauermodulations-Signalen mit einem wählbaren Anfangs
wert, der aufweist:
einen Taktgenerator (1) zum Erzeugen von Impulsen in regelmäßigen Abständen;
einen Tastverhältnis-Zeitgeber (2) zum Erzeugen eines Impulses mit einer bestimmten Dauer, wenn er durch einen durch den Taktgenerator (1) erzeugten Impuls ausgelöst wird;
ein Speichermittel (3) zum Speichern eines Datenbits, das einen gewünschten Anfangswert darstellt, wobei das Speichermittel ein erstes Ausgangssignal, das das gespei cherte Datenbit darstellt, und ein zweites Ausgangssignal erzeugt, das die Umkehrung des gespeicherten Datenbits darstellt; und
ein RST-Flipflop (6) zum Erzeugen des Pulsdauermodula tions-Signals mit einem Setzeingang (S), dem durch das erste Ausgangssignal durchgeschaltete Impulse des Taktgene rators (1) zugeführt werden, mit einem Rücksetzeingang (R), dem durch das zweite Ausgangssignal durchgeschaltete Impulse des Taktgenerators zugeführt werden, und mit einem Triggereingang (T), dem Impulse des Tastverhältnis-Zeit gebers (2) zugeführt werden.
einen Taktgenerator (1) zum Erzeugen von Impulsen in regelmäßigen Abständen;
einen Tastverhältnis-Zeitgeber (2) zum Erzeugen eines Impulses mit einer bestimmten Dauer, wenn er durch einen durch den Taktgenerator (1) erzeugten Impuls ausgelöst wird;
ein Speichermittel (3) zum Speichern eines Datenbits, das einen gewünschten Anfangswert darstellt, wobei das Speichermittel ein erstes Ausgangssignal, das das gespei cherte Datenbit darstellt, und ein zweites Ausgangssignal erzeugt, das die Umkehrung des gespeicherten Datenbits darstellt; und
ein RST-Flipflop (6) zum Erzeugen des Pulsdauermodula tions-Signals mit einem Setzeingang (S), dem durch das erste Ausgangssignal durchgeschaltete Impulse des Taktgene rators (1) zugeführt werden, mit einem Rücksetzeingang (R), dem durch das zweite Ausgangssignal durchgeschaltete Impulse des Taktgenerators zugeführt werden, und mit einem Triggereingang (T), dem Impulse des Tastverhältnis-Zeit gebers (2) zugeführt werden.
2. Pulsdauermodulations-Signalgenerator nach Anspruch 1,
bei dem das Speichermittel ein D-Flipflop (3) mit Ausgängen Q und ist, die jeweils das gespeicherte Datenbit und dessen Umkehrung darstellen;
mit einem ersten Verknüpfungsglied (4), das am Taktgene rator (1) und am D-Flipflop angeschlossen ist, zum Durchschalten von Ausgangsimpulsen des Taktgenerators (1) in Abhängigkeit vom Ausgangssignal am Ausgang Q des D-Flipflop (3);
mit einem zweiten Verknüpfungsglied (5), das am Takt generator (1) und am D-Flipflop (3) angeschlossen ist, zum Durchschalten von Ausgangsimpulsen des Taktgenerators (1) in Abhängigkeit vom Ausgangssignal am Ausgang Q des D-Flipflop (3);
und wobei das RST-Flipflop (6) am ersten Verknüpfungs glied (4), am zweiten Verknüpfungsglied (5) und am Tastverhältnis-Zeitgeber (2) angeschlossen ist, durch das Ausgangssignal des ersten Verknüpfungsgliedes (4) gesetzt, durch das Ausgangssignal des zweiten Verknüpfungsgliedes (5) zurückgesetzt und durch das Ausgangssignal des Tastver hältnis-Zeitgebers (2) gekippt wird und wobei der Ausgang (Q) des RST-Flipflop (6) den Ausgang des Pulsdauermodula tions-Signalgenerators bildet.
bei dem das Speichermittel ein D-Flipflop (3) mit Ausgängen Q und ist, die jeweils das gespeicherte Datenbit und dessen Umkehrung darstellen;
mit einem ersten Verknüpfungsglied (4), das am Taktgene rator (1) und am D-Flipflop angeschlossen ist, zum Durchschalten von Ausgangsimpulsen des Taktgenerators (1) in Abhängigkeit vom Ausgangssignal am Ausgang Q des D-Flipflop (3);
mit einem zweiten Verknüpfungsglied (5), das am Takt generator (1) und am D-Flipflop (3) angeschlossen ist, zum Durchschalten von Ausgangsimpulsen des Taktgenerators (1) in Abhängigkeit vom Ausgangssignal am Ausgang Q des D-Flipflop (3);
und wobei das RST-Flipflop (6) am ersten Verknüpfungs glied (4), am zweiten Verknüpfungsglied (5) und am Tastverhältnis-Zeitgeber (2) angeschlossen ist, durch das Ausgangssignal des ersten Verknüpfungsgliedes (4) gesetzt, durch das Ausgangssignal des zweiten Verknüpfungsgliedes (5) zurückgesetzt und durch das Ausgangssignal des Tastver hältnis-Zeitgebers (2) gekippt wird und wobei der Ausgang (Q) des RST-Flipflop (6) den Ausgang des Pulsdauermodula tions-Signalgenerators bildet.
3. Pulsdauermodulations-Signalgenerator nach Anspruch 2,
bei dem das erste und zweite Verknüpfungsglied (4, 5)
NAND-Glieder sind.
4. Pulsdauermodulations-Signalgenerator nach einem der
Ansprüche 1 bis 37, bei dem das RST-Flipflop (6)
flankengetriggert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1176286A JPH0341815A (ja) | 1989-07-07 | 1989-07-07 | パルス幅変調波形発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4021268A1 DE4021268A1 (de) | 1991-01-17 |
DE4021268C2 true DE4021268C2 (de) | 1992-10-15 |
Family
ID=16010930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4021268A Granted DE4021268A1 (de) | 1989-07-07 | 1990-07-04 | Pulsdauermodulations-signalgenerator |
Country Status (3)
Country | Link |
---|---|
US (1) | US5093582A (de) |
JP (1) | JPH0341815A (de) |
DE (1) | DE4021268A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4303730C1 (de) * | 1993-02-04 | 1994-06-01 | Aeg Westinghouse Transport | Digitaler Pulsbreitenmodulator |
US6525501B1 (en) * | 2000-05-26 | 2003-02-25 | Motorola | Method and apparatus for accelerating communication between controllable devices |
AU2003276646A1 (en) * | 2002-12-10 | 2004-06-30 | Koninklijke Philips Electronics N.V. | Hardware/software implementation of a pwm with enhanced features using a standard microprocessor |
US20060214711A1 (en) * | 2005-03-24 | 2006-09-28 | Fick Preston F | Programmable pattern generator for digital power supply controller |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1560350A (en) * | 1923-04-03 | 1925-11-03 | Peter J Seferlis | Liquid-level indicator |
US3805167A (en) * | 1972-06-27 | 1974-04-16 | Telex Corp | Digital pulse generator with automatic duty cycle control |
US3840815A (en) * | 1973-06-14 | 1974-10-08 | Westinghouse Electric Corp | Programmable pulse width generator |
US3980960A (en) * | 1975-10-09 | 1976-09-14 | Computer Identics Corporation | Signal width and width ratio determining apparatus |
GB1573828A (en) * | 1977-06-09 | 1980-08-28 | Communications Patents Ltd | Fet power switching circuits |
US4330751A (en) * | 1979-12-03 | 1982-05-18 | Norlin Industries, Inc. | Programmable frequency and duty cycle tone signal generator |
JPH0292012A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | パルス発生回路 |
-
1989
- 1989-07-07 JP JP1176286A patent/JPH0341815A/ja active Pending
-
1990
- 1990-07-03 US US07/547,129 patent/US5093582A/en not_active Expired - Lifetime
- 1990-07-04 DE DE4021268A patent/DE4021268A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE4021268A1 (de) | 1991-01-17 |
US5093582A (en) | 1992-03-03 |
JPH0341815A (ja) | 1991-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
DE2711426A1 (de) | Frequenzvervielfacher | |
DE19546805A1 (de) | Impulsbreitenmodulationsschaltung | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
DE4021268C2 (de) | ||
DE2514529A1 (de) | Digitales dekodiersystem | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE2012819B2 (de) | Anordnung zum Umsetzen digitaler Daten von Parallel- in Seriendarstellung | |
DE1947555B2 (de) | ||
DE3119650A1 (de) | Funktionsgenerator | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
CH616788A5 (de) | ||
DE1449427C3 (de) | Schaltungsanordnung zur Auswertung von phasenmoduliert aufgezeichneten Daten | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE3005396C2 (de) | Schaltungsanordnung zur Gewinnung eines taktgebundenen Signals | |
DE1449554B2 (de) | Taktgeber fuer datenverarbeitende anlagen | |
DE2627830C2 (de) | System zur Verzögerung eines Signals | |
DE2913517A1 (de) | Digitales elektronisches zuendungssystem fuer einen brennkraftmotor | |
DE2431005C3 (de) | Kombinierte Frequenz- und Phasen-Vergleichsschaltung | |
DE2709380C2 (de) | Schaltungsanordnungen zur Ableitung eines Taktsignals bei Mehrphasennetzen | |
DE1137480B (de) | Taktgebeeinrichtung | |
DE2128800B2 (de) | Automatischer rhytmuserzeuger | |
DE2622878C2 (de) | Impulsgenerator zur funkenerosiven Metallbearbeitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |