DE2412127C2 - Schaltungsanordnung zur Regelung von Verstärkungseinrichtungen bei der HaIbduplex-Datensignalübertragung - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Regelung von Verstärkungseinrichtungen bei der HaIbduplex-Datensignalübertragung mit einem durch eine hinter der jeweiligen Verstärkungseinrichtung vom Datensignalübertragungsweg abgeleitete Regelgröße gesteuerten Integral-Regler, der eine Stellgröße zur Einstellung eines die Verstärkung einstellenden Stellgliedes liefert

Bei der Datensignalübertragung über Fernsprechkanäle und insbesondere über Zweidrahtleitungen wird der sogenannte Halbduplexbetrieb durchgeführt, bei dem zwischen zwei Teilnehmerstellen wechselseitig Datensignalblöcke und Quittungszeichen übertragen werden, um auch z. B. die Belastung der Übertragungseinrichtungen und Leitungen möglichst niedrig zu halten. Ein gesicherter Datensignalblock enthält beispielsweise 100 Zeichen mit einer gesamten Dauer von z. B. 120 msec bei einer Übertragungsgeschwindigkeit von 4800 Bd. Bei Durchführung des Halbduplexbetriebs ist aber ein Zeitaufwand für das wechselseitige Schalten der Datensignalblöcke und der Quittungszeichen erforderlich, der die zur Übertragung eines solchen Datensignalblocks erforderliche Zeit um ein mehrfaches übersteigt.

In Anbetracht dieser Verhältnisse ist es beim Halbduplexbetrieb erforderlich, die Umschaltung zwischen Senae- und Empfangsbetrieb der Übertragungseinrichtungen möglichst kurz zu realisieren, um für die eigentliche Datenübertragung ein Optimum an Zeit verfügbar zu haben.

An Übertragungsleitungen angeschaltete Datensignal- und Empfangsgeräte enthalten einen Regelverstärker, der ankommende Datensignale innerhalb eines vorgegebenen Pegelbereichs stets auf einen solchen Pegel verstärkt und Pegelschwankungen ausgleicht daß sie einwandfrei verarbeitet und ausgewertet werden können. Nun hat aber jeder Regelverstärker eine Regelzeitkonstante, die der oben dargestellten Forderung möglichst kurzer Umschaltezeiten zuwiderläuft. Wird nämlich beispielsweise eine Übertragungseinrichtung von Sendebetrieb auf Empfangsbetrieb umgeschaltet, so muß vor einer Auswertung ankommender Datensignale zunächst die Regelzeitkonstante ablaufen, nach der dann ein auswertbarer Datenpegel zur Verfügung steht. Wenn zusätzlich noch im Sinne einer möglichst hohen Übertragungsgeschwindigkeit bei vorgegebener Bandbreite kombinierte Modulationsarten, beispielsweise eine Phasen-Amplitudenmodulation, angewendet werden, um auch das Signal-Störverhältnis möglichst hoch zu halten, so treten die Nachteile einer derartigen Funktion besonders deutlich in Erscheinung.

Die Aufgabe der Erfindung besteht deshalb darin, eine Schaltungsanordnung der eingangs genannten Art so 7u verbessern, daß möglichst kurze Zeiten zur Herstellung eines auswertbaren Datenpegels bei Umschaltevorgängen zwischen verschiedenen Betriebsarten erforderlich sind. Hierzu soll eine Regelschaltung geschaffen werden, die einerseits während der Signalübertragung alle bestehenden Regelanforderungen erfüllt, jedoch bei einer Übertragungsunterbrechung und erneuten ankommenden Datensignalen praktisch sofort einen auswertbaren Signalpegel liefert.

Die Lösung dieser Aufgabe besteht erfindungsgemäß darin, daß ein abhängig von dem Pegel der ankommenden Datensignale steuerbarer Schalter in der Verbindung zwischen Regler und Stellglied einem Pufferspeicher vorgeordnet ist und daß die Ausgangssignale des Pufferspeichers und die Ausgangssignale des Reglers einen Differenzverstärker steuern, der eine den Regler auf einem vorbestimmten Regelzustand haltende

Steuergröße liefert

Mit dieser Schaltungsanordnung ist es laicht möglich, die vorstehend aufgezeigten Forder .mgen zu erfüllen. Ist der Schalter in der Verbindung zwischen Regler und Stellglied bei Vorhandensein eines ausreichenden Signalpegels geschlossen, so ist eine normale Regelsdileife verwirklicht, innerhalb der der Integralregler eine Stellgröße an das Stellglied liefert, so daß dieses innerhalb vorgegebener Grenzen den Pegel der empfangenen Datensignale konstant hält Wenn jedoch der Datensignalpegel un.er einen vorbestimmten Wert abfällt, für den eine Schaltschwelle festgelegt werden kann, so wird der Schalter geöffnet, und der dem Schalter nachgeordnete Pufferspeicher liefert den zuvor vorhandenes Wert der Stellgröße für die Zeit der Datenunterbrechung weiter an das Stellglied. Das ftellglied hält die Verstärkung auf dem Datensignaiübertragungsweg guf dem zuvor vorhandenen Wert, so daß bei neu ankommenden Datensignalen, die bei Halbduplexbetrieb gemäß Definition den vorher vorhandenen Pegel haben. sofort die vorgegebene Verstärkung wieder vorhanden ist. Dabei ist jedoch zu berücksichtigen, daß bei Fehlen einer weiteren Schaltungsmaßnahme der Integralregler während der Unterbrechung der Datensignale wegen des Fehlens einer Regelgröße sein Ausgangssignal ändern, d.h. »hochlaufen« würde, so daß bei erneutem Schließen des Schalters eine Vrrfälschung des Stellwertes auftreten würde. Hierzu ist nun gemäß einem weiteren Merkmal der Erfindung ein Differenzverstärker vorgesehen, der einerseits durch die Ausgangssignale des Pufferspeichers, also durch die an das Stellglied gelieferte Stellgröße, andererseits durch die Ausgangssignale des Reglers angesteuert wird. Tritt zwischen diese.) beiden Steuergrößen eine Differenz auf, was der Fall ist, wenn der Integralregler »hochläuft«, so kann dem Differenzverstärker ein Ausgangssignal entnommen werden, das am Eingang des Integralreglers zur Kompensation einer derartigen Signaländerung ausgenutzt werden kann.

Eine Schaltungsanordnung nach der Erfindung ger ligt allen Anforderungen des Halbduplexbetriebes. Sie gewährleistet schnelle Umschaltzeiten durch Speicherung der Stellgröße und kann durch die Ableitung eines den Signalpegei kennzeichnenden Signals in Datensignalübertragungsgeräten auch zur Pegelmeldung bekannter Art herausgezogen werden. Ferner kann sie eine Schaltervorrichtung steuern, mit der durch An- und Abschalten des Empfangskanals in der jeweiligen Einrichtung genaue definierte Ein-Aus-Zustände erzeugt werden können, so daß Fehlauswertungen durch Störsignale vermieden werden.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Figuren beschrieben. Es zeigt.

F i g. 1 eine Blockdarstellung des Grundprinzips der Erfindung und

F i g. 2 eine Möglichkeit der schaltungstechnischen Verwirklichung einzelner Komponenten des in F i g. t gezeigten Prinzips.

In F i g. 1 ist das Prinzip der Erfindung in Form einer Blockdarstellung gezeigt, die eine im Zuge eines Datenübertragungswegs erfolgende Verstärkungsregelung betrifft. Diese Anordnung kann einem Datenübertragungsgerät zugeordnet sein, dabei werden die Datensignale zwischen einem Eingang 1 und einem Ausgang 2 verstärkt und ihr Pegel geregelt. Ein Eingangsverstärker 3 verstärkt die am Eingang 1 eintreffenden Datensignale und liefert die verstärkten Signale an ein Stellelied 4. mit dem eine variable Dämpfung erzeugt werden kann, so daß abhängig von der Variation dieser Dämpfung der Pegel der Datensignal weitgehend konstant gehalten wird. Dem Stellglied 4 ist ein weiterer Verstärker 5 nachgeschaltet der an seinem Ausgang bzw. am Signalausgang 2 eine für den jeweiligen Zweck vorgegebene Ausgangsspannung der empfangenen Datensignale liefert

Zur Einstellung des Stellgliedes 4 ist eine Regelschleife vorgesehen, die einen Gleichrichter 6, einen Integralregler 7, einen Schalter 8, einen Pufferspeicher 9 und einen Verstärker 10 enthält Die Regelschleife erhält Signale mit der durch den Verstärker 5 erzeugten Signalspannung. Durch den Gleichrichter 6 werden diese Signale gleichgerichtet, so daß dieser eine Steuerspannung an den Integralregler 7 liefert, deren Höhe von dem Pegel der Datensignale hinter dem Verstärker 5 abhängt Ist der Schalter 8 geschlossen, so liefert der Integralregler 7 an seinem Ausgang eine Stellgröße, die die Einstellung des Stellgliedes 4 bewirkt. Die Stellgröße wird zuvor über einen Pufferspeicher 9 und einen Verstärker 10 geleitet so daß sie nach der Verstärkung einen an die Betriebsparameter des Stellgliedes 4 angepaßten Wert hat

Der Integralregler 7 hat eine Regelzeitkonstante, mit der der jeweilige Regelvorgang abläuft Wäre diese Regelzeitkonstante nicht vorhanden, so würde an das Stellglied 4 eine Stellgröße geliefert die analog allen Datensignalpegeländerungen, also entsprechend auch den Informationsänderungen zwischen einzelnen Datensignale verlaufen würde. Dies ist für eine Pegelregelung nicht erwünscht so daß eine Regelzeitkonstante vorgesehen sein muß. Diese erweist sich jedoch dann als nachteilig, wenn die in F i g. 1 gezeigte Anordnung beispielsweise durch eine Umschaltung zugeordneter Einrichtungen von Empfangsbetrieb auf Sendebetrieb für eine vorgegebene Zeit keine Datensignale erhält und erst danach wieder auf Empfangsbetrieb umgeschaltet wird und wieder Datensignale am Signaleingang 1 zugeführt werden. Mit dem ersten Datensignal erhält der Integralregler wieder eine zu seiner Funktion erforderliche Regelgröße, so daß er eine Stellgröße an das Stellglied 4 liefert. Diese Stellgröße wird jedoch mit einer Verzögerung erzeugt die der Regelzeitkonstante des Integralreglers 7 entspricht. Dies bedeutet, daß erst nach Ablauf dieser Zeitkonstante die Vorbedingung eines geregelten Pegelwertes erfüllt ist.

Um diesen Nachteil zu vermeiden, ist eine Anordnung zur Auswertung des Datensignalpegels und /.ur Erzeugung eines Pegelmeldesignals vorgesehen, die hinter dem Eingangsverstärker 3 an den Datenübertragungsweg angeschaltet ist. Diese Anordnung enthält eine Schwellenspannung 11, mit der der Pegel der empfangenen Datensignale auf das Überschreiten oder Unterschreiten eines vorgegebenen Schwellenwertes ausgewertet wird. Dieser Schwellenwert kann so eingestellt sein, daß die Schwellenschaltung 11 ein Ausgangssignal liefert, wenn Datensignale empfangen werden. Per Schalter 8 kann durch dieses Signal geschlossen werden. Wenn nun durch eine Empfangsunterbrechung die Datensignal fehlen, so verschwindet auch das Ausgangssignal der Schwellenschaltung 11, so daß der Schalter 8 geöffnet wird. Der Pufferspeicher 9 hat aber die zuvor erzeugte Stellgröße gespeichert und liefert diese weiter über den Verstärker 10 an das Stellglied 4. Somit bleibt die zuvor vorhandene Verstärkungseinstellung an dem Stellglied 4 bestehen. Wenn nach der Umschaltung auf den Empfangsbetrieb wieder Datensignale eintreffen, deren Pegel gemäß Voraussetzung

des Halbduplexbetriebes mit dem Pegel zuvor empfangener Datensignale übereinstimmt, so muß der Regelkreis nicht erst mit seiner Zeitkonstanten die Verstärkung auf den erforderlichen Wert einstellen, sondern die Schaltung ist bereits auf diesen Wert eingestellt, so daß schon mit Eintreffen des ersten Datensignals die Auswertung der vorgegebenen Signalspannung am Signalausgang 2 möglich ist.

Während einer Empfangsunterbrechung erhält der Integralregler 7 keine Regelgröße. Er würde also bei Fehlen dieser Regelgröße »hochlaufen«. Sein Ausgangssignal würde sich gegenüber dem zuvor herrschenden Schaltzustand ändern, was jedoch infolge der öffnung des Schalters 8 erst dann eine nachteilige Auswirkung auf das Stellgied 4 haben könnte, wenn der Schalter 8 bei Eintreffen neuer Datensignale wieder geschlossen wird. Um zu verhindern, daß dieser nachteilige Effekt eintritt, ist ein Differenzverstärker 12 vorgesehen, dessen beide Steuereingänge mit einem der Stellgröße entsprechenden Signal und mit dem Ausgangssignal des Integralreglers 7 angesteuert werden. Hierzu sind die beiden Eingänge mit dem Ausgang des Integralreglers 7 und mit dem Ausgang des Verstärkers 10 verbunden. Wenn nun während des geöffneten Zustands des Schalters 8 eine Differenz zwischen den beiden Eingangsgrößen des Differenzverstärkers 12 auftritt, die durch das »Hochlaufen« des Integralreglers 7 verursacht wird, so liefert der Differenzverstärker 12 ein Steuerglied an den Integralregler 7, durch das dieses »Hochlaufen« kompensiert werden kann.

Das Signal der Schwellenschaltung 11 steuert ferner über einen Inverter 13 einen Schalter 14, mit dem der Ausgang 2 bzw. der Empfangskanal auf Nullpotential gelegt werden kann, wenn das Signal der Schwellenschaltung 11 verschwindet. Dadurch wird auf dem Empfangskanal ein definierter Aus-Zustand geschaffen, durch den Fehlauswertungen durch Störsignale und Rauschen verhindert werden. Erscheint wieder ein Signal der Schwellenschaltung, so wird der Schalter 14 geöffnet.

In F i g. 2 ist eine Schaltungsanordnung nach der Erfindung in weiteren Einzelheiten dargestellt. Gleichartige Komponenten sind mit den in F i g. 1 verwendeten Bezugszeichen versehen. Es ist zu erkennen, daß das Regelglied 4 im wesentlichen aus zwei ohmschen Widerständen 41 und 42 und zwei Feldeffekttransistoren 43 und 44 gebildet ist, deren Steuerelektroden miteinander verbunden sind und das Ausgangssignal des Verstärkers 10 erhalten. Mit dieser Doppelanordnung zweier Widerstände und zweier Feldeffekttransistoren läßt sich ein sehr großer Regelbereich überstreichen. Feldeffekttransistoren haben bekanntlich das Verhalten nahezu ohmscher Widerstände und ermöglichen eine praktisch verzögerungsfreie Einstellung. Innerhalb des großen Regelbereichs wird durch die Doppelanordnung ferner der jeweilige lineare Teil der Transis'or-Kennlinie ausgenutzt Die Schaltung kann beispielsweise derart arbeiten, daß bei niedrigem Signalpegel die beiden Feldeffektransistoren 43 und 44 gesperrt sind and daß jede Pegelerhöhung eine Änderung der Stellgröße in positiver Richtung zur Folge hat. so daß die beiden Feldeffekttransistoren 43 und 44 leitend gesteuert werden. Dieser Vorgang setzt sich fort, bis am Eingang des Verstärkers 5 wieder ein solcher Pegelwert vorhanden ist der die vorgegebene Ausgangsspannung am Signalausgang 2 erzeugt

Der Signalausgang 2 rst mit jeweils einem Eingang zweier Operationsverstärker 61 und 62 verbunden, wobei durch geeignete Beschallung des invertierenden bzw. des nicht invertierenden Eingangs die Wirkung einer Doppelweggleichrichtung mit diesen beiden Verstärkern 61 und 62 erzielt wird, bei der keine Dioden-Schwellenspannungen vorhanden sind. Die Verstärker 61 und 62 liefern die eigentliche Regelgröße, die dem in F i g. 1 gezeigten Integralregler 7 über ein Kopplungsnetzwerk 73 zugeführt wird. Wie aus F i g. 2 hervorgeht, besteht dieser Integralregler aus einem Operationsverstärker 71, der mit einem Kondensator 72 einen lntegrierer bildet. Ein Eingang des Operationsverstärkers 71 wird mit der Regelgröße, also mit dem Ausgangssignal der beiden Verstärker 61 und 62 gespeist, wobei an diesem Eingang ferner eine Referenzspannung Vr über das Kopplungsnetzwerk 73 angeschaltet ist. Eine Abweichung der Ausgangsspannung der beiden Verstärker 61 und 62 von der Referenzspannung Vr bewirkt einen Regelvorgang bzw. das Auftreten einer Stellgröße am Ausgang des Verstärkers 71.

Die Stellgröße wird über einen MOS-Feldeffekttransistors 81 einem Kondensator 91 zugeführt, der dem in F i g. 1 gezeigten Pufferspeicher 9 entspricht. Der MOS-Feldeffekttransistor 81 bildet den in F i g. 1 gezeigten Schalter 8. Er hat eine isolierte Steuerelektrode und enthält somit, von außen gesehen, in keiner möglichen Stromrichtung eine Diodenstrecke. Dem Kondensator 91 ist der bereits beschriebene Verstärker 10 nachgeschaltet, der vorteilhaft ein hochohmiger Feldeffekttransistorverstärker ist. Das Ausgangssignal des Verstärkers 10 wird den beiden Steuerelektroden der Feldeffekttransistoren 43 und 44 zugeführt. In Verbindung mit einer Kapazität 91 von z. B. 1000 pF kann er eine Zeitkonstante von 5 see erzeugen.
Der MOS-Feldeffekttransistor 81 wird an seiner Steuerelektrode durch ein Signal gesteuert, das der in Fig. 1 gezeigten Schwellenschaltung 11 entnommen ist. Diese besteht, wie in F i g. 22 gezeigt, aus einem die Datensignalspannung hinter dem Eingangsverstärker 3 aufnehmenden und für den angestrebten Zweck auf einen geeignetgen Wert bringenden Verstärker 111, dessen Ausgangssignal auf ein Dioden- und Widerstandsnetzwerk gegeben wird, dessen Schaltschwelle durch Zenerdioden 112 und 113 verwirklicht ist. Diese sind einander gegensinnig geschaltet und erzeugen an zwei Widerständen 115 und 116 einen Spannungsabfall, sobald ihre Schwellenspannung überschritten wird. Beide Widerstände 115 und 116 sind über einen Invertierer 114 miteinander verbunden, so daß am Widerstand 116 eine Gleichspannung entsteht, wenn die Schwellenspannung der beiden Zenerdioden 112 und 113 für positive und negative Signalteile überschritten wird. Der dem Widerstand 116 parallelgeschaltete Kondensator 117 bewirkt eine Glättung dieser Spannung mit einer Zeitkonstanten, die wesentlich kleiner ist als die Regelzeitkonstante des Integralreglers 7 (F i g. t).

Die Schwellenspannung der beiden Zenerdioden 112 und 113 ist so festgelegt daß bei ihrem Unterschreiten ein sicheres Kriterium dafür gegeben ist daß keine Datensignale empfangen werden. Eine am Kondensator 117 auftretende Gleichspannung bietet also ein Kriterium dafür, daß Datensignale empfangen werden bzw. daß sich die gesamte Anordnung im Empfangszustand befindet Somit wird durch diese Gleichspannung der MOS-FeidefiekUranssstor 81 leitend gesteuert, so daß der bereits beschriebene Regelvorgang erfolgen kann. Wird die Schwellenspannung der beiden Zenerdioden 112 und 113 jedoch unterschritten, so wird der MOS-FeWeffekttransistor 81 gesperrt und der Kondensator

91 liefert die zuvor gespeicherte Stellgröße weiter an den Verstärker 10. Außerdem wird mit diesem Steuersignal der Feldeffekttransistor 14 über den Inverter gesteuert. Er öffnet, wenn genügend Pegel vorhanden ist; er schließt, wenn die Empfangspegelschwelle unterschritten wird. Dadurch werden eindeutige Ein-Aus-Zustände gewährleistet, die für einwandfreies Funktionieren eines Halbduplexbetriebs erforderlich sind.

Der bereits beschriebene Differenzverstärker Ii! liefert während dieser Zeit immer dann ein Ausgangssignal, wenn sich das Ausgangssignal des Operationsverstärkers 71 von der am Ausgang des Verstärkers auftretenden Stellgröße unterscheidet. Da das Aus-

gangssignal des Differenzverstärkers 12 über das Kopplungsnetzwerk 73 gleichfalls an den Steuereingang des Operationsverstärkers 71 geführt ist, kann es bei geeigneter Polarität den Steuereingang so beeinflussen, daß ein »Hochlaufen« des aus dem Operationsverstärker 71 und dem Kondensator 72 gebildeten Integrierers kompensiert wird. Somit ist gewährleistet, daß bei erneutem Durchschalten des Feldeffekttransistors 81 die Stellgröße am Ausgang des Verstärkers 10 unverändert bleibt, so daß bei einer Umschaltung vom Sende- auf den Empfangsbetrieb unmittelbar und verzögerungsfrei die vorgegebene Datensignalspannung am Signalausgang 2 zur Verfügung steht.

Hierzu 1 Blatt Zeichnungen

M rede

■■\jWef-• ;ii des ■••'ti der '••Vrbin-.■tnn er

meiner ■ der in π mm c η 'em die iirker 3 JC k LHlI

= £"·■■■ ·^:;: Zi-Pbvi!.

Yd. BeI-ertierer -ind 116 ■ wellenür posird Der iensator ■it einer

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zur Regelung von Verstärkungseinrichtungen bei der Halbduplex-Datensignalübertragung, mit einem durch eine hinter der jeweiligen Verstärkungseinrichtung vom Datenübertragungsweg abgeleitete Regelgröße gesteuerten Integralregler, der eine Stellgröße zur Einstellung eines die Verstärkung einstellenden Stellglie- >o des liefert, dadurch gekennzeichnet, daß ein abhängig von dem Pegel der ankommenden Datensignale steuerbarer Schalter (8) in der Verbindung zwischen Regler (7) unJ Stellglied (4) einem Pufferspeicher (9) vorgeordnet ist und daß die Ausgangssignale des Pufferspeichers (9) und die Ausgangssignale des Reglers (7) einen Differenzverstärker (12) steuern, der eine den Regler (7) auf einem vorbestimmten Regelzustand haltende Steuergröße liefert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der pegelabhängig steuerbare Schalter (8) durch eine Schwellenschaltung (11) steuerbar ist

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der pegelabhängig steuerbare Schalter (8) ein MOS-Feldeffekttransistor (81) ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Integralregler (7) durch einen Operationsverstärker (71) gebildet ist. der über eine Kapazität (72) gegengekoppelt ist und dessen Eingang auf einer festen Bezugsspannung (Vr) gehalten ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Pufferspeicher (9) ein Kondensator (91) ist, dem ein Feldeffekt-Operationsverstärker (10) nachgeschaltet ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang des Feldeffekt-Operationsverstärkers (10) mit zwei Steuereingängen des Stellgliedes (4) verbunden ist, die durch die Steuerelektroden zweier an den Datensignalübertragungsweg angeschalteter Feldeffekttransistören (43, 44) gebildet sind, wobei dem jeweiligen Anschaltepunkt an den Datensignalübertragungsweg ein in den Datensignalübertragungsweg eingeschleifter ohmscher Widerstand (41,42) vorgeschaltet ist.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der pegelabhängig steuerbare Schalter (8) ein Steuersignal für eine den Datensignalübertragungsweg hinter dem Steilglied (4) an- und abschaltende Schaltervorrichtung (14) liefert.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Schaltervorrichtung (14) ein Feldeffekttransistor ist, der den Datensignalübertragungsweg mit Nullpotential verbindet und dessen Steuerelektrode über einen Inverter (13) mit dem pegelabhängig steuerbaren Schalter (8) verbunden ist.