DE2543862C2 - Schaltungsanordnung zur Symmetrierung übertragener Signale in Fernmeldeanlagen, insbesondere in Datenübertragungsanlagen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Symmetrierung übertragener Signale in Fernmeldeanlagen, insbesondere in Datenübertragungsanlagen, bei der die aus einer getrennten Gleichrichtung der positiven und der negativen Signale gewonnenen Gleichspannungen gegensinnig addiert werden und die Summenspannung als Einstellgröße für ein Symmetrierglied dient.

Bei der Signalübertragung z. B. über MODEMS, Basisbandgeräte od. dgl. muß an der jeweiligen Empfangsstelle eine möglichst fehlerfreie Auswertung gewährleistet sein. Fehler können z. B. auf dem 5} Übertragungskanal verursacht werden. Hierdurch werden auch in fehlerfrei arbeitenden Auswertevorrichtungen falsche Auswerteergebnisse erzeugt. Ferner führen solche Fehler in den meisten Fällen auch zu einer Beeinträchtigung des Pegels der empfangenen Signale, ho Dies kann eine Verzerrung derart zur Folge haben, daß beispielsweise der Pegel der Signale einer zweiten Polarität zu klein, der Pegel der Signale der zweiten Polarität relativ dazu zu groß ist. Dies kommt im Effekt der Überlagerung einer Gleichspannung gleich. Wenn fts der Signalpegel von Signalen einer Polarität einen vorbestimmten Mindestwert an der Empfangsstelle nicht erreicht, so kann durch eine besondere Pegelüberwachung ein derartiger Fehler festgestellt und die Auswertung fehlerbehaftüter Signale verhindert werden. Andererseits ist aber durch einen derartigen Ausfall der Signalauswertung ein Informationsverlust gegeben, der möglichst vermieden werden soll. Deshalb ist es wünschenswert, die in beschriebener Weise verzerrten Signale zu entzerren bzw. zu symmetrieren.

Eine Schaltungsanordnung eingangs genannter Art, die z. B. aus der DT-AS 12 18 494 bekannt ist, ermöglicht eine Signalsymmetrierung. Durch die getrennte Gleichrichtung der positiven und der negativen Signale ergeben sich Gleichspannungen, deren Werte genau dem Pegelwert der positiven bzw. negativen Signale folgen. Eine Asymmetrie dieser Signale gegeneinander kann dann leicht dadurch erkannt werden, daß die beiden Gleichspannungen auf einen gemeinsamen Schaltungspunkt geführt, d.h. addiert werden. Die Summenspannung, die an diesem gemeinsamen Schaltungspunkt entsteht, gibt gleichzeitig das Maß der Asymmetrie der empfangenen Signale an. Hiermit wird unter Verwendung einer besonderen Hilfsspannung und eines Speicherkondensators eine Steuerfunktion auf das Symmetrierglied ausgeübt.

Die Symmetrierung der Signale soll nun aber möglichst verzögerungsfrei in möglichst weiten Grenzen erfolgen, so daß auch relativ kurzzeitige Pegelschwankungen der empfangenen Signale, die gleichfalls eine Verschiebung der Pegelwerte einer Polarität gegenüber denen der anderen Polarität zur Folge haben können, beseitigt werden.

Es ist deshalb Aufgabe der Erfindung, eine Schaltungsanordnung zur Symmetrierung von Signalen zu schaffen, die unsymmetrische Eingangssignale innerhalb weiter Grenzen verarbeiten kann und dazu geeignet ist, auch schnelle Signalwechsel zu erfasssen.

Eine Schaltungsanordnung der eingangs genannten Art ist zur Lösung dieser Aufgabe erfindungsgemäß derart ausgebildet, daß die Summenspannung über einen Integrator einen mit den empfangenen Signalen angesteuerten, die symmetrierten Signale abgebenden Verstärker als Bezugsspannung zugeführt ist.

Bei der Erfindung wird die Summenspannung nicht als Steuergröße, sondern als Regelgröße benutzt, um eine Schaltung zu regeln, die die Symmetrierung herbeiführt. Wenn die Summenspannung über den Integrator einem Verstärker als Bezugsspannung zugeführt wird, der die empfangenen Signale verstärkt abgibt, so ist es möglich, mit dem Ausgangssignal des Integrators, welches eine der Summenspannung proportional verlaufende Größe darstellt, den Verstärker so zu steuern, daß den empfangenen Signalen immer genau eine solche Gleichspannung überlagert wird, die die Asymmetrie, welche gleichfalls als eine überlagerte Gleichspannung anzusehen ist, kompensiert. Auf diese Weise ergibt sich insgesamt eine ohne besondere Hilfsspannung arbeitende und sehr einfach aufgebaute Regelschaltung, die am Ausgang des Verstärkers bei ein weiten Grenzen asymmetrischen Eingangssignalen immer symmetrische Ausgangssignale mit einem genauen Bezugspegel erzwingt und dabei auch schnelle Signalwechsel erfaßt, denn ein Speicherkondensator zur Haltung einer Steuerspannung ist nicht erforderlich.

Die DT-AS 21 45 937 beschreibt eine Schaltungsanordnung zur Entzerrung binärer Gleichstromzcichers mit linearen Signalflanken übereinstimmender Steilheit, hierbei erfolgt jedoch keine Symmetrierung, sondern es wird ein Schwellenwert erzeugt, der zur Wiederherstellung von Signallängen nach deren Verzerrung ausge-

nutzt wird. Abgesehen vom Fehlen eines Bezugspegels am Schaltungsausgang kann diese bekannte Anordnung durch ihr Steuerprinzip das nach der Erfindung vorgesehene Regelprinzip nicht nahelegen.

Vorteilhaft ist die Schaltungsanordnung so weiter ausgebildet, daß der Verstärker die Eingangsspannung für die zur getrennten Gleichrichtung vorgesehenen Gleichrichter liefert. Der Verstärker wird dann also zweifach ausgenutzt, einerseits zur Bereitstellung einer ausreichend hohen Ansteuerspannung für die Gleichrichter, andererseits als Stellglied für die vom Integrator abgegebene Regelgröße. Die Ausgänge der Gleichrichter sind zweckmäßig über gleichgroße Widerstände mit einem Schalter verbunden, der dem Integrator vorgeordnet ist. Über die gleichgroßen Widerstände ergibt sich eine Addition der Ausgangsspannungen der beiden Gleichrichter, und der Schalter ermöglicht eine Wirksamschaltung des Integrators für besondere Fälle, d. h. beispielsweise abhängig davon, wie groß die Asymmetrie der Eingangssignale ist. _Ά

In der zuvor beschriebenen Ausführungsform kann die Schaltungsanordnung derart abgewandelt sein, daß der Schalter durch das Ausgangssignal einer mit den differenzierten übertragenen Signalen angesteuerten monostabilen Schaltung betätigbar ist. Diese Weiterbil- _aJ dung der Erfindung hat den Vorteil, daß auch solche Doppelstromsignale, deren Dauer jeweils über die Regelzeitkonstante des Integrators hinausgehen, symmetriert werden können. Wenn nämlich die Eingangssignale im Rahmen der Regelzeitkonstante positive und negative Wechsel aufweisen — solche Signale werden auch als Random-Signale bezeichnet — so ist die Symmetrierung nicht mit Schwierigkeiten verbunden. Treten jedoch sogenannte Nicht-Randon-Signale auf, bei denen für längere Zeiten Gleichstromsignale einer j5 Polarität gesendet werden, so kann dies zur Folge haben, daß diese dauernd vorhandenen »asymmetrischen Signale« ausgeregelt werden, was nicht erwünscht ist. Um dies zu verhindern, ist bei der hier beschriebenen Weiterbildung der Erfindung die beson- ^ dere Steuerung des dem Integrator vorgeordneten Schalters vorgesehen. Wenn die differenzierten übertragenen Signale zur Steuerung einer monostabilen Schaltung dienen, so ist es möglich, abhängig von der Zeitkonstante der monostabilen Schaltung zwischen _4J einem ersten Zustand zu unterscheiden, in dem laufend Signalflanken auftreten, und einen zweiten Zustand festzustellen, bei dem für längere Zeit keine Signalflanken vorhanden sind. Solange SignalflanKen vorhanden sind, befindet sich die monostabile Schaltung in ihrer ersten, stabilen Schaltstellung und gibt ein Signal ab, welches den am Eingang des Integrators vorgesehenen Schalter geschlossen hält. Trifft jedoch für längere Zeit die über die Zeitkonstante der monostabilen Schaltung hinausgeht, keine Signalflanke ein, so nimmt die monostabile Schaltung ihren stabilen Zustand an und gibt ein den Schalter öffnendes Signal ab. Somit wird der Integrator vor dem beschriebenen Schaltungspunkt, an dem die beiden Gleichspannungen zusammengeführt sind, abgetrennt, und er speichert die jeweils zuvor ^₀ vorhandene Regelgröße, so daß diese erhalten bleibt. Dadurch wird verhindert, daß über längere Zeit anstehende Signale gleichbleibender Polarität gleichfalls im Sinne einer »Symmetrierung« ausgeregelt werden. (15

Die Erfindung wird im folgenden anhand der Figuren beschrieben. Es zeigt

Fig. 1 ein Ausführungsbeispiel einer SchaltungsanOrdnung nach der Erfindung zur Symmetrierung empfangener Doppelstromsignale in Datenübertragungsanlagen und

F i g. 2 Signalverläufe in der in F i g. 1 gezeigten Schaltungsanordnung.

In F i g. 1 ist eine Schaltungsanordnung dargestellt, die einen Eingang 1, einen Ausgang 2, einen zweiten Eingang 3 und einen dritten Eingang 4 besitzt. Dem Eingang 1 werden empfangene Doppelstromsignale zugeführt, die in symmetrierter Form am Ausgang 2 entnommen werden können. Dem Eingang 3 werden die differenzierten Doppelstromsignale, dem Eingang 4 ein Pegelmeldesignal zugeführt.

Der Eingang 1 ist mit einem Operationsverstärker 10 verbunden, dessen Verstärkungsgrad mit einem Eingangswiderstand 11 und einem Gegenkopplungswiderstand 12 eingestellt werden kann. Dieser Verstärker 10 liefert eine Ausgangsspannung, die so bemessen ist, daß sie zur Ansteuerung zweier Gleichrichter ausreicht, die aus Operationsverstärkern 13 und 20 sowie diesen nachgeschalteten Halbleiterdioden 16, 17 und 23, 24 aufgebaut sind. Der Gleichrichter 13 dient zur Gleichrichtung der positiven Signalanteile, der Gleichrichter 20 zur Gleichrichtung der negativen Signalanteile. Jeder Gleichrichter 13 bzw. 20 ist an seinem invertierenden Eingang über einen Widerstand 14 bzw. 21 mit Bezugspotential verbunden. Die vom Verstärker 10 abgegebene Spannung wird jeweils dem nicht invertierenden Eingang zugeführt.

Die Ausgänge der Gleichrichter sind durch einen Widerstand 15 bzw. 22 und einen Kondensator 18 bzw. 25 gebildet. Am jeweiligen Kondensator 18 bzw. 25 entsteht somit eine Gleichspannung, deren Wert dem Pegel der jeweils gleichgerichteten positiven bzw. negativen Signalanteile folgt. Die an den beiden Kondensatoren 18 und 25 entstehenden Gleichspannungen sind über Widerstände 19 und 26 an einem gemeinsamen Schaltungspunkt 27 zusammengeführt. Wenn das Eingangssignal am Schaltungseingang 1 im Idealfall ein symmetrisches Signal ist, so entsteht also im am gemeinsamen Schaltungspunkt 27 eine Spannung mit dem Wert Null, da die beiden Gleichrichter, die gleichartig dimensioniert sind, gleichgroße Gleichspannungen liefern. Tritt jedoch an den Eingangssignalen eine Unsymmetrie auf, die zur Folge hat, daß die Augenblickswerte der Signalanteile erster Polarität gegenüber den Augenblickswerten der Signalanteile zweiter Polarität unterschiedlich sind, so tritt am gemeinsamen Schaltungspunkt 27 eine Spannung auf, die der Differenz der dann unterschiedlichen beiden gleichgerichteten Spannungen entspricht.

Eine Gleichspannung am gemeinsamen Schaltungspunkt 27 bewirkt, daß über einen Transistorschalter 28, der vorzugsweise als MOS-Feldeffekttransistor ausgeführt ist, ein Integrator angesteuert wird, der aus einem Operationsverstärker 29 mit parallelgeschaltetem Integrationskondensator 30 aufgebaut ist. Der nicht invertierende Eingang dieses Operationsverstärkers 29 ist mit Bezugspotential verbunden, die Steuerspannung wird dem invertierenden Eingang zugeführt. Die dem Integrator zugeführte Spannung steuert diesen so, daß an seinem Ausgang ein Steuersignal abgenommen werden kann, dessen Verlauf und Größe als Regelgröße verwendet werden kann, um über den nicht invertierenden Eingang den Verstärker 10 jeweils so einzustellen, daß an seinem Ausgang, dem Schaltungsausgang 2, ein symmetriertes Doppelstromsignal abgegeben wird. Dem nicht invertierenden Eingang des Operationsver-

stärkers 10 kann nämlich immer eine solche Spannung zugeführt werden, daß gerade der die Unsymmetrie bewirkende Gleichanteil der Eingangssignale aufgehoben bzw. kompensiert wird. Auf diese Weise wird am Schaltungsausgang 2 laufend ein symmetriertes Ausgangssignal erzwungen.

Die Schaltunganordnung hat eine Einregelzeit, die durch die mit den Kapazitäten 18, 25 und 30 sowie mit den zugehörigen ohmschen Widerständen dimensionierten Zeitkonstanten bestimmt ist.

Die Schaltungsanordnung arbeitet in der zuvor beschriebenen Form so, daß Doppelstromsignale Symmetrien werden, die innerhalb der Regelzeitkonstante positive und negative Wechsel aufweisen, solche Signale werden auch als Random-Signale bezeichnet. 1)

Um nun zu vermeiden, daß über die Regelzeitkonstante hinausgehende gleichbleibende Eingangssignale einer Polarität gleichfalls ausgeregelt werden, ist eine monostabile Schaltung 32 vorgesehen, die über den Schaltungseingang 3 mit differenzierten Doppelstrom- to Signalen angesteuert wird. Die monostabile Schaltung

32 ist eine retriggerbare Schaltung und bewirkt, daß je nach ihrem Ausgangssignal der MOS-Feldeffekttransistor 28 gesperrt werden kann, so daß dann der Integrator 29, 30 als Speicheranordnung arbeitet und ij den jeweils zuletzt abgegebenen Wert als Regelgröße an den Operationsverstärker 10 weiterliefert. Die monostabile Schaltung 32 arbeitet nämlich derart, daß mit ihr das Vorhandensein bzw. NichtVorhandensein von Doppelstromsignalflanken festgestellt werden jo kann. Werden der monostabilen Schaltung 32 die differenzierten Doppelstromsignale zugeführt, so bleibt sie laufend in ihrer instabilen Stellung, da mit jeder Signalflanke, deren Abstand kleiner ist als die Zeitkonstante der monostabilen Schaltung 32, eine jj erneute Ansteuerung bzw. ein erneutes Kippen in den instabilen Zustand erfolgt. Für diesen Zustand bleibt durch das entsprechende Ausgangssignal der MOS-Feldeffekttransistor 28 leitend gesteuert, so daß die Schaltungsanordnung in der vorstehend beschriebe- #> nen Weise funktioniert. Stehen jedoch für eine Zeit, die über die Zeitkonstante der monostabilen Schaltung 32 hinausgeht, keine Signalflanken zur Verfügung, so nimmt die moiiostabile Schaltung 32 ihren stabilen Zustand an und gibt ein Signal ab, durch das der MOS-Feldeffekttransistor 28 gesperrt wird und die beschriebene Funktion des Integrators 29, 30 als Speichereinrichtung verwirklicht wird.

Der monostabilen Schaltung 32 ist ein NAND-Glied

33 nachgeschaltet, dessen Ausgang mit der Steuerelek- jo trode des MOS-FeldeffekUransistors 28 verbunden ist. Der zweite Eingang des NAND-Gliedes 33 ist mit dem Schaltungseingang 4 verbunden, dem ein Pegelmeldesignal zugeführt wird. Ein derartiges Pegelmeldesignal wird bei Signalübertragungen erzeugt, um einen für die \s Signalauswertung ausreichenden Pegel der empfangenen Signale zu kennzeichnen. Das NAND-Glied 33 bewirkt, daß eine Entzerrung empfangener Signale auch dann stattfindet, wenn kein Pegelmeldesignal über den Schaltungseingang 4 zugeführt wird, d. h. wenn der Pegel der empfangenen Signale an sich für eine Signalauswertung nicht ausreicht. Wenn die empfangenen Signale Symmetrien sind, kann dieser Zustand sich infolge der Entzerrung allerdings ändern. Andererseits bewirkt das NAND-Glied 33 aber auch eine Durchschaltung des MOS-Feldeffekttransistors 28, wenn Polaritätswechsel der empfangenen Signale vorliegen und das ordnungsgemäße Pegelmeldesignal über den Schaltungseingang 4 zugeführt wird. Ferner erfolgt die Abgabe eines den MOS-Feldeffekttransistor 28 sperrenden Signals, wenn zwar ein Pegeimeldesignal über den Schaltungseingang 4 zugeführt wird, jedoch keine Polaritätswechsel der empfangenen Signale auftreten, sondern nur ein Dauersignal positiver oder negativer Polarität bzw. kein Eingangssignal zugeführt wird. In diesem Falle wird dann die Arbeitsweise des Integrators 29,30 als eine Speichervorrichtung ausgenutzt.

F i g. 2 zeigt Signalverläufe für den Schaltungseingang 1, den Schaltungsausgang 2 und den Ausgang des Integrators 29, 30. Diese Signalverläufe sind entsprechend mit 1, 2 und 29 bezeichnet. Der Signalverlauf 1 stellt ein Doppelstromsignal dar, dem in einem Teil seines Verlaufes eine sinusförmige Störung überlagert ist, die beispielsweise auf der Übertragungsleitung durch ein Störsignal von 50 Hz erzeugt sein kann. Auf diese Signalverzerrung folgen noch zwei weitere beispielsweise Verzerrungen, die einerseits ein Überwiegen der positiven Signalanteile, andererseits ein Überwiegen der negativen Signalanteile zur Folge haben.

Der Signalverlauf 2 zeigt nun das Ergebnis, das mit der in F i g. 1 gezeigten Schaltungsanordnung erreicht wird. Es ist zu erkennen, daß am Schaltungsausgang 2 ein symmetriertes Signal auftritt, welches einerseits die sinusförmige Störung nicht mehr erkennen läßt, andererseits auch den Übergang der beiden anderen beschriebenen Verzerrungen in den symmetrierten Zustand zeigt. Diese Entzerrung wird durch das bei 29 dargestellte Ausgangssignal des Integrators 29/30 möglich, welches als Regelgröße dem nicht invertierenden Eingang des Operationsverstärkers 10 zugeführt wird. Wie zu erkennen ist, folgt dieses Regelsignal genau dem Verlauf der dem bei 1 gezeigten Eingangssignal überlagerten Störgröße. Bei einem Polaritätswechsel dieser Störgröße tritt auch ein Wechsel des Regelsignals auf. Für einen längeren Dauerzustand gleichbleibender Amplitude, wie er für das Eingangssignal 1 im rechten Teil der F i g. 2 dargestellt ist, erfolgt der beschriebene Speicherbetrieb des Integrators 29, 30 durch Sperrung des MOS-Fe!deffekttransistors 28. Dieser Speicherbetrieb ist in F i g. 2 bei 29 gestrichelt dargestellt.

Die Erfindung wurde vorstehend in einem Ausführungsbeispiel für impulsförmige Doppelstromsignale beschrieben. Für den Fachmann ist jedoch erkennbar daß die Erfindung in gleicher Weise auch auf Signale anderer Art, beispielsweise auf sinusförmige Signale angewendet werden kann.

Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltungsanordnung zur Symmetn .ng übertragener Signale in Fernmeldeanlagen, insbesondere in Datenübertragungsanlagen, bei der die aus einer getrennten Gleichrichtung der positiven und der negativen Signale gewonnenen Gleichspannungen gegensinnig addiert werden und die Summeinspannung als Einstellgröße für ein Symmetrierglied dient, ι ο dadurch gekennzeichnet, daß die Summenspannung über einen Integrator (29, 30) einem mit den empfangenen Signalen angesteuerten, die symmetrierten Signale abgebenden Verstärker (10) als Bezugsspannung zugeführt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärker (10) die Eingangsspannung für die zu getrennten Gleichrichtung vorgesehenen Gleichrichter (13, 17; 20, 24) liefert.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausgänge der Gleichrichter (13,16,17; 20,23,24) über gleichgroße Widerstände (19, 26) mit einem Schalter (28) verbunden sind, der dem Integrator (29, 30) vorgeordnet ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Schalter (28) durch das Ausgangssignal einer mit den differenzierten übertragenen Signalen angesteuerten monostabilen Schaltung (32) betätigbar ist.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Schalter (28) ein MOS-Feldeffekttransistorschalter und der Integrator (29,30) ein Feldeffekt-Operationsverstärker (29) mit zugehörigem lntegrationskondensator (30) ist.

6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Gleichrichter aus einem Operationsverstärker (13, 20) mit diesem nachgeschalteter Gleichrichterdiode (17,24) gebildet ist.