DE2409345A1

DE2409345A1 - Von schalterprellen freier schaltkreis

Info

Publication number: DE2409345A1
Application number: DE2409345A
Authority: DE
Inventors: Kenji Hamada
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1973-03-26
Filing date: 1974-02-27
Publication date: 1974-10-17
Also published as: DE2409345B2; US3925682A; JPS5423532B2; JPS49122924A; DE2409345C3

Description

2A09345

G-SW- 522

ALPS ELJi)Ol¹RlC CO., Ll¹D.

1-7 Yukigaya Otsuka-Cho, Ota-Ku, 'l'okyo 145» Japan

Von Schalterprellen freier Schaltkreis

Die Erfindung bezieht sich auf einen von Schalterprellen freien Schaltkreis, um eine falsche Betätigung infolge Schalterprellens zu verhindern. Durch Schalterprellen kann verursacht werden, daß nur ein einziger Ein-Aus-Vorgang z.B. eines Tastenschalters mehrere Eingangssignale wie bei der Eingabe eines Eingangssignals in einen Rechner oder das angeschlossene Gerät durch. Verwendung einer Tastaturvorrichtung erzeugt.

Bei der bekannten Tastatur-Schaltvorrichtung mit Reed-Schaltern, mechanischen Kontaktschaltern, Gummikontaktschaltern mit leitendem Gummi oder dergleichen tritt unvermeidbar ein unstabiles Schließen und Unterbrechen des Kontakts auf, d.h. ein Schalterprellen, das ein sehr wichtiger Grund für falsche Operationen bei Steuervorgängen entsprechend Ausgangsimpulsen, die von der Tastatur-Schaltvorrichtung erzeugt werden.

Um diese falschen Operationen zu verhindern, wurden bisher die Einschwing- Eigenschaften während der Ladung oder Entladung eines CR-Integrators verwendet, wobei die Zeit-

409842/0989

konstante des CR-Integrators etwas größer als die Schalterprelldauer gewählt wird, um das Schalterprellen zu absorbieren. Das Ausgangssignal des CR-Integrators wird über einen Formierkreis geleitet, um einen gewünschten Ausgangsimpuls zu erhalten.

Da jedoch die obige Einrichtung eine erheblich lange Signalspeicherzeit nach dem öffnen eines Tastenschalters erfordert, kommt es häufig vor, daß sich· die Signalspeicherzeit und ein nachfolgender Tastendruck zeitlich überlappen, wenn Tastenschalter an einer einzigen Frontplatte wie einer Tastatur vorhanden sind, die von beiden Händen eines Operators mit erheblich hoher Tastendruckwiederholgeschwindigkeit gedrückt werden. Dies führt dazu, daß die Anzahl der Ausgangssignale von der Tastendruckfolgezahl verschieden ist und es daher nicht möglich ist, Steuerinformationen mit hoher Genauigkeit wiederzugeben.

Der Erfindung liegt die Aufgabe zugrunde, die oben erwähnten Nachteile der bekannten Schaltungsanordnung zur Verhinderung falscher Operationen infolge Schalterprellens, d.h. der bekannten, von Schalterprellen freien Schaltungsanordnung zu vermeiden und eine von Schalterprellen freie Schaltungsanordnung zu schaffen, die z.B. für eine Tastatur-Schal tvorrichtung geeignet ist. Eine derartige Schaltungsanordnung soll nach dem öffnen eines Tastenschalters keine Signalspeicherung mehr durchführen, um das Oberlappen aufeinanderfolgender Signalausgangssignale zu beseitigen, d.h. mit hoher Genauigkeit die Wiedergabe von Steuerinformationen zu ermöglichen, die durch manuelle Betätigung von Tastenschaltern erzeugt werden.

Gemäß der Erfindung wird ein Steuereingangssignal, das Schalterprellkomponenten enthält, die durch manuellen Tastendruck erzeugt werden, dem Eingangsanschluß eines Verzögerungskreises wie eines monostabilen Multivibrators

409842/0989

und auch dem Eingangsanschluß und dem Löschanschluß eines bistabilen Kreises wie eines Flip-Flops vom D-Typ zugeführt. Der Verzögerungskreis wird von der ersten ansteigenden Flanke des Schalterprellsignals getriggert, das hervorgerufen wird, wenn das Steuereingangssignal von dem AusPegel in den Ein-Pegel und umgekehrt invertiert wird, um einen.negativen logischen Impuls zu erzeugen, der eine größere Breite als die Schalterprelldauer hat. Wenn der Verzögerungskreis in seinen ursprünglichen Zustand zurückkehrt und zugleich das Steuereingangssignal auf seinem stabilen Ein-Pegel ist, wird der bistabile Kreis in seinen Ein-Zustand getriggert, so daß sein Ausgangssignal als wiedergegebenes Steuersingal, das keine Schalte rprel!komponenten enthält, verwendet werden kann. Außerdem wird der bistabile Kreis nur von der ersten abfallenden Flanke des Schalterprellsignals, das verursacht wird, wenn das Steuereingangssignal von seinem Ein-Pegel in seinen Aus-Pegel invertiert wird, gelöscht bzw. zurückgestellt. Somit enthält das wiedergegebene Steuerausgangssignal keine Signalspeicherdauer nach der Invertierung des Steuereingangssignal von dem Ein-Pegel in den AusPegel, d.h. dem Ausschalten eines Tastenschalters, so daß es möglich ist, Steuerinformationen mit hoher Genauigkeit wiederzugeben, selbst wenn die Tastendruckfolgegeschwindigkeit beträchtlich hoch ist.

Die Erfindung wird nachstehen anhand der Figuren 1 und 2 beispielsweise erläutert. Es zeigt:

Figur 1 ein logisches Schaltbild zur Erläuterung einer Ausführungsform der Erfindung, und

Figur 2 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des logischen Schaltbildes der Fig. 1.

409842/0989

Wie Fig. 1 zeigt, weist der Schaltkreis 4 wie z.B. in einer Tastaturschaltungsanordnung einen Widerstand 1 auf, der mit einer positiven Quelle verbunden ist, einen Schaltkontakt 2 und einen Inverter 3. Der von Schalterprellen freie Kreis 5 weist einen Verzögerungskreis 6, bestehend aus einem monostabilen Multivibrator, und einen bistabilen Kreis 7, bestehend aus einem Flip-Flop vom D-Typ, einem logischen positiven Ausgangsanschluß 8, der mit einem Steuerkreis verbunden ist, und einem logischen negativen Ausgangsanschluß 9, der mit dem Steuerkreis verbunden ist, auf. Der monostabile Multivibrator 6 wird von der Vorderflanke des Ausgangssignals des Schaltkreises 4 getriggert und das Flip-Flop 7 wird von der Rückflange des Ausgangssignals des Schaltkreises 4 gelöscht, das über den Löschanschluß 10 zugeführt wird.

Fig. 2 zeigt den Verlauf von Signalen (a), (b), (c) und (d) an den Stellen (a) ' , (b) · , (c) ' und (d) ' in der Schaltung der Fig. 1. T gibt den Zeitpunkt an, wenn der Schalter 2 eingeschaltet wird, d.h., einen Kontakt herstellt, und T gibt den Zeitpunkt an, wenn er ausgeschaltet wird, d.h., den Kontakt unterbricht. Die Schalterprelldauer, die hervorgerufen wird, wenn der Schalter 2 ein- und ausgeschaltet wird, ist jeweils durch t bzw. t, angegeben. Die Breite T des logischen negativen Ausgangssignals des irionostabilen Multivibrators 6 wird etwas größer als die Schalterprelldauer t und t gewählt.

Wenn im Betrieb der Schalter 2 zum Zeitpunkt T eingeschaltet wird, gibt der Schaltkreis 4 ein Steuersignal ab, das während der Schalterprelldauer t eine Schalterprellkomponente enthält, die sich auf die Einschaltzeit bezieht, und hält dann den stabilen Ein-Pegel nach der Schalterprelldauer aufrecht. Wenn der Schalter 2 dann zum Zeitpunkt T ausgeschaltet wird, gibt der Schaltkreis 4 ein Steuersignal ab, das während der

A098A2/0989

Schalterprelldauer t, eine Schalterprellkomponente enthält, die sich auf die Ausschaltzeit bezieht. Das Steuerausganqssignal des Schaltkreises 4 hat somit den in Fig. 2 gezeigten Signalverlauf (a).

Der Signalverlauf (a) wird auf den von Schalterprellen freiem Kreis 5 übertragen und auf den Eingangsanschluß des monostabilen Multivibrators 6 gegeben. Der monostabile Multivibrator 6 wird dann von der ersten ansteigenden Flanke der Schalterprellkomponente getriggert, die zum Zeitpunkt T ausgelöst wird, so daß er einen logischen negativen Impuls (b) über den Ausgangsanschluß 11 abgibt. Da der logische negative Impuls (b) die Breite T hat, die etwas größer als die Schalterprelldauer t und t, ist, die in

a Jd

dem Ausgangssignal des Schaltkreises 4 enthalten sind, ist das Steuersignal (a), das dem EingangsanSchluß 12 des Flip-Flops 7 vom D-Typ zugeführt wird, bereits auf dem stabilen Ein-Pegel gewesen, so daß das Flip-Flop 7 von der ansteigenden Flanke des logischen negativen Impulses (b) in seinen Ein-Zustand gesetzt wird. Die stabilen Ausgangssignale (c) und (d), die gegenphasig sind, werden zum Zeitpunkt T über die Ausgangsanschlüsse 8 und 9 erhalten.

Das Signal (a) wird außerdem auf den Löscheingang T des Flip-Flops 7 gegeben, um es durch seine abfallende Flanke zu löschen. Das Flip-Flop 7 wird daher durch die erste abfallende Flanke der Schalterprellkomponente während der Schalterprelldauer t, , die zu dem Ausschaltzeitpunkt T gehört, gelöscht, so daß es zum Zeitpunkt T in seinen Ausgangszustand umgekehrt wird und demgemäß werden die Ausgangssignale (c) und (d), die über die Ausgangsanschlüsse 8 und 9 erhalten werden, zum Zeitpunkt T invertiert, um auf ihre Ausgangspegel zurückzukehren.'

409842/0989

Da, wie oben beschrieben' wurde, gemäß der Erfindung ein bistabiler Kreis wie ein Flip-Flop, das in dem von Schalterprellen freien Kreis vorgesehen ist, von der ersten abfallenden Flanke des Signale gelöscht wird, die hervorgerufen wird, wenn ein Schalter ausgeschaltet wird, tritt keine Signalspeicherdauer, wie sie zuvor beschrieben wurde, auf, und demgemäß ist es möglich, die Steuerinformationen mit hoher Genauigkeit wiederzugeben, selbst wenn die Tastendruckfolgegeschwindigkeit sehr hoch ist, und außerdem ist kein komplizierter Schaltungsaufbau notwendig .

409842/0989

Claims

A η s ρ r ü'c h e

Von Schalterprellen freier Schaltkreis, gekennzeichnet durch einen Verzögerungskreis (6) mit einem Eingangsanschluß, dem ein Steuersignal zugeführt wird, das Schalterprellkomponenten enthält, einen bistabilen Kreis (7) mit einem ersten Eingangsanschluß (12) , einem Löschanschluß (10) und einem zweiten Eingangsanschluß, dem das Ausgangssignal des Verzögerungskreises (6) zugeführt wird, eine Einrichtung, um den Verzögerungskreis mit der ersten ansteigenden Flanke einer jeden Schalterprellkomponente zu triggern, die hervorgerufen wird, wenn das Steuersignal von dem Aus-Pegel in den Ein-Pegel und. umgekehrt invertiert wird, um einen logischen negativen Impuls zu erzeugen, der eine Breite hat, die größer als die Dauer der Schalterprellkomponenten ist, und eine Einrichtung, um den bistabilen Kreis (7) nur mit der ersten abfallenden Flanke der Schalterprellkomponente zu löschen, die hervorgerufen wird, wenn das Steuersignal von dem Ein-Pegel in den Aus-Pegel invertiert wird.
2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Verzögerungskreis (6) ein monostabiler Multivibrator ist.
3. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der bistabile Kreis ein Flip-Flop vom D-Typ ist.

409842/Ü989

Leerseite