DE2403098C3 - Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale - Google Patents
Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger DatensignaleInfo
- Publication number
- DE2403098C3 DE2403098C3 DE2403098A DE2403098A DE2403098C3 DE 2403098 C3 DE2403098 C3 DE 2403098C3 DE 2403098 A DE2403098 A DE 2403098A DE 2403098 A DE2403098 A DE 2403098A DE 2403098 C3 DE2403098 C3 DE 2403098C3
- Authority
- DE
- Germany
- Prior art keywords
- signal
- phase
- pulse
- split
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Obertragen spaltphasenkodierter zweiwertiger Datensignale, wobei
ein einer Datensignalfolge direkt vorangehendes Synchronsignal übertragen wird, sowie Sende- und
Empfangseinrichtungen zur Durchführung dieses Verfahrens.
Ein derartiges System, das zur Nachrichtenübertragung angewandt wird, ist unter anderem aus der
US-Patentschrift 29 39 914 bekannt
Spaltphasenkodierte zweiwertige Datensignale weisen Signalübergänge von einem ersten Pegel zu einem
zweiten Pegel oder umgekehrt auf, die außer am Anfang der Bits der zweiwertigen Datensignale auch zwischen
diesen Bits auftreten können. Dadurch tritt an der Empfangsseite eines derartigen Übertragungssystems
beim Rückgewinnen zweiwertiger Datensignale aus empfangenen Signalen eine 180°-Phasenunsicherheit
auf.
Zur Beseitigung dieser Phasenunsicherheit ist es aus der erwähnten US-Patentschrift bekannt, ein aus einer
spaltphasenkodierten Folge identischer Signale aufgebautes Synchronsignal anzuwenden. Diese identischen
Signale weisen einen der zwei möglichen Signalwerte auf, aus denen die zweiwertigen Signale zusammengesetzt
sind. Von diesen vorbestimmten Signalen wird an der Empfangsseite die Phase eindec'ig bestimmt und
diese Phaseninformation zum Dekodieren der danach übertragenen spaltphasenkodierten zweiwertigen Datensignale
verwendet.
Hierbei tritt der Nachteil auf, daß sich dieses Synchronsignal nicht von den Datensignalen unterscheidet,
wodurch für die Kennung des Synchronsignals getrennte Maßnahmen getroffen werden müssen, wie
z. B. das Veranlassen der vorangehenden einmaligen Synchronsignalübertragung an alle zu übertragenden
Datensignale.
Aufgabe der Erfindung ist, bei einem Verfahren des angegebenen Typs bzw. bei Sende- und Empfangseinrichtungen
zur Durchführung dieses Verfahrens ein sehr einfaches Synchronsignal zu verwirklichen, das den
vorerwähnten Nachteil beseitigt und sich den Eigenschaften spaltphasenkodierter Signale möglichst nähert.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß das Synchronsignal während einer
Zeit von 2/7+ 1 (mit η = 1, 2, 3...) halben Bitzeiten der
Datensignale einen ersten Signalpegel und während einer gleichgroßen folgenden Zeit einen vom ersten
Signalpegel unterschiedlichen zweiten Signalpegel aufweist.
Eine Sende- bzw. eine Empfangseinrichtung zur Durchführung dieses Verfahrens ist gekennzeichnet wie
im Patentanspruch 2 bzw. Patentanspruch 3 angegeben.
An dieser Stelle sei bemerkt, daß Anwendung eines von einer Kodierungsregel für zu übertragende
Datensignale abweichenden Synchronsignal an sich aus der britischen Patentschrift 9 86 280 bekannt ist. Es
handelt sich hierbei jedoch um bipolarkodierte Signale.
Außerdem führen die dort beschriebenen Synchronsignale eine Gleichspannungskomponente in das Übertragungssignal
ein, welche Komponente gegebenenfalls sehr langsam schwankt und für die Übertragung sehr
kurzer Nachrichten einen verhältnismäßig großen Wert haben kann.
Nachstehend werden an Hand der Figuren die Erfindung und ihre Vorteile näher erläutert. Dabei zeigt
Fig. la ein Ausführungsbeispiel einer Sendeeinnchtung
für das erfindungsgemäße Übertragungsverfahren,
Fig. Ib ein Ausführungsbeispiel einer Empfangseinrichtung
für das erfindungsgemäße Übertragungsverfahren,
Fig.2 einige Signale, die in der in der Fig. la
wiedergegebenen Sendeeinrichtung auftreten können,
Fig.3 einige Signale, die in dem in der Fig. Ib
wiedergegebenen Empfangseinrichtung auftreten können.
Die in den Fig. !a und Ib wiedergegebene Anordnung
zum Übertragen spaltphasenkodierter Signale ist aus einer in der F i g. 1 a wiedergegebenen Sendeeinrichtung
und einer in der Fig. Ib wiedergegebenen Empfangseinrichtung aufgebaut. Eine derartige Anordnung
wird z. B. als Personenrufanlage angewandt, bei der eine Vielzahl von Empfangseinrichtungen verwendet
wird. Diese Empfangseinrichtungen sind mit Hilfe ihrer zugewiesenen Adressen individuell anrufbar. Eine
Adresse wird hier durch ein zweiwertiges Logiksignal gebildet, das nachstehend Datensignal genannt wird.
Um diese Datensignale erzeugen zu können, enthält die Sendeeinrichtung einen Adressengenerator I, in dem
ein an sich bekannter Kodegeber 6 vorgesehen ist, der in diesem Ausführungsbeispiei aus 8 Abschnitten 6-1 bis
6-8 aufgebaut ist. Mit Hilfe dieses Kodegebers 6 kann jedes erwünschte Datensignal in Parallelform erzeugt
werden. Der Adressengenerator 1 ist weiter mit einem Parallel-Serien-Umsetzer versehen, der aus den UND-Gattern
7-1 (is 7-8 und dem daran angeschlossenen ODER-Gatter 8 aufgebaut wird, wobei an erste
Eingänge der UND-Gatter 7-1 bis 7-8 die Ausgänge der Abschnitte 6-1 bis 6-8 des Kodegebers 6 angeschlossen
sind. Um die den UND-Gattern zugeführten Datensignale zeitlich nacheinander abgeben zu können, ist ein
Taktgeber 2 vorgesehen. Dieser Taktgeber 2 enthält einen Impulsoszillator 3, einen Untersetzer 4, der die
vom Impulsoszillator 3 abgegebene Impulsfolge durch zwei teilt, und einen Ringzähler 5, dem die vom
Untersetzer 4 abgegebene Impulsfolge, nachstehend Taktimpuisfolge genannt, zugeführt wird. In diesem
Ringzähler S ist eine der Bitzähler der Datensignale entsprechende Anzahl Abschnitte 5-ί bis 5-8 vorgesehen,
in denen unter der Steuerung der Takte ein logisches »!«-Signa! umläuft. Die Abschnitte 5-1 bis 5-8
sind über die Leiter 51 bis 58 an zweite Eingänge der UND-Gatter 7-! bis 7-8 angeschlossen. Hierdurch wird
erreicht, daß das ODER-Gatter 8 ein Signal abgibt, dessen Bits mit den Taktimpulsen zusammenfallen und
dessen Signalwerte der Bits durch die Werte der von den Abschnitten 6-1 bis 6-8 abgegebenen Datensignale
bestimmt werden. Ein derartiges Signal ist in der F i g. 2a zwischen den Zeitpunkten t>
und t\ ι wiedergegeben.
Dieses Signal wird zusammen mit den vom Untersetzer 4 abgegebenen Takten, die in der F i g. 2b zwischen
den Zeitpunkten hund tu * iedergegeben sind.einem als
Modulo-Zwei-Addierer ausgeführten Spaltphasenkoder
9 zugeführt. Das vom Köder 9 abgegebene spaltphascnkodierte zweiwertige Datensignal, das in der Fig.2c
zwischen den Zeitpunkten h und tu wiedergegeben ist,
gelangt über ein ODER-Gatter 11 und ein Tiefpaßfilter
12 an einen FM-Modulator 13, dem auch ein von einem Trägergeber 14 erzeugter Träger zugeführt wird. Das
vom Modulator 13 abgegebene FM-modulierte Trägersignal wird über die Antenne 15 auf die Antenne 16 der
in der Fig. Ib wiedergegebenen Empfangseinrichtung übertragen.
ίο Das in. der Antenne 16 empfangene FM-modulierte
Trägersignal wird einem FM-Empfänger 17 zugeführt, der das Signal in eine Zwischenfrequenz umsetzt,
verstärkt und demoduliert. Das demodulierte Signal gelangt darauf an eine Filter- und Begrenzeranordnung
υ 18, die einerseits die außerhalb des Signalbandes
liegenden Störungen unterdrückt und andererseits die Signalform der für die weiteren Geräte erforderlichen
digitalen Signalform anpaßt. Ein von der Anordnung 18
abgegebenes Signal ist in der F i g. 3" wiedergegeben, wobei die Signalform an den angedeuteten Zeitpunkten
der der an den gleichen Zeitpunkten in der F i g. 2e wiedergegebenen Signalform entspricht. Das von der
Anordnung 18 abgegebene Signal wird einerseits einem Taktimpulsgenerator 19 und andererseits einer Signalerkennungsanordnung21
zugeführt.
Der Taktimpulsgenerator enthält einen steuerbaren Impulsgeber 23, der mit einem Phasendetektor 22
zusammen in eine Phasenregelschleife 20 aufgenommen ist. Mit Hilfe dieser Phasenregelschleife 20 wird die
Frequenz des Impulsgebers 23 so geregelt, daß die Zeitpunkte des Auftretens der Impulse einer vom Geber
23 erzeugten Impulsfolge mit im spaltphasenkodierten Signal auftretenden Nulldurchgängen zusammenfallen.
Wie sich aus den Fig. 2a und 2c zeigt, treten in einem
V) spaltphasenkodierten Signal sowohl am Anfang von
Bits der Datensignale, wie z. B. zu den Zeitpunkten tb
und ti, als auch zwischen Bits, wie z. B. zu den
Zeitpunkten u', Nulldurchgänge auf. Um zum Zeitpunkt jedes Nulldurchgangs des in der F i g. 3a wiedergegebenen
Signals einen vom Geber 23 abgegebenen Impuls auftreten zu lassen, ist die Impulswiederholungsfrequenz
der in der F i g. 3b wiedergegebenen Impulsfolge doppelt so hoch wie die Bitfrequenz des Datensignals.
Diese Impulsfolge wird einem Untersetzei 24 zugeführt,
π der ein regeneriertes Taktsignal abgibt. Mit Hilfe dieses der Signalerkennungsanordnung zugeführten Taktsignals
wird das spaltenphasenkodierte Signal in einem Dekoder 41 dekodiert und einer Adressenerkennungsanordnung
42 zur weiteren Verarbeitung zugeführt.
vi Wie oben erläutert, wird das regenerierte Taktsignal
durch Untersetzung aus einer Impulsfolge gewonnen, deren Impulswiederholungsfrequenz die doppelte Bitfrequenz
der Datensignal ist. Hierdurch ist die Phase des regenerierten Taktsignals um 0° oder 180° in bezug
auf die Bits des Datensignals verschoben. Zur Beseitigung dieser zwei möglichen Phasenlagen des
regenerierten Taktsignals wird ein den Datensignalen vorangehendes Synhronsignal übertragen, mit dessen
Hilfe die Phase des regenerierten Taktsignal eindeutig
ir bestimmbar ist.
Ein für diesen Zweck sehr geeignetes Syrchronsignal hat einen ersten Signalpegel (»1«) während einer Zeit
(h—h1; Fig. 2d), die drei aufeinanderfolgenden halben
Bitzeiten des Datens.gnals entspricht, und einen vom ersten Pegel abweichenden zweiten Signalpegcl (»0«)
während einer nachfolgenden Zeit (tt'—tj), die gleichfalls
drei aufeinanderfolgenden halben Bitzeiten des Datensignals entspricht.
Zum Erzeugen dieses !Synchronsignals ist in der
Sendeeinrichtung ein Synchronsignalgeber 25 vorgesehen. Er enthält einen aus sechs Abschnitten 26-1 bis 26-6
aufgebauten Ringzähler. Die ersten drei Abschnitte 26-1, 26-2 und 26-3 sind an Signalcingänge des
ODER-Gatters 28 angeschlossen, während die übrigen drei Abschnitte 26-4, 26-5 und 26-6 nicht angeschlossen
sind. An die Abschnitte des Ringzählers gelangen über die Leitung 27 die vom Impulsos/.illator 3 abgegebenen
Impulse als Schiebeimpulse. Unter der Steuerung sechs aufeinanderfolgender Schiebeimpulse läuft im Ringzähler
ein logisches »!«-Signal einmal um, wodurch das ODER-Gatter 28 während drei aufeinanderfolgender
Schiebeimpulse ein hohes Signal abgibt und während der drei darauffolgenden Schiebeimpulse ein niedriges
Signal erzeugt. Die Impulswiederholungsfrequenz der vom impuisosziiiator 3 abgegebenen Schiebeimpulse isi
doppelt so groß als die daraus durch Untersetzung abgeleitete Frequenz der Takte, wodurch die Bitzeiten
des Synchronsignals (s. F i g. 2d zwischen den Zeitpunkten to— fj) die Hälfte der Bitzeiten des Datensignals
betragen(Fig. 2a).
Dieses Synchronsignal unterscheidet sich vom spaltphasenkodierten
Datensigna! dadurch, daß keine Signalpegeländerungen während zwei aufeinanderfolgender
Zeiten von je drei halber Pil7?: on des
Datensignals auftreten.
Da dieses Synchronsignal nur drei Bitzeiten des Datensignals lang zu sein braucht, ist zum Übertragen
von Datensignalen eine optimale Sendezeit verfügbar.
Das Übertragen zweiwertiger Datensignale mit Hilfe von Spaltphasenmodulation wird unter anderem deshalb
angewandt, weil spaltphasenkodierte Signale keine Gleichstromkomponente enthalten. Das erfindungsgemäße
Synchronsignal enthält gleichfalls keine Gleichstromkomponente, wodurch es sich zum Anwenden in
einem System mit spaltphasenkodiertcn Signalen besonders eignet.
Weiter enthält das Synchronsignal nur eine einzige .Signalpegeländerung. Diese Pegeländerung hat eine
feste Lage im Synchronsignal. Der Zeitpunkt des Auftreiens des Synchronsignals kann dadurch an der
Lmpfangsscite genau bestimmt werden. In der Sendeeinrichtung
wird dafür gesorgt, daß ein festes Phasenvcrhällnis zwischen dem Synchronsigna! und dem
Taktinipulssignal besteht, so daß bei der Detektion des Synchronsignals in der Empfangseinrichtung die Phase
tier erzeugten Taktimpulse hiermit eindeutig bestimmbar isi. Da das Auftreten des Synchronsignals exakt
bestimmt werden kann und die Länge dieses Signals bekannt ist. kann dieses Signal gleichfalls für Synchronisation
der adressenweise gruppierten Datensignalübertrapiing
verwende! werden, die jedem Synchronsignal hitkt nachfolgt. Dazu muß das Synchronsignal zu
I ,ikt/eilpunktcn zwischen die adressenweise gruppierten
Datensignal eingefügt werden.
Zum Erzeugen dieser adressenweise gruppierten Datensignale mit den für die einzufügenden Synchronsignale
erforderlichen, mit Taktzeitpunkten zusammenfallenden Zwischenräume enthält der Ringzähler 5 die
Abschnitte 5-9, 5-10 und 5-11, werden die vom Untersetzer 4 abgegebenen Taktimpulse über ein
UND-Gatter 26 dem Modulo-Zwei-Addierer 9 zugeführt und sind die Ausgänge der Abschnitte 5-9,5-10 und
5-11 über ein ODER-Gatter 50 an einen invertierenden
Signaleingang des UND-Gatters 26 angeschlossen.
Nachdem mit Hilfe eines Taktes das im Ringzähler 5 umlaufende logische »!«-Signal den Abschnitt 5-8
eingestellt hat, werden unter Steuerung der drei danach auftretenden Takte hintereinander die Abschnitte 5-9,
5-10 und 5-11 eingestellt. Das ODER-Gatter 50 erzeugt
während dieser Zeit ein logisches »!«-Signal am ί signalinvertierenden Eingang des UND-Gatters 26,
wodurch dem Modulo-Zwei-Addierer durch dieses UND-Gatter ein logisches »0«-Signal zugeleitet wird
(Fig. 2b; to— ti und <n — /M). Während dieser Zei!
erzeugen die Abschnitte 5-1 bis 5-8 logische »(/«-.Signale
w an den UND-Gattern 7-1 bis 7-8. so daß das ODER-Gatter 8 dem Modulo-Zwei-Addierer 9 gleichfalls
ein logisches »0«-Signal zuleitet (Fig. 2a: ic,— t· und
fii-'n)·
Hierdurch erzeugt der Modulo-Zwei-Addierer 9 während dieser Zeit gleichfalls ein logisches »0«-Signal (Fig. 2c; to—ti und in —/u). das dem als Signalcir.idgungsanorünung arbeitenden ÜDER-Gatter ii zugeführt wird.
Zum Erzeugen der Synchronsignale während des Auftretens der Zwischenräumen in den Datensignalcn ist ein UND-Gatter 29 in den Leiter 27 aufgenommen, dem die vom ODER-Galier 50 abgegebenen Signale zugeführt werden. Wie oben bereits erläutert, erzeugt das ODER-Gatter 50 nur dann ein logisches »!«-Signal während der Zeil, in der die Datensignale Hrei Takte lang rn.::ht erzeugt werden. Das UND-Gatter 29 läßt somit nur während dieser Zeit (jeweils sechs) Schiebeimpulse zum Synchronsignalgeber 25 durch.
Hierdurch erzeugt der Modulo-Zwei-Addierer 9 während dieser Zeit gleichfalls ein logisches »0«-Signal (Fig. 2c; to—ti und in —/u). das dem als Signalcir.idgungsanorünung arbeitenden ÜDER-Gatter ii zugeführt wird.
Zum Erzeugen der Synchronsignale während des Auftretens der Zwischenräumen in den Datensignalcn ist ein UND-Gatter 29 in den Leiter 27 aufgenommen, dem die vom ODER-Galier 50 abgegebenen Signale zugeführt werden. Wie oben bereits erläutert, erzeugt das ODER-Gatter 50 nur dann ein logisches »!«-Signal während der Zeil, in der die Datensignale Hrei Takte lang rn.::ht erzeugt werden. Das UND-Gatter 29 läßt somit nur während dieser Zeit (jeweils sechs) Schiebeimpulse zum Synchronsignalgeber 25 durch.
Ausgehend von einem in der Ru!nrl.i£e des Ringzäh-
ii) lers eingestellten Abschnitt 26-6 erzeugt der Synchron-Signalgeber
25 das in der Fig. 2d wiedergegebene Signal während der geeigneten, in der Figur wiedergegebenen
Zeitabschnitte ίο— fi und in — 'm am ODER-Gatter
11.
s". Das ODER-Gatter 11 fügt die ihm zugeführten Signale zu dem in der F i g. 2e wiedergegebenen Signal
zusammen, das auf die obenbeschriebene Weise auf die Empfangseinrichtung übertragen wird, in der dieses
Signal (F i g. 3a) von der Filter- und Begrenzungsanord-
J" nung 18 abgegeben wird.
Zur Detektion des Synchronsignals ist die Empfangseinrichtung
mit einem Synchronsignaldetektor 30 versehen. In diesem Detektor 30 sind ein als bistabiles
Element 31 ausgeführter NRZ-Detektor 31 und ein
ii Schieberegister vorgesehen, das aus den kaskadengeschalteten
bistabilen Elementen 32 bis 36 aufgebaut ist. Den Triggereingängen T der Elemente 31 bis 36 wird
die vom Impulsgeber 23 erzeugte Impulsfolge (F i g. 2b) zugeführt, während dem Signaleingang D das in der
■'" F i g. 3a wiedergegebene spaltphasenkodierte Signal
zugeführt wird. Der NRZ-Detektor 31 sorgt dafür, daß
die Signalübergänge im spaltphasenkodierten Signal mit den zu festen Zeitpunkten auftretenden Vorderflanken
des Impulssignals nach der F i g. 3b zusammenfallen.
>", Die Signalausgänge Qder Elemente31,32 und33 und
die inversen Signalausgänge Q der Elemente 34,35 und
36 sind an inverse Signaleingänge eines UND-Gatters
37 angeschlossen. Unter der Steuerung der den Triggereingängen Tzugeführten Impulse wird das vom
"" Element 31 abgegebene Signal weitergeschoben. Die
von den Ausgängen Q und Q dem UND-Gatter 37 zugeführten Signale aus den Elementen 31 bis 36 sind
hintereinander in den F i g. 3c bis 3h wiedergegeben.
Durch die besondere, sich von den spaltphasenkodier-
• ten Signalen unterscheidende Signaiform der Synchronsignale
haben nur beim Auftreten eines Synchronsignals alle dem UND-Gatter 37 zugeführten Signale während
einer Impulsperiode der in der Fig.3b wiedergegebe-
nen Impulsfolge den logischen Wert »0«, wie in den Fig. 3c bis 3g während des Zeitabschnitts fu—f'u
wiedergegeben ist. Während dieser Zeit erzeugt das UND-Gatter 37 das in der Fig.3j wiedergegebene
Impi'!:.iignal mit dem logischen Wert »I«. Es sei hierbei
bemerk.* daß der NRZ-Detektor 31 die Impulsfolge um eine halbe Periode des in der F i g. 2a wiedergegebenen
Signals verschoben hat. Dies verursacht, daß die Rückflanke des in der F i g. 3j wiedergegebenen Signals
nicht zum Zeitpunkt fn auftritt, der das Ende des Synchronsignals markiert (Fig. 2a), sondern zum
^Htpunkt i'i4, der in bezug auf den Zeitpunkt /n um eine
Viertel'Bitlänge des Datensignals verschoben ist. Der
Zweck dieser Verschiebung wird nachstehend näher erläutert.
Der Auftrittszeitpunkt des in der F i e. 3j wiedergegebenen
Impulses, der vom Auftrittszeitpunkt des Synchronsignals bestimmt wird, fällt wegen des festen
Phasen ν ;...y;itnisses zwischen dem Auftreten des
Synchronsignals und der Taktfolge mit einer bestimmten Phase der Takte zusammen. Da an der Sendeseite
das tnde des Synchronsignals mit einer RUckflanke eines Taktes (Zeitpunkt f3 bzw. in, F i g. 2e und 2b) und
die Rückflanke des in der F i g. 3j wiedergegebenen !mpulssignals bis auf die obenerwähnte Viertel-Bitlänge
mit dem Ende des Synchronsignals (3a) zusammenfällt; muß mit dem Auftrittszeitpunkt dieser Rückflanke die
Rüc1 flanke eines regenerierten Taktes zusammenfallen.
Der in Fig. 3j wiedergegebene Impuls wird zunächst dem Signaleingang D eines bistabilen Elements 38
zugeführt, an dessen Triggereingang Γ über eine Umkehrstufe 39 die vom Impulsgeber 23 abgegebene
Impulsfolge gelangt, wodurch das in der F i g. 3Jc^
wiedergegebene Signal vom inversen Signalausgang Q des Elements 38 erzeugt wird. Die in den F i g. 3j und 3k
wiedergegebenen Signale gelangen an sigiiaiinveriierende
Eingänge eines UND-Gatters 40, das den in der
Vorderflanke dieses Impulses fällt mit der Rückflanke des in der F i g. 3j wiedergegebenen Impulses und somit
mit der Rückflanke der regenerierten Takte zusammen. Dieser Synchronimpuls wird dem Rückstelleingang r
des Untersetzers 24 zugeführt, um beim Auftreten der Vorderflanke des Synchronimpulses diesen Untersetzer
rückstellen zu lassen, wenn er eingestellt ist. In der F i g. 3n ist die vom Untersetzer 24 abgegebene
regenerierte Taktfolge wiedergegeben, wobei angenommen wird, daß die Phase dieser Folge bis zum
Zeitpunkt tu unrichtig war und diese Phase zum
Zeitpunkt tΉ vom vom Synchronimpuls korrigiert wird.
Diese regenerierte Taktfolge wird dem Triggereingang T des als bistabile Kippstufe 41 ausgeführten
Spaltphasendekoders zugeführt, an dessen einen Signal eingang D das in der F i g. 2a wiedergegebene
spaltphasenkodierte zweiwertige Datensignal gelangt. Wie zuvor bereits beschrieben, tritt die Rückflanke des
in der F i g. 3j wiedergegebenen Impulses zum Zeitpunkt /Ή auf, wodurch die mit Hilfe c'ieses Impulses
ίο eindeutig bestimmst· regenerierte Taktfolge in bezug
auf das spaltphasenkodierte Signal nach der F i g. 2a um 90° in der Phase verschoben ist. Hierdurch ist erzielt
worden daß die bistabile Kippstufe 41 durch die zwischen den ersten Bithälften der spaltphasenkodierten
Signale auftretenden Signalwerte gesetzt bzw. rückgestellt wird und somit erwartet werden darf, daß
trotz möglicherweise auftretender Signalverzerrungen die für die Übertragung kennzeichnenden Signalwerte
vorhanden sind.
2(1 Das vom Dekoder 41 abgegebene zweiwertige
Datensignal ist in der F i g. 3p wiedergegeben, wobei bemerkt sei, daß die vor dem Zeitpunkt /Ή auftretenden
Signale durch das gegenphasige Verhältnis zwischen dem regenerierten und dem erwünschten Takt keine
sinnvolle Information darstellt. In der Fig.3q sind deutlichkeitshalber die Bits des hinter dem Synchronsignal
auftretenden Datensignals mit den Nummern 0,1,2 usw. wiedergegeben.
Die vom Spaltphasendekoder 41 abgegebenen Signale erreichen die Adressenerkennungsanordnung 42, die auf bekannte Weise aus einem Adressengenerator 42-1 zum Erzeugen des für den Empfänger spezifischen Adressensignals und einer Signalvergleichsanordnung 42-2 zum Vergleichen des Datensi-
Die vom Spaltphasendekoder 41 abgegebenen Signale erreichen die Adressenerkennungsanordnung 42, die auf bekannte Weise aus einem Adressengenerator 42-1 zum Erzeugen des für den Empfänger spezifischen Adressensignals und einer Signalvergleichsanordnung 42-2 zum Vergleichen des Datensi-
ti gnals und des erzeugten Adressensignals aufgebaut ist
Um das Ädressensigria! synchron mit dem Datensignal
an die Signalvergleichsanordnung 42-2 gelangen zu lasser;, wird der vom UND-Gatter 40 ahgpgphene
Synchronimpuls vom Adressengenerator 42-1 zugeführt, um zum geeigneten Zeitpunkt diesen Adressengenerator
42-1 starten zu lassen, und das vom Untersetzer 24 abgegebene regenerierte Taktsignal
wird gleichfalls diesem Adressengenerator 42-1 zugeführt, um die Bits des Adressensignals mit denen des
Datensignal zusammenfallen zu lassen. Bei der Übereinstimmung zwischen dem Adressensignal und
dem Datensignal erzeugt die Signalvergleichsanordnung 42-2 ein logisches »!«-Signal ander Klemme43.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Verfahren zum Übertragen spaltenphasenkodierter zweiwertiger Datensignale, wobei ein
einer Datensignalfolge direkt vorangehendes Synchronsignal übertragen wird, dadurch gekennzeichnet,
daß das Synchronsignal während einer Zeit von (2/7+1) (mit η = 1,2,3...) halben
Bitzeiten der Datensignale einen ersten Signalpegel und während einer gleichgroßen Zeit einen vom
ersten Signalpegel unterschiedlichen zweiten Signalpegel aufweist
2. Sendeeinrichtung zur Durchführung des Verfahrens nach Anspruch 1, in der ein Datensignalgeber
vorgesehen ist, der über einen Spaltphasenkoder und einen Trägermodulator an eine Sendeantenne
angeschlossen ist und einen SynchronsignalgeOer
enthält, dadu; ^h gekennzeichnet, daß der Synchronsignalgeber
(25) ein aus (4n+2) Abschnitten aufgebauter Ringzähler (26-1 bis 26-6) ist, dessen
Signalausgänge der (2n + 1) ersten Abschnitte (26-1 bis 26-3) an Signaleingänge eines ODER-Gatters
(28) angeschlossen sind, daß ein Impulsoszillator (3) dem Ringzähler (26-1 bis 26-6) eine Impulsfolge mit
einer Impulswiederholungsfrequenz mit doppelter Bitfrequenz des Datensignals zuführt, durch die ein
logischer Signalpegel im Ringzähler (26-1 bis 26-6) umläuft, und daß zwischen dem Spaltphasensignalkoder
(9) und dem Trägermodulator (13) eine Signaleinfügungsanordnung (11) vorgesehen ist, 3n
die das ODER-Gatter y28) angeschlossen ist, um
zwischen die Datensignale das Synchronsignal einzufügen.
3. Empfangseinrichtung zur Durchführung des Verfahrens nach Anspruch I mit einem Taktimpulsregenerator,
einem Spaltphasendekoder und einem Synchronsignaldetektor, die über einen Trägerdemodulator
parallel an eine Antenne angeschlossen sind, wobei im Taktimpulsregenerator ein Impulsoszillator
aus den Signalübergängen des spaltphasenkodierten Signals eine Impulsfolge ableitet, deren
Impulswiederholungsfrequenz die doppelte Bitfrequenz des spaltphasenkodierten Datensignals ist,
und an den Impulsoszillator ein mit einem Steuereingang ausgerüsteter Untersetzer mit Untersetzungsfaktor
Zwei angeschlossen ist, der zum Dekodieren der dem Spaltphasendekoder zugeführten
spaltphasenkodierten Datensignale an diesen Dekoder angeschlossen ist, und der Synchronsignal- w
detektor an den Steuereingang des Untersetzers angeschlossen ist, der mit den Bits der spaltphasenkodierten
Signale phasensynchron verlaufende Takte abgibt, dadurch gekennzeichnet, daß im Synchronsignaldetektor(30)ein
aus (4n +2) Abschnitten r>5
aufgebautes Schieberegister (30—36) vorgesehen ist, dessen Triggereingang (T) das im Impulsoszillator
(23) erzeugte Impulssignal erhält und bei dem der Ausgang jedes Abschnittes an einen Eingang einer
UND-Gatterschaltung (37) derart angeschlossen ist, mi daß bei gleichem Signalinhalt der ersten Hälfte der
Anzahl Abschnitte des Schieberegisters und bei dazu inversem Signalinhalt der restlichen Abschnitte das
UND-Gatter (37) dem Steuereingang des Untersetzers (24) ein Synchronsignal zuführt.
< ~>
4. Empfangseinrichtung nach Anspruch 3 mit einer Adressenerkennungsanordnung, die aus einem
Adressensignalgeber aufgebaut ist, der an eine Signalvergleichsanordnung angeschlossen ist, mit
der gleichfalls der Spaltphasendekoder zum Vergleichen der zugeführten Signale verbunden ist, dadurch
gekennzeichnet, daß der Synchronsignaldetektor (30) an den Adressensignalgeber (42-1) so angeschlossen
ist, daß der vom Detektor (30) abgegebene Synchronimpuls den Adressensignalgeber (42-1)
startet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7301930.A NL158669B (nl) | 1973-02-12 | 1973-02-12 | Stelsel voor de overdracht van splitfase manchester gecodeerde tweewaardige informatiesignalen. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2403098A1 DE2403098A1 (de) | 1974-08-15 |
DE2403098B2 DE2403098B2 (de) | 1979-01-04 |
DE2403098C3 true DE2403098C3 (de) | 1979-09-06 |
Family
ID=19818184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2403098A Expired DE2403098C3 (de) | 1973-02-12 | 1974-01-23 | Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale |
Country Status (6)
Country | Link |
---|---|
US (1) | US3980825A (de) |
JP (1) | JPS5229124B2 (de) |
DE (1) | DE2403098C3 (de) |
FR (1) | FR2217876B1 (de) |
GB (1) | GB1415821A (de) |
NL (1) | NL158669B (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5186910A (ja) * | 1975-01-29 | 1976-07-30 | Eikura Tsushin Kk | Parusufugokashingodensohooshiki |
JPS51128253A (en) * | 1975-04-24 | 1976-11-09 | Singer Co | Digital decoder |
JPS51134502A (en) * | 1975-05-19 | 1976-11-22 | Hitachi Ltd | Frame synchronizing system in digital 2- phase modulation |
US4032915A (en) * | 1975-07-23 | 1977-06-28 | Standard Oil Company (Indiana) | Speed-tolerant digital decoding system |
US4054754A (en) * | 1976-06-07 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Arrangement for transmitting digital data and synchronizing information |
JPS5838015B2 (ja) * | 1976-08-07 | 1983-08-19 | 株式会社日立製作所 | デ−タ通信方式 |
JPS5372502A (en) * | 1976-12-10 | 1978-06-28 | Nippon Steel Corp | Data transmission system |
JPS5840862B2 (ja) * | 1977-01-20 | 1983-09-08 | 警察庁長官 | 同期信号伝送方式 |
US4222116A (en) * | 1978-09-05 | 1980-09-09 | Motorola, Inc. | Digital logic for separating data and clock in Manchester-encoded data |
JPS55143857A (en) * | 1979-04-25 | 1980-11-10 | Omron Tateisi Electronics Co | Data transmission system |
US4280221A (en) * | 1979-05-31 | 1981-07-21 | The Boeing Company | Digital data communication system |
JPS5710565A (en) * | 1980-06-23 | 1982-01-20 | Oki Electric Ind Co Ltd | Control signal system for optical transmission |
US4361895A (en) * | 1980-07-28 | 1982-11-30 | Ontel Corporation | Manchester decoder |
JPS5765946A (en) * | 1980-10-13 | 1982-04-21 | Hitachi Ltd | Mfm demodulating circuit |
DE3125894C1 (de) * | 1981-07-01 | 1982-11-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitales Signaluebertragungssystem,insbesondere fuer Satelliten-Rundfunk |
JPS5842335A (ja) * | 1981-09-07 | 1983-03-11 | Tadao Totsuka | 全二重デ−タ伝送方式 |
JPS58165454A (ja) * | 1982-03-26 | 1983-09-30 | Sony Corp | デジタルデ−タの伝送方式 |
FR2527029A1 (fr) * | 1982-05-14 | 1983-11-18 | Thomson Csf Mat Tel | Emetteur et recepteur de donnees en mode paquet |
DE3390204C2 (de) * | 1983-02-28 | 1989-09-14 | Mitsubishi Electric Corp | Verfahren zum ]bertragen von PCM-kodierten Datensignalen |
US4672605A (en) * | 1984-03-20 | 1987-06-09 | Applied Spectrum Technologies, Inc. | Data and voice communications system |
JPS60256247A (ja) * | 1984-06-01 | 1985-12-17 | Toshiba Corp | 情報伝送方式 |
US4663767A (en) * | 1984-07-19 | 1987-05-05 | Siemens Aktiengesellschaft | Optical data bus having a statistical access method |
JPS6231238A (ja) * | 1985-08-02 | 1987-02-10 | Canon Inc | 復調装置 |
US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
JP2911748B2 (ja) * | 1994-05-31 | 1999-06-23 | 株式会社日立製作所 | フィールドバスシステムにおける通信装置 |
DE69738625T2 (de) | 1997-09-11 | 2009-05-28 | Em Microelectronic-Marin S.A. | Kommunikationsprotokoll zwischen einer Sende-Empfangseinheit und Transpondern |
JP3419379B2 (ja) * | 2000-03-27 | 2003-06-23 | 日本電気株式会社 | Dsrc無線機の受信回路 |
EP1860808A1 (de) | 2006-05-25 | 2007-11-28 | STMicroelectronics (Research & Development) Limited | Rahmensynchronisierung und Taktrückgewinnung mit Präambeldaten die eine bi-phase Kodierungsvorschrift verletzen |
US8787774B2 (en) * | 2007-10-10 | 2014-07-22 | Luxtera, Inc. | Method and system for a narrowband, non-linear optoelectronic receiver |
DE102011082351A1 (de) * | 2011-09-08 | 2013-03-14 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Pegelregelung eines gepulsten Hochfrequenzsignals |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3247491A (en) * | 1962-09-27 | 1966-04-19 | Electrada Corp | Synchronizing pulse generator |
DE1183119B (de) * | 1963-10-15 | 1964-12-10 | Telefunken Patent | Verfahren zur Datenuebertragung, bei dem die Information in einzelnen Bloecken uebertragen wird, deren Anfang durch jeweils vor Blockbeginn am Empfangsort eintreffende Synchronisiersignale gekennzeichnet wird |
US3401339A (en) * | 1965-08-18 | 1968-09-10 | Sylvania Electric Prod | Bit synchronization of dpsk data transmission system |
DE1805463B2 (de) * | 1968-10-26 | 1971-10-14 | Blocksynchronisationsverfahren fuer zeitmultiplexsysteme mit pulscodemodulation | |
US3679977A (en) * | 1969-06-24 | 1972-07-25 | Bell Telephone Labor Inc | Precoded ternary data transmission |
GB1265530A (de) * | 1969-08-30 | 1972-03-01 | Marconi Co Ltd | |
JPS5012856B1 (de) * | 1969-11-27 | 1975-05-15 | ||
US3789303A (en) * | 1972-05-01 | 1974-01-29 | Us Navy | Method and apparatus for synchronizing split-phase pcm signals |
US3766316A (en) * | 1972-05-03 | 1973-10-16 | Us Navy | Frame synchronization detector |
-
1973
- 1973-02-12 NL NL7301930.A patent/NL158669B/xx not_active IP Right Cessation
-
1974
- 1974-01-10 US US05/432,281 patent/US3980825A/en not_active Expired - Lifetime
- 1974-01-22 GB GB285374A patent/GB1415821A/en not_active Expired
- 1974-01-23 DE DE2403098A patent/DE2403098C3/de not_active Expired
- 1974-02-11 FR FR7404461A patent/FR2217876B1/fr not_active Expired
- 1974-02-12 JP JP49017085A patent/JPS5229124B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1415821A (en) | 1975-11-26 |
US3980825A (en) | 1976-09-14 |
DE2403098B2 (de) | 1979-01-04 |
JPS5229124B2 (de) | 1977-07-30 |
NL158669B (nl) | 1978-11-15 |
JPS49114308A (de) | 1974-10-31 |
DE2403098A1 (de) | 1974-08-15 |
NL7301930A (de) | 1974-08-14 |
FR2217876A1 (de) | 1974-09-06 |
FR2217876B1 (de) | 1979-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2403098C3 (de) | Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale | |
DE2635039C2 (de) | Fernsehübertragungssystem | |
DE2640325C3 (de) | Datenempfangsschaltung | |
DE2355470C3 (de) | Taktgeber | |
DE2417124A1 (de) | Methode zur datenuebertragung und system zur anwendung dieser methode | |
DE3011554C2 (de) | Verfahren zum Wortsynchronisieren eines Vierphasenempfängers und Wortsynchronisieranordnung zum Durchführen des Verfahrens | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE3011439C2 (de) | Anordnung zur Decodierung eines vierphasenkodierten Datensignals | |
DE2705779C3 (de) | Wiederholer für den Empfang und die Übertragung von Daten | |
DE1185646B (de) | Sende- und Empfangsschaltung fuer die UEbertragung binaer codierter Daten oder nach einem Mehrpegelcode codierter Daten | |
DE3852376T2 (de) | LORAN-C-Navigationssystem. | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
DE1214727B (de) | Verfahren zur Synchronisierung von PCM-UEbertragungssystemen | |
DE2203415A1 (de) | Verfahren und Vorrichtung zum Kodieren eines binaeren Information fuehrenden Datenflusses | |
DE1462867A1 (de) | Verfahren und Geraet zur Multiplexbildung aus abgetasteten Daten | |
DE69124242T2 (de) | Verfahren und anordnung zur beschränkung des bandpasses binärer signale | |
CH617051A5 (de) | ||
DE1297648B (de) | Verfahren und Schaltungsanordnung zur UEbertragung von binaer-kodierten Daten durch Anwendung von Frequenzmodulation | |
DE2429743A1 (de) | System zur kodierung einer binaerinformation mittels der nulldurchgaenge | |
DE1943185A1 (de) | Verfahren zur Datenuebertragung | |
DE2919737A1 (de) | Verfahren und system zur informationsuebertragung | |
DE1537016B2 (de) | Verfahren und schaltungsanordnung zur uebertragung von binaeren eingangsdaten mittels einer modifizierten duobinae ren traegermodulation | |
DE2038828A1 (de) | Nichtlineare Schleife fuer Phasenmitnahme | |
DE2634411A1 (de) | Faksimileempfaenger | |
DE2708233A1 (de) | Empfaenger fuer ein achtphasenmoduliertes traegersignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |