DE2361292A1

DE2361292A1 - Schaltungsanordnung zur uebertragung von daten aus einem speicher in eine rechenanlage

Info

Publication number: DE2361292A1
Application number: DE2361292A
Authority: DE
Inventors: Miloslav Dipl Ing Janak
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1973-12-08
Filing date: 1973-12-08
Publication date: 1975-06-12

Description

PHILIPS PAIENTVERWALTUNG GMBH, 2 Hamburg 1, Steindamm 94

Schaltungsanordnung zur Übertragung von Daten aus einem Speicher in eine Rechenanlage

Die Erfindung betrifft eine Schaltungsanordnung zur Übertragung von Daten aus einem Speicher in eine die gespeicherten Informationen verarbeitende Einheit einer feldorientierten Rechenanlage, bei der der Speicher durch Adressen angesteuert wird und die Informationen byteweise dem Speicher zugeführt und entnommen werden.

PHD 73-223 -Z-

509824/0911

Zur Steuerung von Rechenanlagen sind nicht nur die zu verarbeitenden Daten vorübergehend zu speichern, sondern auch die notwendigen Befehle. Da die Wortlängen der Daten und der Befehle sehr unterschiedlich sind, werden zwei getrennte Speicher verwendet. Dies aber führt zu Schwierigkeiten, wenn verschiedene Befehlsmodifikationen ausgeführt werden müssen. Aus diesem Grunde hat man Rechenanlagen entwickelt, in denen die gleichen Speicher sowohl zur Speicherung der Daten als auch der Befehle verwendet werden. Bei der Übertragung der in ihren Wortlängen unterschiedlichen Daten und Befehle wird dann so verfahren, daß stets der gesamte Inhalt aus dem Speicher gelesen wird und danach entschieden wird, welcher Wortteil zur Anwendung gelangt. Ein solches Verfahren hat den Nachteil, daß die Rechenanlage kompliziert und aufwendig ausgelegt werden muß. Andererseits wäre es auch möglich, nicht die gesamten Befehle gleichzeitig auszuspeichern, sondern byteweise seriell. Dies aber würde zwar den Aufwand in der Hardware der Rechenanlage herabsetzen, ergäbe aber eine wesentliche Erhöhung der Arbeitsgeschwindigkeit der Rechenanlage.

Die Aufgabe der Erfindung liegt nun darin, einen Kompromiß zwischen diesen beiden Möglichkeiten dadurch zu finden, daß nicht erst nach Ausspeicherung aller Daten die Entscheidung getroffen werden kann, welcher Datenteil zur Anwendung kommt, sondern daß dies bereits vorher bestimmbar ist, so daß nur das gewünschte Datenteil gelesen wird. Dies wird gemäß ^der Erfindung dadurch erreicht, daß der Speicher in 2ⁿ Speicherblöcke aufgeteilt ist und die letzten η bit-Stellen des letzten Adressenbytes beim Schreiben einem Dekoder zugeführt werden, durch den in Abhängigkeit der bit-Kombination diese letzten η bit-Stellen alle oder

509824/091 1

nur einer der Speicherblöcke auswählbar ist, und daß beim Auslesen der gespeicherten Informationen die letzten η bit-Stellen des letzten Adressenbytes einen Multiplexer derart steuern, daß entweder der adressierte Inhalt aller Speicherblöcke einem Datenregister oder der adressierte Inhalt eines ausgewählten Speicherblockes nur dem ersten byte des Datenregisters zugeführt wird. Das erste byte des Datenregisters ist sowohl zum Einschreiben als auch zum Auslesen der Daten und Befehle, verwendbar. Als Speicher kann auch ohne weiteres ein Festwertspeicher verwendet werden. In diesem Falle würden alle zur Einspeicherung der Daten erforderlichen Einrichtungen und Leitungen entfallen.

Die Erfindung wird anhand eines Ausführungsbeispiels näher erläutert.

Beim vorliegenden Beispiel wird von einem feld-orientierten Rechner ausgegangen, bei dem der Speicher so viele Speicherblöcke enthält^ wie Kombinationen der zur Auswahl verwendeten letzten bit-Stellen möglich sind_o Werden die letzten η bit-Stellen zur Auswahl verwendet^ dann sind 2ⁿ Speicherblöcke erforderlich'. Beim vorliegenden Beispiel · wurde für η die Zahl 2 gewählt, so daß der Speicher in 4 Speicherblöcke S1 bis S4 aufgeteilt ist. Bei η = 3 erge-. ben sich 8 Kombinationen, so daß dementsprechend der Speicher aus 8 Speicherblöcken bestehen würde. Außerdem wird beim vorliegenden Beispiel eine Speicherwortlänge für Daten mit 4 bit (1 byte) und für Befehle 16 bit (4 byte) beim Auslesen und 4 Mt (1 byte) beim Einschreiben zugrunde gelegte Es können aber auch andere Speicherwort=- · längen verwendet \^erden₉ da ein solcher Speicher eine byteorientierte Befehlsliste zu verwenden gestattet»

4/0311

Die dargestellte Blockschaltung enthält neben dem Speicher ein 12 bit Adressenregister AR mit den bytes 1,2 und 3, dessen jeweilige Adressen über eine Dekodiereinrichtung DG den Schreibvorgang für die Speicherblöcke S1 bis S4 steuern. Weiterhin ist ein Datenregister DR vorgesehen, über das in Verbindung mit einem Multiplexer MLT die Aus- und Eingabe sowohl der Daten als auch der Befehle in den Speicher erfolgt. Mit Ausnahme der letzten beiden bit-Stellen des letzten bytes der Adresse werden alle Adressenbits den Eingängen A aller Speicherblöcke S1 bis S4 gleichzeitig zugeführt. Ebenso ist die Leitung RE für das Lesekommando mit den Eingängen ARE aller Speicherblöcke verbunden. Dem ersten byte des Datenregisters DR sind über einen Multiplexer MLT alle Datenleseleitungen DRE, den übrigen bytes der Reihe nach die Dateilieseleitungen der entsprechenden Speicherblöcke 2,3 und 4 zugeführt. Alle Schreibleitungen DWR sind an das erste byte des Datenregisters DR direkt angeschlossen.

Das Einschreiben der Information, d.h. sowohl der Daten selbst als auch der Befehlsdaten, erfolgt seriell und byteweise über das erste byte des Datenregisters DR, sobald über die Eingangsleitung WR das Schreibkommando ankommt, das dem Dekoder DC zugeführt wird. Gleichzeitig ist dem Adressenregister AR eine aus 12 bit-Stellen bestehende Adresse für die Speicherung·zugeführt worden. Während die ersten 10 bit-Stellen allen Speicherblöcken S1 bis S4 über den Eingang A zugeführt werden, wird in Abhängigkeit der beiden letzten bit-Stellen der Adresse durch den Dekoder DC entschieden, welchem der 4 Speicherblöcke über die Eingänge DWR die im ersten Byt des Datenregisters DR enthaltene Information zugeführt werden soll. Bestehen die beiden letzten Adressenstellen z.B. aus der Kombination 00, so wird die im byte 1 des Datenregisters DR enthaltene Information dem

509824/091 1

- ο —

dieser Kombination zugeordneten Speicherblock, z.B. S1, zugeführt. Hierzu schaltet der Dekoder DC das auf der Leitung WR liegende Schreibsignal auf den Eingang AWR des Speicherblockes S1. Entsprechendes gilt für die übrigen Kombinationen.

Ebenso wird durch die von den beiden letzten bit-Stellen der Adresse bestimmte Schlüsselzahl auch beim Auslesen eines Befehls entweder jeder oder nur ein einzelner Speicherblock angesteuert. Fach Eingabe der gewünschten Adresse in an sich bekannter Weise in das Adressenregister AR und Anlegen eines Lesekommandos an die Leseleitung RE werden alle Eingänge A und ARE der Speicherblöcke S1 bis S4 angeschaltet. Die beiden letzten bit-Stellen der Adresse werden dem Dekoder DC und dem Multiplexer MLT gleichzeitig zugeführt» Während der Dekoder für den Lese-■Vorgang unwirksam bleibt, \clrd durch den Multiplexer MLT aufgrund der· angebotenen bit-Kombination nach einer vorbestimmten Befehlsliste entschieden^ ob alle oder nur einer seiner Eingänge leitend wirdo Fach Eintreffen des Lesesignales über der Leitung RE an den Eingängen ARE der Speicherblöcke S1 bis S4 werden die Daten über die Ausgangsleitungen DRE dem Datehregister zugeführt= Die Anordnung ist dabei so getroffen₉ daß der Speicherblock S1 nur über den Multiplexer MLT mit dem byte 1 des Datenregisters DR verbunden werden kann, \tfährend die übrigen Speicherblöcke S2 bis S4 einerseits direkt mit den übrigen zugeordneten Byt 2 bis 4 des Datenregisters DR geschaltet und andererseits bedarfsweise über den Multiplexer MLT ebenfalls mit dem Byt 1 des Datenregisters DR durchschalt·=· bar sindo Welcher der Speicherblöcke S1 bis S4 mit dem Byt 1 des Datenregisters DR verbunden wird, entscheidet die Kombination der letzten beiden bit-Stellen der im Adressenregister AR befindlichen Adresse« So kann Z₀B₀

509824/091 1

die Kombination OO bedeuten, daß der von der Adresse ausgewählte Speicherinhalt des Speicherblockes S1 in das Byt 1 des Datenregisters DR übertragen wird. Die von der gleichen Adresse ausgewählten Speicherinhalte der übrigen Speicherblöcke S2 bis S4 werden direkt den zugeordneten Byt 2 bis 4 des Datenregisters DR zugeführt. Dadurch steht ein aus 4 byt bestehender Befehl im Datenregister DR vollständig zur Verfügung. Sofern an den angesprochenen· Adressen der Speicherblöcke S1 bis S4 Daten gespeichert sind, die von dem Datenregister DR nur an Byt 1 zur Verfügung gestellt werden, können bei der als Beispiel angenommenen Kombination OO nur die Daten des Speicherblockes S1 in das Byt 1 übertragen werden. Sollen Daten aus einem der anderen Speicherblöcke S2 bis S4 in dem Byt 1 zur Verfügung gestellt werden, so muß durch eine andere Kombination der letzten beiden Adressenteile der Dateninhalt des zugeordneten Speicherblockes der Multiplexer MLT von der entsprechenden Ausgangsleitung DRE auf den Eingang des Byt 1 geschaltet werden.

Die Lese- und Schreibkommandos, die über die Leitungen RE und WR gegeben werden, sind gleichzeitig auch dem ersten byte des Datenregisters zugeführt und werden hier in der Weise ausgewertet, daß der Inhalt dieses bytes entweder nur nach außen an die Rechenanlage oder nur nach innen an die Speicherblöcke abgegeben werden kann.

In Abweichung vom dargestellten und beschriebenen Ausführungsbeispiel kann als Speicher auch ein Festwertspeicher verwendet werden. In diesem Falle würden alle gezeigten Schreibleitungen entfallen.

Patentansprüche;

Claims

Patentansprüche:

Schaltungsanordnung zur Übertragung von Daten zwischen einem Speicher und den die gespeicherten Informationen verarbeitenden Einheiten einer feldorientierten Rechenanlage, bei der der Speicher durch Adressen angesteuert wird und die Informationen byteweise dem Speicher zugeführt und entnommen werden, dadurch gekennzeichnet, daß der Speicher in 2ⁿ Speicherblöcke (S1 bis S4) aufgeteilt ist und beim Schreiben die letzten η bit-Stellen des letzten Adressenbytes einem Dekoder (DC) zugeführt werden, durch den in Abhängigkeit der bit-Kombination dieser letzten η ^Sbit-Stellen alle oder nur einer der Speicherblöcke auswählbar ist,- und daß beim Auslesen der gespeicherten Informationen die letzten η bit-Stellen des letzten Adressenbytes einen Multiplexer (MLT) derart steuern, daß entweder der adressierte Inhalt aller Speicherblöcke einem Datenregister (DR) oder der adressierte Inhalt eines ausgewählten Speicherblockes nur dem ersten byte des Datenregisters (DR) zugeführt wird.
2. S chal tungs anor dmmg nach Anspruch 1, dadurch gekennzeichnet, daß das erste byte des Datenregisters sowohl zum Einschreiben als auch zum Auslesen der Befehle und die übrigen bytes des Datenregisters nur zum Auslesen verwendbar sind.

S09824/091 1

Leerseite