DE1524878B2

DE1524878B2 - Verfahren zum erzeugen von steuersignalen fuer die steuerung adressierbarer wortorientierter speicher

Info

Publication number: DE1524878B2
Application number: DE1967J0034967
Authority: DE
Inventors: Roderick Stacey; Hornung Louis Michael; Lexington Ky. Heard (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-11-15
Filing date: 1967-11-06
Publication date: 1976-10-21
Also published as: DE1524878A1; JPS517974B1; BE706170A; US3417379A; FR1541242A; NL6715478A; CH459304A; GB1175987A

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen von Steuersignalen für die Steuerung von adressierbaren wortorientierten Speichern.

Bei der Entwicklung datenverarbeitender Systeme und der zugehörigen peripheren Einrichtungen muß eine Anzahl grundlegender Faktoren berücksichtigt werden. Mit zu den wichtigsten zählen die Wünsche und Vorstellungen des Kunden im Hinblick auf die von ihm zu verarbeitenden Daten zur Abrechnung, Buchführung usw. Weiterhin sind Eingabe-Ausgabe-Einrichtungen mit ihren Lese- bzw. Aufzeichnungsgeschwindigkeiten, Typen der Datenträger usw. von wesentlicher Bedeutung. Allgemein ausgedrückt erwartet der Kunde von seiner Datenverarbeitungsanlage bei möglichst niedrigen Kosten ein Maximum an Leistungsfähigkeit und Möglichkeiten zur Verarbeitung seiner Daten, d.h. eine möglichst weitgehende Ausrüstung seiner Anlage mit den dafür erforderlichen Einrichtungen. Wird jedoch eine größere Anzahl dieser Einrichtungen gewünscht, so erfordert dieses normalerweise auch einen höheren Aufwand an Hardware.

Bei der Entwicklung datenverarbeitender Systeme muß demnach der Umfang dieser Einrichtungen, mit denen die Anlage ausgerüstet werden soll, sorgfältig beachtet werden. Bei einer Verringerung der Hardware vermindern sich üblicherweise auch der Umfang der Einrichtungen und die Leistungsfähigkeit der Anlage.

Der Hersteller von Datenverarbeitungsanlagen muß daher bemüht sein, Anlagen zu erstellen, die

ίο eine möglichst hohe Leistungsfähigkeit mit geringem Aufwand an Hardware aufweisen.

Ein Weg zur Erhöhung der Leistungsfähigkeit einer Anlage besteht darin, den Zeitbedarf für den Speicherzugriff zu verringern, beispielsweise durch Kombination von Lese-Schreib-Signalfolgen.

Aus der US-PS 32 34 521 ist zwar die Verwendung einer kombinierten Lese-Lese-Schreib-Signalfolge für einen Speicherzyklus bereits bekannt; diese Folge dient dort jedoch der Prüfung auf in einem Hilfsspeicher gespeicherte Adressen defekter Speicherstellen des Hauptspeichers und bringt keine Leistungssteigerung durch Verminderung des Zeitbedarfs beim Zugriff auf nur einen Speicher. ■ .

In der deutschen Auslegeschrift 11 81 950 ist ein Ansteuerverfahren für einen Magnetkernmatrixspeicher gezeigt, bei dem die Vorgänge »Lesen einer Information«, »Übergabe einer Information in das Lese-Schreib-Register« und »Schreiben einer Information« zeitlich und funktionell unabhängig von den anderen ausführbar sind. Sollen diese drei Vorgänge jedoch unabhängig voneinander ausgeführt werden, dann müssen auch im Instruktionswort dementsprechend drei Kennzeichen, z. B. die drei vorerwähnten Informationselemente »Lesen«, »Lesesignalübergabe« und »Schreiben«, vorgesehen werden und nicht nur zwei (»Lesen« und »Schreiben«) wie in einem normalen Instruktionswort. Mit diesem Verfahren wird dann zwar eine gewisse Zeitersparnis erzielt, die jedoch teilweise wieder dadurch verlorengeht, daß in einem Instruktionswort nunmehr drei Kennzeichen statt zwei erzeugt, mitgeführt und abgefragt werden müssen. Die Zeitersparnis ist demnach nur begrenzt. Weitere Nachteile sind der damit verbundene höhere Aufwand an Bauelementen und Speicherplätzen so-

wie deren zusätzliche Kosten. '.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Erzeugen von Steuersignalen für die Steuerung adressierbarer wortorientierter Speicher zu erstellen, mit welchem der Zeitbedarf für den Speicherzugriff und die Verarbeitung der Daten wesentlich verringert wird.

Diese Aufgabe wird dadurch gelöst, daß mindestens zwei fest vorgegebene Kombinationen von Lese- und Schreibsignalen, z. B. Lesen/Schreiben/Schreiben für die erste Wortzeit und Lesen/Lesen/Schreiben/ Schreiben für die zweite Wortzeit, enthaltende Signalzüge für den Speicherzugriff erstellt werden, von denen ein Signalzug mindestens ein überzähliges Lese- oder Schreibintervall hat, in welchem erforderliehe Datenzugriffsoperationen oder Steuerfunktionen durchgeführt werden können, daß unter Benutzung dieser Signalzüge während der ersten beiden Wortzeiten die in den folgenden Wortzeiten der Instruktion durchzuführenden Operationen bestimmt werden, und daß in den folgenden Wortzeiten wahlweise einer der beiden Signalzüge die Ausführung der Operationen steuert.

Damit werden die Vorteile einer hohen Flexibili-

tat beim Speicherzugriff und bei der Steuerung von Systemoperationen sowie insbesondere eine wesentliche Ersparnis der für die Datenverarbeitung erforderlichen Zeit erzielt. In einem datenverarbeitenden System ist für einen Akkumulator immer eine gewisse Mindestzeit dafür erforderlich, die aus dem Speicher ausgelesenen Daten zu verarbeiten und das Ergebnis zum Einschreiben in den Speicher bereitzustellen. Weiterhin sind in einer Ein-Adressen-Operation, die nur aus einer Lese- und einer Schreiboperation besteht, je eine Mindestzeit zum Lesen und Schreiben notwendig. Diese Mindestzeiten sind jedoch für eine reine Lese-Schreib-Operation größer als sie für eine Lese-Schreib-Schreib-Operation notwendigerweise sein müssen, da die durch die Schaltkreise bedingten Verzögerungen im letzteren Falle auf drei Zeitintervalle verteilt werden können und nicht auf lediglich zwei wie bei der reinen Lese-Schreib-Operation. Daraus ergibt sich dann, daß eine Lese-Schreib-Schreib-Operation im wesentlichen in dem gleichen Zeitraum programmiert werden kann wie eine reine Lese-Schreib-Operation, wobei im Falle der Lese-Schreib-Schreib-Operation jedes einzelne Lese- oder Schreibintervall weniger Zeit benötigt. Der Zeitbedarf für eine auf den kürzeren Lese- und Schreibintervallen basierende Zwei-Adressen-Lese-Lese-Schreib-Schreib-Operationen ist deshalb geringer als für eine vergleichbare Lese-Lese-Schreib-Schreib-Operation, die die längeren Lese- und Schreibintervalle benutzt.

Im folgenden wird die Erfindung an Hand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben. Es zeigt

Fig. 1 ein datenverarbeitendes System, welches mit der vorliegenden Erfindung arbeitet, wie beispielsweise ein automatisches Schriftsetzsystem zum Herstellen rechts- und linksbündig ausgerichteter Kopien,

F i g. 2 die mit Lesen/Lesen/Schreiben/Schreiben bezeichneten Signalfolgen in einem Modus während der Erstellung eines Signalverlaufs,

F i g. 3 die mit Lesen/Schreiben/Schreiben bezeichnete verkürzte Signalfolge in einem Modus während eines Signalverlaufs,

F i g. 4 und 5 das Verhältnis der Bitzeiten, Wortzeiten und Instruktionszeiten während der Systemoperation,

F i g. 6 a bis 6 g verschiedene elektronische selbsthaltende Schalterstromkreise, die bei der Erstellung der Signalfolgen der F i g. 2 und 3 mitwirken, zusammen mit verschiedenen erforderlichen Steuereingängen,

F i g. 7 eine Anzahl von Instruktionsfolgen, die im System der F i g. 1 benutzt werden und weiterhin das Verhältnis des Signalverlaufs in den F i g. 2 und 3 mit dem Instruktionsverlauf.

30

Einführung, Terminologie, Abkürzungen, Symbole

Wie bereits erwähnt, ist in Fig. 1 ein automatisches Schriftsetzsystem zum Herstellen eines rechts- und linksbündig ausgerichteten Druckes von weder rechts- noch linksbündig ausgerichteten rohen Eingangsdaten dargestellt. Es wird angenommen, daß der Leser mit den meisten Bezeichnungen vertraut ist, die in Systemen dieser Art benutzt werden, zur leichteren Verständigung der nachfolgenden Beschreibung werden jedoch noch einige Bezeichnungen, Abkürzungen und Symbole definiert, die dort wiederholt benutzt werden.

Λ-Wort Dies ist ein Wort im Kernspeicher,

welches die Instruktion enthält, nachdem ein Zugriff darauf stattgefunden hat. Es wird ebenfalls im P-Wort »Indirekte Operationen« benutzt. Das A-Wort ist direkt adressierbar ohne Benutzung des Speicheradreßregisters.

A -Register Dies ist ein Vier-Bit-Register, welches (A 1, A 2, sich selbst hält und welches dafür be- A 3, A4) nutzt wird, während jeder P-Zeit vorübergehend Daten von den Leseverstärkern zu speichern und während der Eingabe/Ausgabeinstruktionen Daten zu übertragen.

Akkumulator Der Akkumulator erstellt die Summe oder die Differenz zweier Vier-Bit-Zahlen und speichert einen Übertrag, falls erforderlich. Die zwei Zahlen werden vom A -Register und vom S-Register erhalten.

AN Ein Steuerblock, um Daten vom ^-Re

gister in den Speicher zurückzu-,. schreiben.

Alpha (a) N Ein Steuerblock, um P-Zeit-Daten vom Akkumulator in den Speicher zu schreiben.

NAND Ein NAND-Glied.

NOR, UND Ein NOR-Glied, bei dem jeder Ein-(Λ-NOR) gang mit dem Ausgang eines UND-Gliedes verbunden ist.

Arithme- Eine Instruktion, die das System eine tische Addier-, Subtrahier-, Vergleichs- oder

Operations- Übertragungs-Operation mit einem P-Instruktion Wort und einem ß-\Vort durchführen

läßt, deren Adressen in der Instruktion

enthalten sind.

ß-Wort Das B-Wort ist ein Wort im Kern

speicher, das dafür benutzt wird, die ß-Daten zu speichern, bis damit operiert werden soll. Wie das A -Wort wird das B-Wort direkt ohne Benutzung des Speicheradreßregisters adressiert.

BA, BB, Bit-Zeit-Intervalle, während denen

BC, BD vier Bitpositionen verarbeitet werden.

Die vier Bitzeiten stellen eine Wortzeit dar.

Hilfssignal Eine Bezeichnung, die die Addition eines festen Betrages zu einem bereits bestehenden Betrag darstellt, welches z.B. eine Adresse im Kernspeicher sein Jcann. Eine indirekte Adresse wird durch ein Hilfssignal von + 1 auf den neuesten Stand gebracht, da sie nur eine einzelne Adreß-Stelle von 8 Bits

60

Auswertesignal für
Hilfssignal

Nichtauswertesignal
für Hilfssignal (53)

Verzweigungsinstruktion

Bit-Zeit-Zähler

Übertrag

Taktgeber

Steuerwerk

CSX CSY

enthält, die ein Byte darstellen. Das Direkt Instruktions-Adreßwort wird durch ein Hilfssignal von +2 auf den neuesten Stand gebracht, da es zwei benachbarte Adreß-Stellen von insgesamt 5 Anzeige 16 Bits oder zwei Bytes enthält.

Ein Signal, das die genaue Zeit der Hilfssignalgabe steuert.

IO

Nicht-Auswertesignal für Hilfssignal ist das umgekehrte oder invertierte Hilfssignal.

Steuerung für Aufbereiten zum Drucken

Eine Instruktion, die abhängig von den selbsthaltenden Hoch-Niedrig-GIeich-Schaltern, oder auch nicht bedingt, die Änderung der Programmschritt-Folgen ermöglicht.

Ein Zähler, der vier Bit-Zeiten erstellt. Enthält zwei binär zählende Paare von selbsthaltenden Schaltern (TB-LB und TC-LC, siehe F i g. 4).

Eine Gruppe von 8 Bitpositionen im Kernspeicher. Kann ein Zeichen mit alphanumerischen Daten enthalten, eine nichtnegative Binärzahl von O bis 255, einen halben Programmschritt, ein halbes allgemeines Register, oder 8 als Anzeiger benutzte individuelle Bits.

Speichert den arithmetischen Übertrag der Bitposition mit der höchsten Wertigkeit des Akkumulators.

35

Bit-Ende (EOB)

Allgemeine Register

Hoch-Nied-

rig-GIeich-

Selbsthal-

tende

Schalter

17 selbsthaltenden zwei phasenver-

Ein Zähler mit
Schaltern, die von
schoben betriebenen elektronischen Schaltungen zur Abgabe einzelner Impulse von nominell 2,7 Mikrosekunden angetrieben werden, die wiederum vom binären Ausgang eines mit einem 240-kHz-Oszillator verbundenen Trigger angetrieben werden. Versetzen des Zeitgebers erlaubt Erstellung aller für Bit-Zeit, Wort-Zeit und Instruktionszeit notwendigen internen Zeitgebersignale.

Das Steuerwerk stellt die Wort-Zeitfolge, die Schreibsteuerungen, die Adresse spezieller Wörter, die Steuerungen für Eingabe/Ausgabe fest. Es stellt weiter fest, ob der Akkumulator addiert oder subtrahiert und stellt ähnliche Aufeinanderfolgen fest, wie sie im Instruktions-Flußdiagramm festgelegt sind (siehe F i g. 7).

Stromschaltzeit für die A'-Richtung im Kernspeicher.

Stromschaltzeit für die ^-Richtung im Kernspeicher.

IA, IB, IC, ID

I₁,1₂ usw. bis Z₁₀

Unmittelbare Arithmetische Instruktion Beinhaltet, daß die Instruktion direkte Adreß-Signale für P- und ß-Wörter hat.

Visuelle Anzeige durch Lampen oder vergleichbare Indikatoren für den Inhalt von Registern, für die Ergebnisse arithmetischer Operationen und ähnliche Anzeigen.

Die Steuerung für Aufbereiten zum Drucken ist in Adresse-Setzen und Daten-Setzen aufgeteilt. Während Adresse-Setzen kann der Inhalt des Instruktions-Adreß-Wortes zum Drukken aufbereitet werden. Während Daten-Setzen kann der Inhalt des Bytes, welches vom Instruktions-Adreß-Wort adressiert ist, modifiziert werden.

Ein Signal, welches das Ende einer Bitzeit anzeigt.

Diese Register sind in den Bytestellen 000-0063, 32 an der Zahl (je zwei Bytes), untergebracht. Sie können direkt adressiert werden und werden als Indexregister, E/A -Register, Arbeitsregister für die Arithmetik benutzt-und können auch als Instruktionen oder als individuelle Bytes benutzt werden.

Ein Satz selbsthaltender Schalter, der primär dazu benutzt wird, das Vergleichsergebnis zweier Worte, hauptsächlich durch Substraktion, anzuzeigen. Der Status der selbsthaltenden Schalter wird überprüft, um festzustellen, ob eine Verzweigungsoperation erforderlich ist. Sie können aus anderem Anlaß, z. B. durch E/A -Operationen, bei der Prüfung individueller Bits, oder bei anderen arithmetischen Operationen gesetzt werden.

Vier Paare von selbsthaltenden Schaltern, die die zehn für eine Maximaloperation erforderlichen Wortzeiten (I₁ bis Z₁₀) definieren. Siehe F i g. 5 und 7.

Bestimmungen der zehn Wort-Zeit-Intervalle (siehe F i g. 5). Kann jede Zahl sein: I₁ bis /„.

Instruiert die Maschine, eine der vier arithmetischen Operationen Addieren, Subtrahieren, Vergleichen oder Übertragen mit dem Inhalt einer Wortstelle im Speicher durchzuführen, welche durch das P-Wort in der Instruktion und den in der Instruktion in der Stelle des Q-Wortes enthaltenen unmittelbaren Daten definiert ist. Die Instruktion setzt das System in die Lage, eine Stelle des allgemeinen Registers im Speicher zu adressieren, welche 16 Datenbits hat, die als P-Wort dienen.

Schrittweise

Verzwei-

gungs-

(Sprung-)

Instruktion

Indirekt (P
und/oder Q)

Sperren

Auswertesignal für
Sperren'(/5)

Eingabe/
Ausgabe
(E/A)
Instruktion

Eingabe/
Ausgabe
(EIA)
Steuerung

Eine modifizierte Verzweigungsinstruk- Instruktionstion, die jedes Bit in einem definierten Adreßwort Register im Speicher in die Lage ver- (LA W) setzt, geprüft zu werden, die weiterhin verursacht, daß eine Verzweigung ausgeführt wird und diese Bits zu einem Vorwärts- oder Rückwärtsschritt mit bis zu 15 Programmstufen zu befähigen.

IO

Zeigt an, daß eine durch eine Instruk- Instruktion tion adressierte Speicheradresse die Wort-Zeit tatsächliche Adresse eines Operanden enthält, entweder das P-Wort oder das Ö-Wort.

Isolierender

Inverter

Umkehrstufe

Invertieren

Selbsthalten der Schalter

Beinhaltet im Hinblick auf den Kernspeicher das Sperren der Schreiboperation, um sicherzustellen, daß eine gewisse Speicherstelle auf ihrem O-Stand gehalten wird. Im Hinblick auf Programmschritte beinhaltet das Sperren, daß ein unterbrochener Programmschritt festgehalten wird, so daß er im Zuge des Unterbrechungsablaufs ausgeführt werden kann.

Ein Signal, welches die Daten in den Leseverstärkern sperrt, so daß sie nicht in das 5- oder A -Register übertragen werden können.

Eine Instruktion, die die Auswahl von Speicherstellen zum Abspeichern von Eingabedaten oder die Übertragung während einer Ausgabeoperation ermöglicht. Die Instruktion ermöglicht sowohl die Auswahl einer bestimmten Eingabe- oder Ausgabe-Einrichtung als auch einen normalen oder Multiplex-Operationsmodus.

Laden J,

Getrennte Logik vom selbsthaltenden 45 Zähler (LJT) Schalter für Sperren gesteuert. Diese Logik gestattet entweder die Ausführung einer E/A -Instruktion oder sperrt diese Instruktion.

Verbindungsfolge

Eingabe Acht selbsthaltende Schalter speichern Laden MAR

Register Eingabedaten für die Übertragung zum

Speicher.

LP und 55 Nicht LP

Instruktionen Instruktionen sind 16 Bits lang. Es gibt (LP) die folgenden sechs Grundinstruktionen:

1. Arithmetische Operation,

2. Unmittelbare arithmetische Operation,

3. Verzweigen,

4. Schrittweises Verzweigen,

5. Eingabe/Ausgabe,

6. Programm-Steuerung (siehe F i g. 7).

LX und 6o Nicht LX (LX)

Eine Wortstelle im Kernspeicher, die die Adresse der als nächste zu benutzende Instruktion speichert. Sie wird während des Zugriffs zu der Instruktion durch Hilfssignale auf den neuesten Stand gebracht. Zum Verzweigen wird dieses Wort modifiziert. Das LA W ist ohne Benutzung des Speicheradreßregisters direkt adressierbar.

Eine der zehn grundlegenden Zeitintervalle für die Ausführung von Instruktionen (siehe Fi g. 5 und 7).

Ein grundlegender Stromkreis, der Signale von einem anderen Block, wie z.B. einem /i-NOR-Block invertiert, so daß der Ausgang die gleiche logische Ebene wie der Eingang dieses A-NOR-Blocks hat.

Logische Invertierung einer 1 in eine 0 oder einer 0 in eine 1.

Ein bistabiler Speicherstromkreis, normalerweise im Zustand 0, kann nach . Anlegen eines Signals an seinen Eingang in den Zustand 1 umgeschaltet werden. Die Benutzung hier beinhaltet' das Setzen dieses Stromkreises und ein daran anschließendes elektronisches Rückkoppeln vom Ausgang des Stromkreises, um ihn in dem Zustand selbst zu halten, in den er gerade umgeschaltet worden ist.

Eine während einer Verzweigungsoperation benutzte Aufeinanderfolge zum Abspeichern der Instruktionsstelle, die unterbrochen worden ist, und zu der das Programm zurückkehren soll, wenn eine Unterroutine vollendet ist.

Ein Signal, welches nahe dem Ende der letzten Bit-Zeit einer Wort-Zeit auftritt zum schrittweisen Weiterschalten des Wort-Zeit-Zählers und um die Versetzung, des "Taktgebers festzustellen.

Ein Signal, welches das Laden des Speicheradreßregisters steuert.

Das LP-Signal definiert die P-Wort-Zeit zum Lesen und Schreiben, wogegen Nicht-LP die ß-Wort-Zeit für Lesen und Schreiben definiert.

Wirkt zusammen mit TX, um die Dauer der Speicherströme zu definieren.

Ein Status der Steuerlogik, um anzuzeigen, daß die Speicheradressierung Nicht-L/4 W, Nicht-/! oder Nicht-B ist; weiterhin beinhaltet dieser Status das Adressieren durch das Speicheradressenregister (MA R).

609543/153

MAR-Entschlüsseln

Speicher

Adreß-

Register

Speicher-

Zyklus-

Zähler

MPX-Register

Multiplex-

(MPX)-

Steuerung

Ein Logikblock, der den Stand des Operations-Speicheradreßregisters wiedergibt, um Codedie Torschaltungen für die richtigen Register Treiber und Schalter für den Zugriff auf die richtige Stelle im Kernspeicher zu setzen.

Der in diesem System benutzte Speicher ist ein Kernspeicher, der sowohl Daten als auch die Programminstruk- io Oder tionen speichert. Der Speicher enthält drei mit LA W, A -Wort und B-Wort bezeichnete spezielle Register. Eine typische Speichergröße ist \6 K-B'us mit einem Parallelzugriff für 4 Bits. Normalerweise werden für die Adressie- Oszillator rung von zwei Speicherstellen zwei (OSC) Lese-Zeiten, gefolgt von zwei Schreib-Zeiten, benötigt. Der Speicher benutzt die (X-, Y- und Z-)Operationsform. Z ist dabei die Koordinate der Inhibit (Sperr-)Ansteuerung.

Es wird auch als F-Register bezeichnet. Es ist ein Register mit 11 selbsthaltenden Schaltern, das jede Byte-Stelle im Kernspeicher adressieren kann. Es wird in ungeraden Wortzeiten von einem der speziellen Register im Speicher geladen. Wenn es auf Null zurückgestellt ist, adressiert es das MPZ-Register. Die 11 selbsthaltenden Schalter ermöglichen die Auswahl von Byte-Stellen im Kernspeicher, wobei das Signal TB ein Halb-Byte-Intervall (4 Bits) definiert.

Ausgabe Register (OR)

P-Zeit P-Wort

Programmsteuerungs- Instruktion

Definiert Schreib- und Lesezeiten als auch P-Wort-Zeiten und Q-Wort-Zeiten. Der Zähler beinhaltet eine binäre Zählerstufe, die einen Dreifachzähler treibt. Das binär zählende Paar TX-LX treibt die Treiberstromkreise für den Speicher und den aus TW-LP- SWP bestehenden Dreifachzähler. TW definiert die Lesezeit; Nicht-TW definiert die Schreibzeit. LP definiert die P-Wort-Zeit und Nicht-LP definiert die ß-Wort-Zeit.

Ein Register, welches für die Unterteilung eines Übertragungskanals in mehrere Kanäle (Multiplex-Betrieb) für Ausgabe-Einheiten benutzt wird, um die Stelle des nächstfolgenden Ausgabebytes festzuhalten.

Eine Steuerung, die das Grundprogramm immer dann unterbricht, wenn die Multiplex-Ausgabeeinrichtung bereit ist, das nächste Zeichen zu empfangen.

Die logische Umkehrung (Invertierung), gekennzeichnet durch (X), TW, ΣΡ usw.

40

Programm 45 Setzen

Ö-Zeit

Ö-Wort 50

Lesen/ Schreiben Spez. Worte 55 (R/WS)

Lesen/ .Schreiben MB (RIW 60 MB)

ROLE

65 Lesen/ Schreiben

Dieses ist ein Register mit sieben selbsthaltenden Schaltkreisen, die den Instruktionscode für jede Instruktion während ihrer Ausführug speichert. Die selbsthaltenden Schalter sind mit N-I bis iV-7 bezeichnet. Im allgemeinen wird dieses Register zur Zeit 12 geladen.

Die logische Bezeichnung für die Ausgabe aus einem Logikblock, wenn irgendeiner von mehreren Eingängen eingeschaltet ist.

Treibt zwei elektronische Schaltungen zur Abgabe einzelner Impulse bestimmter Dauer, wodurch die SSA- und SSß-Signale angeschaltet werden, um den taktgebenden Stromkreis einzuschalten.

Ein-8-Bit-Register, welches Ausgabedaten bis zum Beginn der nächsten Ausgabeinstruktion speichert.

Zeitintervall, welches durch LP definiert wird.

Wort, adressiert durch das P-Adreß-FeId der Instruktion.

Eine Instruktion, die die Prüfung jeder Bitstelle in einem der 32 Speicherregister mit der niedrigsten Wertigkeit gestattet. Bits können gesetzt, zurückgestellt oder aufgehoben und zu den Hoch-Niedrig-Gleich - selbsthaltenden Schaltern übertragen werden, wobei sie als Anzeigerbits dienen.

Siehe »Instruktionen«.

Zeitintervall definiert durch Nicht-LP.

Wort adressiert durch das Q-Adreßfeld der Instruktion.

Dirigiert das System, eins von drei speziellen Worten im Kernspeicher zu adressieren, LAW, Λ-Wort oder B-Wort.

Gibt eine Speicheradresse an; wird gesteuert durch die My4i?-Bits Yl bis Y11, die entschlüsselt sind.

Steuersignal in den Vergleicher-Stromkreisen (F i g. 6 g).

Lesen eines Kerns, ob er eine 1 oder 0 gespeichert hatte. Schreiben des Kerns bedeutet das Speichern einer 1 in den Kern.

Lesen/Lesen/
Schreiben/
Schreiben
(RRWW)

Lesen/
Schreiben/
Schreiben
(RWW)

5-Register

(51,52,

53,54)

Lange Folge von Lese-Schreib-Signalen für zwei Adreßoperationen.

Abgekürzte Folge zum Steuern des Zugriffs zum Speicher für etwa zwei Adreßoperationen; einzelne Adreßoperationen und andere Logik.

Dies ist ein selbsthaltendes 4-Bit-Register, das zum vorübergehenden Abspeichern von von den Leseverstärkern während einer jeden Q-Zeit gelesenen Daten benutzt wird. Es wird ebenfalls für ein Hilfssignal mit der Zählweise bis 1 oder 2 benutzt.

SSA,SSB Vom Stromkreis Fig. 6a gelieferte phasenverschobene Signale.

SWP Erstellt einen Prüf impuls zum Prüfen

von Bits und steuert die selbsthaltenden Schalter TW und LP.

Lese- Das System hat vier Leseverstärker,

verstärker die die aus dem Speicher ausgelesenen Daten übermitteln.

Lese- Signal zum Abfühlen des Leseverstär-

verstärker, kers. Kann gesperrt werden, so daß es Auswerte- aussieht, als ob überall Nullen festgesignal stellt worden seien, wodurch die Spei

cherstelle gelöscht wird.

Schaltung Übermittelt Zeitsignale unter Steuezur Abgabe rung des Oszillators für die Taktgebereinzelner Im- Stromkreise,
pulse (SS)

Spezial- Es gibt drei Spezialregister, die ohne

register Benutzung der ΜΛΑ-Entschlüsselung

direkt adressiert werden können. Sie wirken mit beim Abruf und bei der Ausführung von Instruktionen. Die Register sind LAW, A-Wort und B-Wort.

Übersetzer Einrichtung zum Übersetzen der Code-Konfiguration vom Speicher in Zeichen, die gedruckt oder angezeigt werden können.

TW und TW definiert Lese-Zeit und Nicht-TW

Nicht-TW definiert Schreib-Zeit.

TX und Steuert zusammen mit dem selbsthal-

Nicht-ΓΖ tenden Schalter LX die Treiberstromkreise für den Speicher und treibt den Dreifachzähler TW-LP-SWP.

Wort-Zeit- Erstellt unter Steuerung der laufenden Zähler Instruktion eine vorbestimmte Anzahl

von Wort-Zeiten. Kann versetzt werden und stellt bis zu 10, mit Z₁ bis Z₁₀ bezeichnete Wort-Zeiten zur Verfügung.

Schreib- Steuert das Einschreiben der Informa-

Steuerung tion in den Kernspeicher gemäß den AN- oder Alpha-N-Blocks.

* Kennzeichnet irgendeine der vier arith

metischen Operationen Addieren, Subtrahieren, Übertragen oder Vergleichen.

Allgemeine Systembeschreibung und Datenfluß

ίο Die im vorherigen Kapitel dargelegte Terminologie erläutert die Gesamtschaltungsanordnung in Fig. 1. Wie erwähnt, ist das vorliegende erfinderische Verfahren in Verbindung mit einem automatischen Schriftsetzsystem zur Erstellung rechts- und linksbündig ausgerichteter Kopien von nichtausgerichteten Eingangsdaten beschrieben. Vor der Bearbeitung wird ein Originalband, z. B. magnetisches Band, vom Bedienungspersonal auf Magnetbandgeräten vorbereitet. Der Bediener gibt ebenfalls die richtigen Steuercodes mit auf das Band. Die Vorbereitung des Bandes ist insofern vereinfacht, indem unbeabsichtigte Fehler durch Zurückstellen und Überschreiben der vorherigen Aufzeichnung leicht korrigiert werden können. Beim Eintasten der Zeichen in die Bandeinheit werden sie in eine bestimmte Code-Konfiguration umgewandelt und auf Band aufgezeichnet. Im Anschluß an die Vorbereitung eines Bandes legt der Bediener dieses in ein Bandleser gerät ein, z. B. in den Bandleser 1 in Fig. 1, welcher von der Steuerung 28 für Bandleser gesteuert wird. Eine zweite Eingabeeinrichtung, beispielsweise ein weiterer Bandleser 2, kann für zusätzliche Dateneingabe angeschaltet werden. Die Bandleser sind mit Bedienungssteuerungen zum Laden und Entladen des Bandes ausgerüstet, wie auch zum Suchen nach einem bestimmten Informationsblock. Die Daten von einem der beiden Bandleser 1 oder 2 werden auf die zugeordneten Eingabe-Einrichtungen 3 oder 4 (Datenregister) und über das Kabel 5 auf die Eingabe-Ausgabe-Steuerung 6 übertragen. Die Eingaberegister fassen Zeichen von acht Bits von den Lesern 1 oder 2. Unter der E/A -Steuerung gehen die Daten weiter über das Kabel 7 in Sätzen zu vier Bits zum A -Register 8 und von dort über Kabel 24, den Alpha-iV-Block (25) und die Schreibsteuerung 11 zu einer Stelle im Kernspeicher 12 für ein Eingabe-Daten-Wort. Im allgemeinen werden die Zeichen von einem Bandleser so lange eingelesen, bis eine vollständige Zeile gespeichert ist, die einer gedruckten Zeile auf einem Dokument entspricht. Daraufhin finden die Vorgänge für die richtige Zeilenlänge statt. Bei der Dateneingabe verfolgt das Programm die Anzahl der Zwischenräume in jeder Zeile und stellt die Verteilung der Extrazwischenräume fest, um sicherzustellen, daß die Zeile die vorbestimmte Länge hat.

Der Vorgang für das Erstellen der richtigen Zeilenlänge, d. h. das Bündigmachen von Zeilenanfang und Zeilenende, beinhaltet die Übertragung der Daten in der Zeile von einem Eingabebereich im Speicher 12 an einen Ausgabebereich im Speicher 12 als einen Informations-»Block«. Dabei werden Berechnungen durchgeführt, um die richtige Länge der Zwischenräume zu erstellen, um die Zeile aufzufüllen, um die Zeile links- und rechtsbündig zu machen, zum Zentrieren der Zeile, oder zum Setzen von Leitlinien, wie es gerade erforderlich ist. Die Berechnung schließt die Benutzung von Sperrungen im Satz, d. h.

hervorhebende größere Abstände zwischen den einzelnen Buchstaben eines Wortes, ein, die in einer im Speicher 12 gespeicherten Tabelle greifbar sind, und die auf dem Zeilenlängenzähler hinzuaddiert werden, wenn die Rohdaten in den Speicher kommen.

Im Anschluß an die Berechnungen, die notwendig sind, um im Speicher 12 rechts- und linksbündige Daten zu erstellen, werden die Daten dann gelesen, von den Leseverstärkern 13 verstärkt, auf das /!-Register 8 übertragen, über das Kabel 14 auf die E/A-Steuerung 6 weitergeleitet, dann über das Kabel 15 zum Ausgabe-Register 16 geleitet und von dort zum Drucken in den von der Druckersteuerung 29 gesteuerten Drucker und Übersetzer im Block 17 übertragen.

Wie im Kapitel »Terminologie« bereits beschrieben, steuert ein Speicheradreßregister 18 den Zugriff zu den Daten im Speicher über einen Adreß-Entschlüßler 19. Die Arbeitsweise des Systems wird weiterhin insbesondere von dem Steuerwerk 20 und einem Taktgeber 21 gesteuert.

Während der Rechnungsvorgänge für das rechts- und linksbündige Ausrichten sind mehrere arithmetische Operationen wie Addieren, Subtrahieren, Übertragen und Vergleichen erforderlich. Die An-Ordnung besitzt einen Akkumulator 22, der von dem zur F-Zeit gesetzten A-Register und von dem zur ß-Zeit gesetzten 5-Register Daten erhält, um damit Summen und Differenzen zu erstellen, wobei Überträge im selbsthaltenden Schalter »Übertrag« 23 abgespeichert werden. Der Ausgang des Akkumulators wird über das Kabel 24 über die Alpha-ZV-Steuerung 25 und die Schreibsteuerung 11 zum Speicher 12 zurückgeführt. Während der Ausführung der im einzelnen in F i g. 7 gezeigten Instruktionen werden diese im allgemeinen in einer bestimmten Folge zum Speicher 12 und den steuernden Operationscodes erfaßt, die in den selbsthaltenden Operationscode-Schaltkreisen 26 gesetzt sind, um die nachfolgende Operation des Steuerwerks 20 und des Taktgebers 21 festzustellen.

Wie bereits im Kapitel »Terminologie« erwähnt, gibt es in dem System sechs grundlegende Instruktionen. Unter gewissen Voraussetzungen wird gemäß Fig. 7 die Form »Aufbereiten zum Drucken« erstellt. Abhängig von der während der Ausführung einer einzelnen Instruktion erforderlichen Datenmanipulation können die Instruktionen bis zu zehn mit I₁ bis I₁₀ bezeichneten Wort-Zeiten erfordern. Die Ausführung mehrerer typischer Instruktionen wird später noch näher erläutert werden.

Auf die beschriebene Art und Weise werden von nicht rechts- und linksbündigen Daten, die in das System eingelesen worden sind, rechts- und linksbündig ausgerichtete Kopien hergestellt.

Das System ist »Zeilen-orientiert«, d. h., daß z. B. die auf dem Band im Bandleser 1 gespeicherten Daten zeilenweise verarbeitet werden. Einige Vorgänge können gleichzeitig im System ablaufen. Zum Beispiel kann eine Zeile vom Bandleser 1 in den Eingabe-Speicherbereich des Speichers 12 eingelesen werden, während eine vorhergehende Zeile, die rechts- und linksbündig ausgerichtet worden ist, vom Ausgabebereich des Speichers 12 zum Drucken durch Drucker und Übersetzer 17 ausgelesen wird. Weiterhin können die zum Rechts- und Linksbündigmachen der Zeilen benötigten Operationen das Einlesen und Ausdrucken von Zeilen überlappen.

In einem typischen System arbeitet der Bandleser 1 mit etwas höherer Geschwindigkeit als der Ausgabedrucker und Übersetzer 17. Beispielsweise könnte der Bandleser mit einer Geschwindigkeit von 20 Zeichen oder Zyklen pro Sekunde arbeiten. Laden, Entladen und Suchen finden jedoch mit höherer Geschwindigkeit statt. Andererseits möge Drucker und Übersetzer 17 nur mit einer Geschwindigkeit von 14 Zeichen oder Zyklen pro Sekunde arbeiten. Wenn man die Länge einer typischen Informationszeile in Betracht zieht und annimmt, daß der Bandleser 1 frei läuft, arbeitet der Bandleser bei 20 Zeichen pro Sekunde mit einer Geschwindigkeit von 50 Millisekunden pro Zeichen. Andererseits arbeiten Drucker und Übersetzer 17 bei einer Geschwindigkeit von 14 Zeichen pro Sekunde mit einer Periode von 70 Millisekunden. Während des Einlesens einer typischen Zeile in den Speicher 12 kann ein Intervall von bis zu 500 Millisekunden aufgegriffen werden, basierend auf der Tatsache, daß der Bandleser über die Länge der Zeile soviel schneller als der Drucker beim Drucken der vorhergehenden Zeile ist. Die Verfahren zum rechts- und linksbündigen Ausrichten sind jedoch komplex' und erfordern einen wesentlichen Zeitaufwand. In einem typischen System kann die Übertragung einer Zeile vom Eingabebereich des Speichers 12 in den Ausgabebereich des Speichers 12 zusammen mit dem erforderlichen bündigen Ausrichten nur ein gedrucktes Zeichen vor dem Ende des Drückens der vorhergehenden Zeile durch Drucker und Übersetzer 17 fertiggestellt werden. Das heißt, daß praktisch die gesamten aufgegriffenen 500 Millisekunden für den Ubertragungsvorgang und die erforderlichen Berechnungen benutzt werden.

Das vorliegende System verwendet einheitliche Zeitgeberanordnungen, die sicherstellen, daß die gesamte zum Lesen und Verarbeiten der Eingabedaten erforderliche Zeit nicht die Zeit überschreitet, die zur Verarbeitung der Daten auf der Ausgabeseite benötigt wird. Wenn andere Anordnungen als die vorerwähnten in diesem System verwendet würden, so würde eine wesentliche Unterbrechung zwischen der Fertigstellung einer gedruckten Zeile durch Drucker und Übersetzer 17 und dem Beginn der Aufbereitung der nächsten Zeile auftreten, wegen der Vergrößerung, die dadurch auftritt, daß die nächste Zeile in dem System rechts- und linksbündig ausgerichtet werden muß.

Zeitgeber- und Steuerstromkreise

Die Zeitersparnis wird bei der vorliegenden Erfindung durch zwei Formen des Signalverlaufs erreicht, die so angeordnet sind, daß sie in einer festgelegten Folge während der Operation des Systems erfolgen und auf festgelegte Art und Weise den in F i g. 7 gezeigten Instruktionsfolgen entsprechen. Die beiden in diesem System benutzten Formen des Signalverlaufs sind mit Lesen/Lesen/Schreiben/Schreiben (RRWW) und Lesen/Schreiben/Schreiben (RWW) bezeichnet. Im allgemeinen wird die Lese-/Lese-/ Schreib-/Schreib-Folge immer dann benutzt, wenn der Speicher 12 auf zwei Adressen zugreifen soll. Die Lese-/Lese-/Schreib-/Schreib-Folge ist im einzelnen in F i g. 2 gezeigt. Andererseits wird die verkürzte Zugriffs- und Steuersignalform Lesen/Schreiben/Schreiben primär immer dann erstellt, wenn im Speicher eine einzelne Adresse angefordert wird; sie erstellt jedoch auch ein Standardintervall zur Korn-

pensation von Akkumulator-Verzögerungen, die im System vorhanden sind, und zur Durchführung verschiedener Steuerfunktionen, die während der Operation des Systems erforderlich sind. Die Lese-/ Schreib-/Schreib-Folge ist in F i g. 3 dargelegt. Akkumulator-Verzögerungen sind im RWW-Modus kritisch, wenn, wie in den Zeiten /.„ I₄ und /., Summen durch Hilfssignale erstellt werden.

Entweder die eine oder die andere Folge des Signalverlaufs stellt eine einzelne Bitzeit dar. Wunschgemäß können vier Kernpositionen im Speicher 12 während der entsprechenden Lese- und Schreibintervalle ausgelesen oder eingeschrieben werden, und dies schließt den Zugriff auf P-Worte, Ö-Worte oder spezielle Worte ein, wie es der einzelnen in Frage kommenden Folge entspricht.

Die Bit-Zeiten BA, BB, BC und BD sind gemäß Fig. 4 an einer einzelnen Wortzeit beteiligt. Verschiedene selbsthaltende Schalter im System sind kombiniert, um zehn einheitliche Wortzeiten I_x bis Z₁₀ (Fig. 5) zu erstellen, die mit der Anzahl der Wortzeiten mit der in Frage kommenden Instruktion variieren und sind im einzelnen in einer festgelegten Weise gemäß F i g. 7 angeordnet.

Die vorerwähnten zwei Folgen des Signalsverlaufs ermöglichen eine schnelle und wirkungsvolle Datenverarbeitung in dem System und ergeben einige Vorteile, die bei der Operation des Systems relativ wesentlich¹ sind.

Die Lese-Intervalle, Fig. 2, sind im allgemeinen zweimal so lang wie die Schreib-Intervalle. In einer typischen arithmetischen Operation mit zwei mit P und Q bezeichneten Operanden ist an der Folge gemäß Fig. 2 ein Lesen P, Lesen Q, Schreiben Q und Schreiben P beteiligt. Die Operanden werden während der zwei Lese-Intervalle gelesen und das Ergebnis wird während der Schreib-P-Zeit in das P-Wort geschrieben. Die Lese-ZLese-ZSchreib-ZSchreib-Folge erfordert einen Zähler, der bis drei zählen kann, was vollständig mit selbsthaltenden Schaltern durchgeführt wird (hierzu s. Fi g. 6 a bis 6 f). Ein Oszillator 30, Fi g. 6 a, vermittelt SSA- und SSß-Ausgänge von den elektronischen Schaltungen zur Abgabe einzelner Impulse bestimmter Dauer 31 und 32. Dieses ist im Zeitdiagramm, F i g. 2, aufgeführt. Die TX- und LX-Stromkreise der F i g. 6 b und 6 c bilden ein Paar von selbsthaltenden Schaltern, die vier mögliche Stellungen haben, die von den SSA- und SSß-Ausgängen des Oszillators 30, F i g. 6 a, abhängig sind. Der Status von TX und LX ist in F i g. 2 dargelegt. Das TX- und LA'-Paar schreibt einen »3«-Zähler, der im einzelnen in den F i g. 6 d, 6 e und 6 f gezeigt ist. Der TW-Ausgang definiert ein Schreibintervall, wogegen der Nicht-TW-Ausgang ein Leseintervall definiert. Eine LP-Ausgabe von F i g. 6 e definiert eine P-Wortzeit, wogegen eine Nicht-LP-Ausgabe eine Q-Wortzeit definiert. Durch richtige Taktgebung der beteiligten Stromkreise und der durch die SWP- und Nicht-SWP-Ausgaben von F i g. 6 f ausgeübten Steuerung erhält man die in F i g. 2 gezeigten Kurvenformen.

Unter Benutzung der beteiligten selbsthaltenden Schalterstromkreise ist es etwas schwierig, die Stromkreise der F i g. 6 d, 6 e und 6 f so auszulegen, daß sie IV2 statt 3 zählen, wenn eine kürzere Lese-/ Schreib-Folge erforderlich ist. Die vorliegende Anordnung ist daher so abgeändert, daß der »3«-Zähler »2« zählt, um die in F i g. 3 gezeigte Folge zu erstellen, d. h. eine Lese-ZSchreib-ZSchreib-Folge.

Das Erstellen der . Lese-ZSchreib-ZSchreib-Folge der Fig. 3 erfolgt im wesentlichen durch die I_x- bis /,„-Instruktionskonfiguration in Fig. 7. Dort werden die Lese-ZLese-ZSchreib-ZSchreib-Folgen während der Instruktions-Wortzeiten I₂ und I₁₀ erstellt, für eine Verzweigungsinstruktion während der Instruktions-Wortzeit I₄. Zu allen anderen Zeiten während des Instruktions-Ausführungsverfahrens wird die Lese-/Schreib-/Schreib-Folge erstellt, und dieses erfolgt während der Instruktions-Wortzeiten Z₁ und /., bis /„. Zur Erläuterung und keinesfalls einschränkend sind typische Bitzeiten in den F i g. 2 und 3 dargestellt und als Zeitraum von 50 Mikrosekunden für eine Lese-ZLese-ZSchreib-ZSchreib-FoIge und von 33,33 Mikrosekunden für eine Lese-ZLese-ZSchreib-Folge gezeigt. Es ist offensichtlich, daß eine wesentliche Zeitersparnis bei der Datenverarbeitung erzielt wird, wenn die kürzere Folge des Signalverlaufs der F i g. 3 statt der des längeren Signalsverlaufs der F i g. 2 benutzt wird.

Bei der Änderung von einer Form des Signalverlaufs in eine andere wird im wesentlichen die Lese-Q-Zeit in F i g. 2 eliminiert. Dies wird durch Steuern des TW-Stromkreises in F i g. 6 d gemacht, so daß der Status Nicht-TW nur für ein einziges Lese-Intervall gemäß Fig. 3 erstellt wird und nicht für> zwei Lese-Intervalle gemäß Fig. 2. Wenn der Signalverlauf gemäß F i g. 3 gewünscht wird, wird das RWW-Einzel-Adreß-Signal (IADD) an den Eingang" des A-NOR-Stromkreises 35 in Fig. 6d angelegt. Mit SWP, Nicht-TA' wird zur LA"-Zeit des Taktgebers dann am Ausgang TW eine Spannung erstellt. Dies findet in der Folge der F i g. 3 früher statt als in der der Fig. 2. Das Signal wird vom /1-NOR-Stromkreis 36 erhalten, der die erforderliche Ausgabe zu allen Zeiten während des Instruktionsablaufs auf die Klemmen 37 und 38 überträgt, außer wenn das Instruktions-Wort-Intervall /,, oder Z₁₀ oder Verzweigen (Sprung) und Zeit /₄ "auftritt. In diesen Fällen wird die Lese-ZLese-ZSchreib-ZSchreib-Folge der F i g. 2 erstellt.

Zusammenfassend ist festzustellen, daß die beiden Formen des Signalverlaufs mit den beteiligten selbsthaltenden Schalterstromkreisen vollständig erstellt werden. Normalerweise ist während einer einzelnen Adreßfolge nur Lesen P und Schreiben P erforderlich. Das während der zweiten Folge des Signalverlaufs der F i g. 3 erstellte Extraintervall, das ist Schreiben Q, ist jedoch zum Einschreiben einer Information in eine Speicherstelle verfügbar, von der bekannt ist, daß sie vorher gelöscht worden ist, ist weiterhin verfügbar für die Übertragung einer Information von einer Wortstelle in eine andere wie auch zum Zurückschreiben in die ursprüngliche Stelle und für verschiedene Steuervorgänge im System. Das Extra-Schreib-Q-Intervall stellt auch zusätzliche Zeit zur Verfügung, die im Verhältnis zu den Grundstromkreisen des Taktgebers des Systems vereinheitlicht sind zur Kompensation von Verzögerungen, die auftreten, wenn während arithmetischer Operationen Daten durch den Akkumulator hindurch übertragen werden. Es kann beispielsweise erforderlich sein, den Inhalt der LA W-Stelle während der Ausführung einer Instruktion als Hilfssignal zu übertragen. Das P-Wort wird gelesen, dem Akkumulator zur Aussummierung mit dem Inhalt des S-Registers übergeben, welches auf 2 gesetzt ist und wird anschließend während der Schreib-P-Zeit gemäß Fig. 3 geschrieben. Die

609 543/153

Schreib-Q-Zeit erstellt ein extra vorbestimmtes Zeitintervall, welches sicherstellt, daß die Ausgänge des Akkumulators abgesetzt sind und daß vom Akkumulator zum Schreiben während der Schreib-P-Zeit ordnungsgemäße Information verfügbar ist.

Der Akkumulator eines datenverarbeitenden Systems erstellt ein minimales Zeitintervall, das zwischen der Zeit, nachdem die letzten Daten gelesen und dem Akkumulator übergeben worden sind und der Zeit, bis der Akkumulator eine in den Speicher einzuschreibende Summe erstellt, zur Verfügung stehen muß. In der Form einer aus einer Lese(/?-) und einer Schreib^-) Operation bestehenden Einzeladresse sind ein minimales ^-Zeitintervall und ein minimales Pf-Zeitintervall erforderlich. Diese minimalen Zeitintervalle sind für die nur aus RW bestehende Form größer als sie für die Form RWW sein müssen, da die Stromkreisverzögerungen im letzteren Fall über drei Zeitintervalle verteilt werden können und nicht nur über zwei, wie bei R W.

Im vorliegenden Fall stellt der Steuerblock Alpha N (25) sicher, daß nur während der P-Schreibzeit Daten vom Akkumulator 22 in den Speicher eingeschrieben werden, welches das zweite Schreibintervall in beiden Formen RRWW und RWW ist. Das gesamte Einschreiben während der Q-Ztit erfolgt vom Α-Register aus, welches nur eine kleine Verzögerung und keinen Übertrag hat.

Aus dem vorhergesagten ergibt sich, daß ein RWW-Cods im wesentlichen in dem gleichen Zeitaufwand programmiert werden kann wie ein RW-Zyklus für einen gegebenen Akkumulator, wobei jedes Schreib- oder Lese-Intervall in der RWW-Form weniger Zeit beansprucht. Wegen dieser Tatsache benötigt die auf den kürzeren Lese- und Schreibintervallen basierende Zwei-Adreß-Z?/? WW-Form weniger Zeit als eine vergleichbare RRWW-Folge, die auf den längeren Lese- und Schreibintervallen basiert.

Wechselbeziehung zwischen

Instruktions-Ausführungs-Folgen und Folgen

bei der Erstellung des Signalverlaufs

Die vorteilhafte Verwendung der beschriebenen Folgen des Signalverlaufs und ihrer Wechselbeziehungen zu den typischen Instruktionsfolgen werden weiterhin bei der Betrachtung mehrerer typischer Instruktionsoperationen und unter eingehendem Hinweis auf F i g. 7 beschrieben.

Instruktion unmittelbare Arithmetik
/j-Wort-Zeit

Um gewisse Aspekte der Anordnung darzulegen, muß zunächst die Folge erläutert werden, die auf-

40

50 tritt, wenn eine Unmittelbare Arithmetik-Operation im Laufe der Berechnungen erforderlich wird. Gemäß Fig. 7 schließen die ersten Wortintervalle /, und I₂ allgemein den Zugriff auf den Inhalt des Instruktions-Adreß-Wortes (IA W) ein, um die Art der Operation festzustellen. Wie im Kapitel »Terminologie« erwähnt, ist IA W eine einzelne Stelle im Kernspeicher 12, die die Adresse des nächsten Programmschritts im Speicher 12 speichert. Der Inhalt von IA W ist in dieser Hinsicht einem Programm-Schritt-Zähler ähnlich. Während des Zugriffs auf IAW ist es notwendig, daß der IA W-Zähl-Inhalt immer dann um ein Inkrement von + 2 erhöht wird, wenn das Wort vom Speicher übertragen wird, so daß die nächste Instruktion in der Folge während einer nachfolgenden /!-Wort-Zeit adressiert werden kann.

Das Instruktionswort-Intervall I₁ erfordert die folgende Folge des Signalverlaufs:

Lesen Schreiben Schreiben

Lesen IA W zur Wird zur Überprüftes -

F-Zeit; Speichern Kompensie- IAW im Spei-

im A -Register 8, rung von eher zurück-

Fig. 1. 5-Register Akkumulator- lesen, der

Setzen auf eine Verzögerungen durch Zählung

Zählung von »2« benutzt. von+2 erhöht

während BA -Zeit. ist, über.

Während IA W Alpha N.

gelesen wird,
Speicheradreß-Register gemäß
IA Pf-Inhalt setzen.

In dieser Situation erstellt die Extra-Schreib-Zeit in der Lese-/Schreib-/Schreib-Folge ein passendes Standard-Intervall zur Kompensation für die Verzögerung, wenn IAW und der + 2-Erhöhungsfaktor bei ihrer Rückkehr zum Speicher 12 durch den Akkumulator 22 in F i g. 1 geht.

/₂-Wort-Zeit

Während der /.,-Zeit wird ein Zugriff auf die tatsächliche im Speicher 12 gespeicherte Instruktion unter der Adresse gemacht, die vom IAW erhalten wurde und die jetzt im Speicher-Adreß-Register 18 gespeichert ist.

Die /₂-Ausführungs-Zeit für die Instruktion erfordert die Form des Signalverlaufs gemäß F i g. 2, d. h. eine Lese-/Lese-/Schreib-/Schreib-Folge wie folgt:

Lesen/Adresse im Speicher 12
bestimmt durch Speicher-Adreß-Register, da Lesen/
Schreiben M wirksam wird.
Dieses beinhaltet, daß kein
Zugriff auf die Spezialworte
im Speicher erfolgt, und daß
das Adressieren unter
Steuerung des MAR-Entschlüßlers 19, Fig. 1 stattfindet.

Lesen

/1-Wort lesen, um es zu löschen. Auswertesignal für Sperren verhindert, daß die Ausgaben vom Leseverstärker in das 5-Register übertragen werden.

Schreiben

Schreiben der von der
adressierten Stelle erhaltenen Instruktion in
das /!-Wort über
AN(W) Fig. 1.

Schreiben

Rückspeichern der
Instruktion in die
Stelle, die während
Lesen-P-Zeit ausgelesen wurde, über
AlphaW(25), Fig. 1.

Die I₂-Wortzeit erfordert die längere Folge des Signalverlaufs von Lesen/Lesen/Schreiben/Schreiben, um die Instruktion vom Speicher zu lesen und das Α-Wort zu löschen, um die Instruktion zu erhalten. Die Instruktion »Unmittelbare Arithmetik« ist jetzt im /1-Wort im Speicher 12 gespeichert und ist ebenfalls für weitere Benutzung in ihrer Original-Programmstelle im Speicher 12 gespeichert. Während der /.,-Wort-Zeit wird der Operationsteil der Instruktion auch auf die Operationscode-Schaltkreise 26 übertragen zur Feststellung der nachfolgenden Operationen des Systems durch das Steuerwerk 20 und den Taktgeber 21. Im vorliegenden Fall ist der Wort-Taktgeber von der Wort-Zeit I₂ direkt zur Wort-Zeit I₁ in F i g. 7 versetzt.

/₇-Wort-Zeit

Der Zweck der Instruktion »Unmittelbare Arithmetik« ist, eine arithmetische Operation wie beispielsweise Addieren, Subtrahieren usw. durchzuführen, bei der der eine Operand durch die P-Adresse in der Instruktion festgestellt wird und der andere Operand aus unmittelbaren Daten besteht, die in der Instruktion selbst in den acht Bitpositionen der nied-

rigsten Rangordnung gespeichert sind. Während der I₇-Wortzeit muß die Adresse des für die arithmetische Operation erforderlichen P-Wortes in das Speicher-Adreß-Register 18 geladen werden, damit ein Zugriff darauf erfolgen kann. Das /₇-Wort-Zeit-IntervaIl erfordert gemäß F i g. 7 die Signalfolge Lesen/Schreiben/Schreiben.

Lesen	Schreiben	Schreiben
Lese	Nicht	Schreiben A -Wort-
Λ-Wort in	benutzt.	Inhalt zurück. Am
Speicher		Ende der/₇-Zeit enthält
register.		das Speicher-Adreß-
		Register 18 die Adresse
		des P-Wort-Operanden.
/₁₀-Wort-Zeit

Das Steuerwerk 20 wirkt auf das Versetzen des Taktgebers 21 ein, um gemäß F i g. 7 ein Wort-Intervall /₁₀ zu erstellen. Das /^-Wort-Intervall macht die Signalfolge Lesen/Lesen/Schreiben/Schreiben erforderlich. Die Folge für das Wort-Intervall ist wie folgt:

Lese/Wort-Stelle in den
vom Speicheradreßregister Ϊ8 adressierten
Speicher 12.

Lesen

Lese A -Wort, um
unmittelbare Daten zu
erhalten.

Schreiben

Kompensiert Akkumulator-Verzögerungen. Schreiben

Schreibe/Ergebnisse der
arithmetischen Operationen in" die vom Speicheradreßregister 18 adressierte
Speicherstelle.

Weiterhin wäre die Folge Lesen/Lesen/Schreiben möglich, wenn die Akkumulator-Verzögerungen geringer sind, wie beispielsweise bei einer unmittelbaren Übertragung (ohne Übertrag). Im vorliegenden Fall würde dies jedoch einen Zähler mit dem Zählvermögen 2V2 erforderlich machen, welches relativ schwierig ist.

Die in F i g. 7 dargestellte Instruktions-Folge und der detaillierte Stromkreis in F i g. 6 d zeigen das direkte und vorgegebene Verhältnis zwischen den Folgen des Signalverlaufs für Lesen und Schreiben und der Instruktions-Wort-Zeit, wie es unter der Steuerung des Blocks /i-NOR 36 erstellt worden ist.

Instruktion Arithmetische Operation

Die Betrachtung der Instruktion »Arithmetische Operation« erbringt weitere Vorteile des erfindungsgemäßen Verfahrens für den Signalverlauf. Die Instruktion »Arithmetische Operation« wird für normale arithmetische Operationen mit einem P-Operanden und einem Q-Operanden benutzt, die direkt oder indirekt adressiert werden können.

/_rWort-Zeit

Die /,-Wort-Zeit dieser Instruktion ist mit der vorher im Zusammenhang mit der Instruktion »Unmittelbare Arithmetik« diskutierten /j-Wort-Zeit identisch. Der Inhalt von IA W wird in das Speicheradreßregister geladen und um 2 erweitert, bevor er in den Speicher 12, F i g. 1, zurückgegeben wird.

/₂-Wort-Zeit

Wie die /_rWort-Zeit ist auch die /₂-Wort-Zeit der I₂-Wort-Zeit der Operation »Unmittelbare Arithmetik« identisch. In diesem Fall zeigt jedoch der in die Operationscode-Schaltkreise 26, Fig. 1, gesetzte Operationscode, daß eine Arithmetische Operation erforderlich ist und keine Operation »Unmittelbare Arithmetik«, wie vorher beschrieben. Am Ende der /.,-Wort-Zeit versetzt das Steuer-Werk 20 den Taktgeber 21 auf die I₃-Wort-Zeit.

/3-Wort-Zeit

Es sei angenommen, daß beide in der Instruktion, auf die gerade ein Zugriff erfolgt ist, gespeicherten P- und Q-Adressen indirekt sind. Dies wird in der Instruktion durch ein einzelnes Bit angezeigt, das für P-Indirekt gesetzt ist, und ein weiteres Bit, das für Q-Indirekt gesetzt ist. Indirekte Adressierung ist bekannt, jedoch ist zusammenfassend zu sagen, daß bei indirekter P- oder Q-Adresse die Adresse in der Instruktion eine Stelle definiert, die eine weitere Adresse speichert, die die tatsächliche Adresse der während der Datenverarbeitung erforderlichen Daten ist. In der Instruktion ist ein Kennzeichen vorhanden, ob die entweder in der P- oder Q-Wort-Stelle im Speicher 12, F i g. 1, gespeicherte Adresse vor ihrer Rückkehr in den Speicher 12 und +1 fortzuschalten ist. Auf diese Art und Weise dienen die Stellen im Speicher 12, die die P-Adresse und die Q-Adresse der erforderlichen Daten speichern, im wesentlichen als Index-Register. Während des I₃-Wort-Zeit-Intervalls wird die Q-Adresse des jetzt in der A -Wort-Stelle des Speichers 12 gespeicherten Instruktionswortes gelesen und in das Speicheradreßregister 18 übertragen, um den Zugriff auf die ß-Daten zu steuern. Das Speicheradreßregister 18 enthält die Adresse der Stelle im

Speicher 12, die die Adresse der erforderlichen Daten hat. Die Folge des Signalverlaufs für die /,-Zeit ist wie folgt:

Lesen	Schreiben	Schreiben
A -Wort (Ö-Adressenteil) lesen und zum Speicheradreß register 18 übertragen.	Nicht benutzt.	Vom A -Wort ge lesene Daten zum A-Wort im Speicher 12 zurückbringen.
Lesen		Schreiben

Wenn die soeben zum Speicheradreßregister 18 übertragene Adresse eine direkte Adresse ist, wird der Programm-Zähler direkt von der /₃-Zeit auf die /₆-Zeit gesetzt. Im vorliegenden Fall wird jedoch angenommen, daß die Adresse im Speicheradreßregister 18, Fig. 1, eine Indirekte Adresse ist. Der Programm-Zähler wird deshalb von der /,-Wort-Zeit zur /₄-Wort-Zeit geschaltet.

₁₀ /₄-Wort-Zeit Die /₄-Wort-Zeit erfordert eine kurze Folge des Signalverlaufs wie folgt:

Lesen des Inhalts der von der
Adresse im Speicheradreßregister 18
festgestellten Wortstelle in das
A -Register. Setzen des 5-Registers
auf 1 während der ΒΑ-Zeit zur
Benutzung bei der Fortschaltung
der Indirekten Adresse, wo
erforderlich.

Schreiben des Inhaltes des Λ-Registers über die /IN-Steuerung und Schreib-Steuerung 11 in die B-Wort-Stelle im Speicher Kompensiert auch Akkumulator-Verzögerung. Schreiben

Inhalt des 5-Registers wird zum Inhalt der vom Speicheradreßregister 18 adressierten Wortstelle hinzuaddiert und wird vom Ausgang des Akkumulators 22 über die Steuerung Alpha-//(25) und die Schreib-Steuerung 11 zur Originaladresse im Speicher 12, wie von Speicheradreßregister 18 festgestellt, zurückübertragen.

Beim vorerwähnten Zeitintervall hat die gekürzte Folge des Signalverlaufs Lesen/Schreiben/Schreiben die Handhabung der Information in zwei Adreßstellen des Speichers 12 beeinflußt. Dieses basiert auf der Tatsache, daß das B-Wort vor der /₄-Zeit in einem gelöschten Zustand gehalten wird und verfügbar ist, wenn immer Daten dorthinein übertragen werden sollen. Dieses wird bei der /₅-Wort-Zeit erläutert werden. Am Ende der /₄-Wort-Zeit hat das B-Wort dann die Adresse der tatsächlichen in der Arithmetischen Operation erforderlichen Q-Daten. Das Speicheradreßregister 18, Fig. 1, kann dann gelöscht und mit der im B-Wort im Speicher 12 gespeicherten Adresse geladen werden. Dieses wird im nächsten Wort-Zeit-Intervall erledigt.

45 /₅-Wort-Zeit

In der /₅-Wort-Zeit wird eine Lese-ZSchreib'/Schreib-Folge durch die Zeitgeber-Stromkreise erstellt, jedoch wird nur die Lese-Zeit im Zusammenhang mit dem Speicher tatsächlich benutzt. Während dieser Lese-Zeit wird der Inhalt des B-Wortes im Speicher 12 zum Speicheradreßregister 18 übertragen. Die zwei Schreib-Intervalle werden für die Steuerung der Taktgeber-Stromkreise benutzt. In den Speicher wird keine Information zurückgeschrieben und das Ergebnis der Operation in der /₅-Wort-Zeit ist, das B-Wort aufnahmebereit zum Empfang irgendwelcher Daten während eines nachfolgenden Zeitintervalls zu lassen. des Speichers 12 gesetzt. Das /„-Wort-Intervall erfordert eine Lese-Schreib-Schreib-Folge wie folgt:

60

/„-Wort-Zeit

Nach der Übertragung des B-Wortes in das Speicheradreßregister 18 wird der Instruktionszähler zur /_e-Zeit weitergeschaltet. Während der /„-Zeit erfolgt gemäß der im Speicheradreßregister 18 gespeicherten Adresse ein Zugriff auf die tatsächlichen Ö-Daten im Speicher 12 und diese werden in die ß-Wort-Stelle Lesen

Lesen der
Wortstelle im
Speicher 12 gemäß Adresse
im Speicheradreß
register 18.

/.-Wort-Zeit

Schreiben

Einschreiben
der soeben gelesenen Daten
in das B-Wort
über AN.

Schreiben

Zurückschreiben der während des Lese-Intervalls aus der Speicher-12-Stelle gelesenen Daten über Alpha-TV in die gleiche Stelle.

Während der /₇-Wort-Zeit wird die Indirekte Adresse der f-Daten gelesen und in das Speicheradreßregister 18 übertragen. Die Folge bei der Signalerstellung ist wie folgt:

Lesen

Der Teil des
A -Wortes mit
der Indirekten
P-Adresse wird
zum Speicheradreßregister 18
übertragen.

Schreiben

Nicht
benutzt.

Schreiben

Nicht benutzt zum Schreiben in den Speicher. Die A -Wort-Stelle ist nun gelöscht. Dieses Intervall wird jedoch zur Taktgeber-Steuerung benutzt.

Wenn die P-Adresse eine Direkte Adresse ist, kann die Ausführung der Instruktion nunmehr direkt zur /,„-Wort-Zeit fortschreiten. In dem angenommenen Fall ist jedoch die Adresse im Speicheradreßregister eine Indirekte Adresse der tatsächlichen Daten und die Wort-Zeiten 18 und 19 folgen.

/₈-Wort-Zeit

Das /_S-Wort-Zeit-Intervall erfordert eine Lese-Schreib-Schreib-Folge wie folgt:

23
Lesen

Daten in der Wortstelle des
Speichers 12 werden in das
A -Register gelesen wie vom
Speicheradreßregister 18 adressiert.
Das S-Register wird während der
ΒΑ-Zeit auf »1« gesetzt, wenn das
Hilfsbit eingeschaltet ist.

15	24	878	24
			Schreiben
Schreiben

Die im A -Register gespeicherten
Daten werden über AN in die
A -Wort-Speicherstelle geschrieben.
Diese Zeit kompensiert ebenfalls
eine Akkumulatorverzögerung.

Die während des Lese-Zeit-Intervalls erhaltene Originaladresse wird über AIpha-N in die gleiche Speicherstelle rückgespeichert, nachdem sie um eine in das 5-Register gesetzte und vom Akkumulator 22 zugefügte 1 weitergeschaltet worden ist.

Die während des /₈-Wort-Zeit-Intervalls ablaufende Folge ist mit der während des /₄-Zeit-Intervalls ablaufenden vergleichbar.

/,,-Wort-Zeit

Während des /_g-Wort-Zeit-Intervalls wird der Inhalt der A -Wort-Stelle im Speicher 12 in das Speicheradreßregister 18 gesetzt und in die gleiche Stelle im Speicher 12 rückgespeichert. Die Folge des Signalverlaufs ist Lesen/Schreiben/Schreiben.

Lesen

Innerhalb des
A -Wortes wird
gelesen und zum
Spelcjheradreßregister 18 übertragen.

Schreiben

Nicht
benutzt.

Schreiben

Innerhalb des
A -Wortes wird in die A -Wort-Stelle rückgespeichert. /₁₀-Wort-Zeit

Nach allen vorherigen Abläufen enthält nunmehr das Speicher-Adreßregister 18 die Adresse der P-Daten und die ß-Wort-Stelle im Speicher 12 enthält jetzt die ß-Daten. Wie durch den Stern (*) in F i g. 7 angedeutet, wird jetzt eine der arithmetischen Opera-" tionen — Übertragen oder Vergleichen — unter Be- «5 nutzung des Akkumulators 22 durchgeführt, und wenn kein indirektes Adressieren beteiligt ist, können auch Additions- und Subtraktionsoperationen durchgeführt werden. Das Ergebnis wird in die vom Speicheradreßregister 18 adressierte Stelle im Speieher zurückgestellt. Die während der /₁₀-Wort-Zeit erforderliche Signalfolge ist wie folgt:

Lesen

Die bei der vom
Speicheradreßregister 18 angegebenen Adresse gespeicherten Daten
werden in das
Λ-Register gelesen.

Lesen

Die im B-Wort gespeicherten Daten
werden in das 5-Register übertragen. Schreiben

Dieses Zeit-Intervall kompensiert
Verzögerungen über den Akkumulator 22, wenn arithmetische
Operationen mit den P- und
Ö-Daten von den A- und S-Registern durchgeführt werden. In
das B-Wort wird nicht eingeschrieben und deshalb verbleibt
dieses in gelöschtem Zustand für
nachfolgende Benutzung in
anderen Instruktionsoperationen.

Schreiben

Akkumulator 22 wird zur Steuerung Alpha-iV (25) und zur Schreibsteuerung 11 übertragen und wird wieder in die von dem Speicheradreßregister 18 festgelegte Stelle im Speicher 12 rückübertragen. Für eine Vergleichsoperation wird AN ■ benutzt.

Weitere Gesichtspunkte und Merkmale des Systems

Das Erstellen besonderer vorbestimmter Signalabläufe erbringt zusätzliche Vorteile bei der Ausführung anderer Instruktionen im System, wie beispielsweise bei einer Verzweigungs(Sprung-)Instruktions-Folge gemäß Fig. 7. Die Operation läuft während der I₁- und /^Wort-Zeiten allgemein, wie vorher bereits im Zusammenhang mit den anderen Instruktionen beschrieben, ab. Bei der Durchführung einer Verzweigungs-Instruktion wird das Instruktions-Adreß-Wort im Speicher 12, Fig. 1, modifiziert, so daß das System eine gegenüber einer normalen Instruktion ohne Verzweigen abgeänderte Instruktion erhält. Wenn eine Verzweigungs-Operation angezeigt ist, wird der Wort-Zeit-Zähler auf das /₁₀-Zähl-Inter-

vall versetzt. Das Λ-Wort im Speicher 12 enthält jetzt die Adresse der Speicherstelle, auf die das System im Falle einer Verzweigung hin gerichtet ist. Der Signalverlauf während des /₁₀-Wort-Intervalls ist wie folgt:

Lesen

Das IA W-Wort wird
gelesen, um seinen
Inhalt zu löschen.

Lesen

Der Inhalt des

A -Wortes wird gelesen. Schreiben

Kompensiert Akkumuator-Verzögerungen.

Schreiben

Der vorher gelesene Inhalt des A -Wortes wird in die IA W-Stelle im Speicher 12 übertragen.

609 543/153

Der in den Zeiten I₃ und Z₄ der Verzweigungs-Instruktion gezeigte »Verbindungss-Gesichtspunkt ermöglicht das Abspeichern der Adresse der unterbrochenen Instruktion, so daß das System nach dem Ablauf der Unterroutine zur Originalprogrammfolge zurückgebracht werden kann. Die /₃-Wort-Zeit schließt eine Lesen-Schreiben-Schreiben-Folge mit dem Inhalt des A -Wortes ein, welcher zum Speicheradreßregister übertragen worden ist und vor der Rückübertragung die A -Wort-Stelle im Speicher 12 um + 2 weitergeschaltet worden ist.

Im allgemeinen erfordern auch die in F i g. 7 angegebenen Instruktionen während der /₄-Zeit eine Lesen-Schreiben-Schreiben-Folge. Eine Ausnahme macht jedoch das Verzweigungs-/₄-Wort-Intervall, wenn eine Lesen-Lesen-Schreiben-Schreiben-Folge gemacht wird, um den Inhalt des IA W-Wortes im Speicher 12 in eine andere Stelle im Speicher 12 zu übertragen, die mit »Λί« und einer vor der Rückspeicherung auf das Instruktions-Adreß-Wort IA W aufaddierten +1 bezeichnet ist. Der Ablauf ist wie folgt:

Inhalt des Instruktionsadreßworts
{JAW) lesen.

Lesen

M-Speicherstelle
lesen, um sie zu
löschen.

Schreiben

Inhalt von IA W in gelöschte
W-Stelle schreiben. Kompensiert
auch Akkumulatorverzögerungen.

Schreiben

Inhalt von IAW + 1 in
IA W-Stelle des Speichers 12 schreiben.

Vergleicher-Steuerung ^ao

F i g. 6 g zeigt einen Vergleicher-Stromkreis zur Anzeige eines Hoch- oder Niedrig-Zustandes eines Wortes vom Speicher 12 im Verhältnis zu einem anderen Wort. Der Stromkreis besteht aus einem as Block^f-NOR 40 und einem Block /41. Eine Anzahl Signale wie — ROLE und NIEDRIG steuert eine UND-Bedingung für den Stromkreis zum Zwecke der Selbsthaltung. Der interessantere Eingang in den Block A-NOR 40 besteht jedoch aus Y φ AC, Y = T, I_v Nicht-LP und TW. Die Lesen-Schreiben-Schreiben-Folge der F i g. 3 zeigt, daß die Signale Nicht-LP und TW mit dem ersten Q-Schreib-Intervall in der gezeigten Folge übereinstimmen.

Das extra Schreib-Intervall, d. h. die Schreib-Q-Zeit, Fig. 3, paßt gut, um den selbsthaltenden Vergleicher-Stromkreis in F i g. 6 g zu setzen, der sonst nicht verfügbar sein würde. Dies ist ein weiteres Beispiel dafür, wie die verkürzte Zeitfolge Lesen/Schreiben/Schreiben nicht nur in vorteilhafter Weise dem Zugriff auf den Speicher, sondern auch der Erstellung von Zeitintervallen dient, in denen verschiedene Steueroperationen wie die zuvor beschriebenen durchgeführt werden können.

45

Versetzen des Wort-Zeit-Taktgebers

Der Signalverlauf kann auch für andere Steuerfunktionen benutzt werden, wie beispielsweise zum Weiterschalten des Wort-Zeit-Zählers gemäß der in F i g. 7 gezeigten Zähl-Versetzung unabhängig von der gerade ablaufenden Instruktion. Die Folge in F i g. 2 hat einige Signale, die mit Rückstell-Instruktion, Wort-Zeit-Zähler (RI), Bit-Ende (EOB) und /-Zähler-Laden (LJT) bezeichnet sind. Diese Signale werden im System dafür benutzt, den Instruktionszähler zu seiner nächsten in F i g. 7 dargestellten Versetzung weiterzuschalten, und zwar während der Bit-Ende-Zeit und der J-Zähler-Lade-Zeit, die gleichzeitig mit der Zeit Schreiben-Q liegt. Dieses findet gewöhnlich während der in F i g. 4 gezeigten BD-Bit-Zeit statt.

Zusammenfassung

Aus der Beschreibung ergibt sich, daß das erfindungsgemäße Verfahren z. B. bei den erläuterten Anordnungen einen hohen Grad an Flexibilität beim Zugriff auf Speicher und bei der Steuerung von Systemoperationen bietet und zudem eine wesentliche Ersparnis in der für die Datenverarbeitung erforderlichen Zeit bringt. Entweder die eine oder die andere der beiden Formen bei der Erstellung des Signalverlaufs, die mit den Instruktions-Wort-Zeiten in Wechselbeziehung stehen, stellt demgemäß sicher, daß die notwendige Verarbeitung in genügend kurzer Zeit erfolgt und zwar im Einklang mit den Operationsgeschwindigkeiten der mit dem System verbundenen Eingabe- und Ausgabe-Geräte.

Es wird darauf hingewiesen, daß die spezifischen Angaben über die Zyklus-Operationszeiten wie auch über die Zusammensetzungen der Stromkreise nur gemacht wurden, um die Erfindung klarzulegen und nicht, um einzugrenzen.

Weiterhin könnten sich die nachfolgend aufgeführten Beispiele des Signalverlaufs als nützlich erweisen:

1. RDW, wobei D ein Standard-Verzögerungszeit-Intervall ist.

2. RWWW ..JW, wobei tf'Lesen zum Akkumulator ist, das letzte W das Schreib-Intervall vom Akkumulator ist und andere W Schreib-Intervalle sind, die nicht für die Kompensation von Verzögerungen gedacht sind.

3. RRWWWW, wobei das erste R tatsächlich die Lese-Zeit des letzten Operanden zum Akkumulator und das letzte W die Schreib-Zeit vom Akkumulator sind.

4. RlIRlIWiWlIW2, wobei Rl und Rl die letzten Lese- Zeiten für zwei Akkumulatoren 1 und 2 und Wl und Wl die entsprechenden zugehörigen Schreib-Intervalle sind.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Erzeugen von Steuersignalen für die Steuerung von adressierbaren wortorientierten Speichern, bei denen der Zugriff durch löschende Lesesignale und Schreibsignale erfolgt, und mit Einrichtungen zur Lieferung von Taktsignalfolgen für die Ausführungsphasen programmierter Instruktionen, wobei aus Lesen und Schreiben bestehende Intervallkombinationen vorgegeben sind, dadurch gekennzeichnet, daß mindestens zwei fest vorgegebene Kombinationen von Lese- und Schreibsignalen,z.B. Lesen/ Schreiben/Schreiben/?^^ für die erste Wortzeit und Lesen/Lesen/Schreiben/Schreiben RR WW für die zweite Wortzeit, enhal<ende Signalzüge für den Speicherzugriff erstellt werden, von denen ein Signalzug mindestens ein überzähliges Leseoder Schreibintervall hat, in welchem erforderliche Datenzugnffsoperationen oder Steuerfunktionen durchgeführt werden können, daß unter Benutzung dieser Signalzüge während der ersten beiden Wortzeiten die in den folgenden Wortzeiten der Instruktion durchzuführenden Operationen bestimmt werden und daß in den folgenden Wortzeiten wahlweise einer der beiden Signalzüge die Ausführung der Operationen steuert.

2. Verfahren nach Anspruch 1, dadurch ge-. kennzeichnet, daß in einem Signalzug Lesen/ Schreiben/Schreiben während eines überzähligen Schreibintervalls zunächst Daten in als gelöscht bekannte Speicherstellen eingeschrieben werden, dann Daten von einer Wortstelle in eine andere übertragen und daraufhin wieder in die ursprüngliche Stelle zurückgeschrieben werden.