DE2352033A1 - Verfahren zur bearbeitung von halbleiterplaettchen - Google Patents

Verfahren zur bearbeitung von halbleiterplaettchen

Info

Publication number
DE2352033A1
DE2352033A1 DE19732352033 DE2352033A DE2352033A1 DE 2352033 A1 DE2352033 A1 DE 2352033A1 DE 19732352033 DE19732352033 DE 19732352033 DE 2352033 A DE2352033 A DE 2352033A DE 2352033 A1 DE2352033 A1 DE 2352033A1
Authority
DE
Germany
Prior art keywords
temperature
value
furnace
dislocations
platelets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732352033
Other languages
English (en)
Other versions
DE2352033B2 (de
Inventor
David F Allison
Jun John E Schweizer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scientific Micro Systems Inc
Original Assignee
Scientific Micro Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scientific Micro Systems Inc filed Critical Scientific Micro Systems Inc
Publication of DE2352033A1 publication Critical patent/DE2352033A1/de
Publication of DE2352033B2 publication Critical patent/DE2352033B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Verfahren zur Bearbeitung von Halbleiterplättchen.
für diese Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial JIb, 299,606 vom 20. Oktober 1972 in Anspruch genommen.
Die Erfindung betrifft ein Verfahren zur Bearbeitung von Halbleiter plättchen in einem Ofen, bei dem elektrische Kurzschlüsse zwischen Emitter und Kollektor von Transistoren vermieden werden«
Elektrische Kurzschlüsse zwischen Emitter und Kollektor von Transistoren in integrierten Halbleiterschaltungen stellen ein sehr ernst zu nehmendes Problem bei der Herstellung integrierter Schaltungen dar. Insbesondere mit zunehmender Komplexität der integrierten Schaltungen wie z.B. bei ISI-Peldern (Integration vieler Bauteile), in denen ein einzelnes Plättchen oder Chip Hunderte oder sogar Tausende Transistoren oder andere Bauelemente aufweist, ist das Auftreten von Emitter-Kollektor-Kurzschlüssen sehr schwerwiegend. Bei bekannten Verfahren zur Herstellung integrierter Schaltungen weist angenähert ein aus 500 Transistoren einen Emitter-Kollektor-Kurzschluß auf und ' ist daher wertlos. Wenn ein beliebiger Transistor in einer
4098-19/0735
integrierten Schaltung einen Emitter-Kollektor-Kurzsehluß aufweist, ist die ganze integrierte Schaltung unbrauchbar und stellt Ausschuß dar.
Der zu Emitter-Kollektor-Kurzsehluß führende Mechanismus war Ms jetzt unbekannt, wurde jedoch jetzt entdeckt und in seiner Entstehung und Wirkung erkannt.
Dementsprechend ist Aufgabe der Erfindung, ein Verfahren zur Bearbeitung von Halbleiterplättchen, insbesondere bei erhöhten Temperaturen, zu schaffen, bei dem Emitter-Kollektor-Kurzschlüsse vermieden werden.
Bas zur Lösung der gestellten Aufgabe vorgeschlagene Verfahren zur Bearbeitung von Halbleiterplättchen in einem Ofen beruht darauf, daß die Erhitzung der Halbleiterplättchen auf eine erhöhte Ofentemperatur und die Abkühlung derselben von der erhöhten auf eine niedrigere Temperatur jeweils mit einer ausreichend niedrigen Temperaturänderungsgeschwindigkeit erfolgen, bei der das Auftreten von Versetzungen in der Kristallgitterstruktur des Halbleitermaterials vermieden wird« Auf diese Weise wird bei der Herstellung und Bearbeitung von Halbleiterplättchen das Auftreten von Emitter-Kollektor-Kurzschlüssen zuverlässig vermieden,»
Das vorgeschlagene Verfahren ist erfindungsgemäß dadurch gekennzeichnet, daß vor dem Einführen der Plättchen in den Ofen die Ofentemperatur auf einen Wert eingeregelt
409819/0735
wird, der unter dem Temperaturwert liegt, bei dem in einem nennenswerten Umfang Versetzungen im Kristallgitter des Plättchenmaterials verursacht werden, die Plättchen erst nach Einstellung des Ofenregeltemperaturwerts in diesen eingeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, auf einen Betriebstemperatursollwert gesteigert wird, ein oder mehrere gewünschte Arbeitsgänge an den Plättchen ausgeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, von dem Betriebstemperatursollwert auf den Regeltemperaturwert abgesenkt wird und dann erst die Halbleiterplättchen aus dem Ofen entnommen werden. .
Das erfindungsgemäße Verfahren wird anhand der Zeichnung näher erläutert, in welcher
fig· 1 ein Querschnitt durch einen Teil eines HaIbleiterplättchens mit einem Emitter-Xollektor-Kurzschluß und
fig. 2 ein Querschnitt durch den Transistor von flg. nach Behandlung mit einem bestimmten Ätzmittel ist, welches aufgrund des Emitter-Kollektor-Kurzschlusses um den Transistoremitter herum einen Mesa bildet.
Emitter-Kollektor-Kurzschlüsse stellen bei der Herstellung integrierter Schaltungen ein ernsthaftes Problem
409819/07 3 5
dar. In der Praxis zeigt sieb., daß bei verhältnismäßig komplizierten integrierten Schaltungen, die beispielsweise Hunderte oder Sausende einzelner Sauteile enthalten, im Mittel ein aus 500 Transistoren mit einem Emitter-Kollektor-Kurzschluß behaftet ist. Dadurch wird natürlich die Ausbeute drastisch gesenkt, indem beispielsweise viele integrierte Schaltungen deswegen als Ausschuß anzusehen sind, weil sie für den Verwendungszweck zu viele Transistoren mit Emitter-Kollektor-Kurzschluß aufweisen.
Bis jetzt war die Ursache von Emitter-Kollektor-Kurzschlüssen nicht genau bekannt. Es wurde nunmehr überraschenderweise gefunden, daß Emitter-Kollektor—Kurzschlüsse durch Versetzungen im Kristallgitter des Halbleitermaterials, das üblicherweise aus Silizium besteht, hervorgerufen werden. Weiterhin ist seit einiger Zeit bekannt, daß Halbleitermaterialien wie z.B. Silizium häufig Versetzungen in der Kristallorientierung aufweisen. Es stehen auch verschiedene Ätzmittel zur Verfügung, vermittels welcher Versetzungslinien auf einem Haltoleiterplättchen erkannt und kartografisch ausgewertet werden können.
Es wurde nunmehr gefunden, daß sich ein modifiziertes Versetzungs-Ätzmittel dazu verwenden läßt, auf einem Halbleiter platt ehe η die Emitter-Kollektor-Kurzschlüsse aufweisenden !Transistoren zu identifizieren. Per in Fig« I beispielsweise dargestellte Ausschnitt einer integrierten Schaltung enthält einen typischen Bipolartransistor.
. 409819/0735
Ber !Eransistor ist im m—leitendem Halla&eiterBiaterial. und lestemt aus einer B+ Emitterzone 12,
ß-Basiazone 13 nnel eimer m*" Zone 14 mit Kolleiefcorkoritatt. zur Masse des a—leitenden. EaXlileiternia.terials 11»
Bei Au£treteci eines iäQitter-KoIlektar-KiirzsebLLiisses ergibt sick eia Eseks-feröiaweg von ä&r Boitterzame 12 zur Kolielcfeorzoiie #es JL—ffaHsleltermaterials 1-1» Bas ist im Fig· 1 sciiematisciL äureii die Tort dem gestrieiielLteiL Umle begrenzte vmä. als Zo:iie· 16 /beZeiclmete liäeiie anged-eotet.,
Aus trberlegtfngea. der Haltjleitergüiy&ik ergibt im deni HaliiüLe:itei3iiaterial eime iraiiareiite SgaaaMEEng ©r~ zeugt wird, wenn die lödiingsfeägerkaiazeritration sic Biese Sparuiiing ist "vrargegeijen. durck die ffleidamrig
in weXelier fc dlie BoiLtzniaiiiifcortstaute;ι, E die !Eemperatar in. ©rad KelYlm,. <i die Eüektroiieiiladimg,; M die kortzentratiou. euer1
der Ladungsträger isst. Im Hinblick: amf EIg. 1 wird diese Spannimg zwisciiem dem n,—leitenden Eallaleitermaterial. 11 und der n+ Zone 14 erzeugt. Biese Spannung wird zwisciien der m SQitterzome Ί2 ieiieE der m—ßEasse '11 nur öaiam erzeoigtif wenn ein nüeckatromweg dureil· dem saiiematiseii. dureii. die Zorne 16 angeäeiitetem iäffiltteir-Eollektor—EarzsciiluiB TParluaEaem ist
235203
lie iEraBsIstoreBf an iemen ein Emätter-Eoliektar— S auftritt, lassen sick äaäuxeii identifizieren», eine integrierte Schaltung mit einem "bestimmten. Ätzmittel^: feetiandeit wiräa Eine solctae JLtzlösuGg kaim beispielsweiseaus 5QQ g Cr2Q^ und 100 ml entionisiertem Wasser Gestehen« Biese üasung wird im Yerbiäitöis 2?1 mit EluorwasserstofiTsäure veHBisciEtf nmä äanii wiri mit dieser iie integrierte Schaltung γόη iig. 1 fcelianäelt* in äen Stellen, an ienen entsprecnenii Sleiciiung (1) eine Spannung erzeugt wiriP liegt 4ie ÄtzgeseiiMinälgiEeit aQ^gritmä unterscliieilicfeer ölierflä— eken— and: Ksssen&onzentratienen der Ladungsträger wesent—
niedriger* ¥ie Hig« 2 zeigtβ werien diurcn iie Ätartittel-Kiesas unterlialb der η Zane 14- und mnteraalb der
n+ Emitter Kane 12 ausgebildet« Aufgrund der !Eatsaeiie, uixteriialti der Smitter^otie 12 ein fiesa ausgebildet worden istE 2Eeigfe am» äaß an äieser Steile ein IMitter-Koilektor-KmrzsctLLuJi 16 YOrliegt. Wenn kein Siitter-Eoillektor-Eurzseliliifi 16 Trsrliegtr wird im Bereieit der Saitterzone 12 keim Mesa ausgebildet,- sondern Emitter- und Basiszone wer— dem mit gleielier geschwindigkeit wie das umgebende n—leitende Ealbleitermaterial 11 weggeätzt» Aufgrund des Emitter— Kollektar—Eurzscnlusees wird Jedocb die in G-leicnung (1) angegebene Spannung zwiscken Maitterz®ne 12 und der Ilasse des n—leitendem Halbleitermaterials 11 erzeugt,, so daß äer im fig. 2 umternalb ier Emitterzone 12 dargestellte Mesa erkälten wird«,
Bei ¥ntersucnung einer integrierten Schaltungf die in
409819/0135 '
der^vorstehend beschriebenen Weise mit dem Ätzmittel behandelt worden ist, lassen sich die Stellen mit Emitter-Kollektor-Kurzschluß anhand der !Transistoren feststellen, an denen um die Emitterzonen herum Mesas ausgebildet worden sind· Wenn die. Halbleiterplättchen mit einem Versetzungs-Ätamittel oder nach einem anderen, zur Identifizierung von Vereetzungslinien Im Halbleitermaterial dienenden Verfahren behandelt und anschließend !Transistoren oder andere Bauelemente in dem Halbleitermaterial ausgebildet und die Transistoren mit Emitter-Kollektor-Kurzschluß beispielsweise vermittele des vorstehend beschriebenen Ätzverfahrens oder auf andere Weise wie z.B. durch elektrische Prüfung ermittelt werden, läSt sich ersehen, daß die Emitter-Kollektor-Kursschlüsse den Verse t zunge linien im Halbleitermaterial folgen. Hit anderen Worten, an den Stellen, an denen sich Versetzungen in der Kristallstruktur des Halbleitermaterials befinden, werden in der fertigen integrierten Schaltung Emitter-Kollektor-Kurzschlüsse erhalten«
Auf diese Weise konnte nachgewiesen werden, daß Versetzungen der Kristallstruktur die Ursache von Emitter-Kollektor-Kurzschlüssen in integrierten Schaltungen sind« Bas Problem beschränkt sich nunmehr darauf, eine Möglichkeit zu finden, solche Versetzungen zu beseitigen oder gar zu verhindern. Dazu wurde gefunden, daß Versetzungen in der Kristallstruktur von Halbleitermaterial allgemein durch Wärme spannungen bedingt sind, welche bei den verschiedenen Bearbeitungsgängen bei der Herstellung integrier-
4 0-9.8197 073 5
ter Schaltungen im Halbleitermaterial hervorgerufen werden. Viele Arbeitsgänge wie z.B. Diffusionen, Oxidationen usw. werden hei erhöhter !Temperatur des Halbleiterplättehens ausgeführt. Es wurde nunmehr gefunden, daß "bei sorgfältiger Steuerung der Art und Weise und Geschwindigkeit, mit welcher das Halbleiterplättchen auf die erhöhte Temperatur gebracht und anschließend wiederum von der erhöhten Temperatur auf eine niedrigere !Temperatur abgekühlt wird, Wärmespannungen vermieden werden können, so daß im Halbleitermaterial keine Versetzungen hervorgerufen werden.
So werden beispielsweise Diffusionsvergänge an Halbleiterplättchen ausgeführt, während diese sich auf einer erhöhten Temperatur befinden. Diffusionsofen werden typischerweise mit einer Betriebstemperatur you etwa 1 250 0C betrieben. Zur Ausführung eines Diffusionsvorgangs an einem Plättchen wird dieses in eine als "Schiffchen" bezeichnete Halterung eingelegt, dann diese für eine bestimmte Zeitspanne in den Ofen gebracht und den Diffusionegasen ausgesetzt. Es war auch bereits bekannt, daß Halbleiterplättehen nicht zu hohen Temperaturänderungen ausgesetzt werden sollten, weil diese beim schnellen Einführen in einen 1 250 0C heißen Ofen manchmal zum Verwerfen neigen. Aus diesem Grunde sind verschiedene "Schiffchen-Ziehvorrichtungen" entwickelt worden, vermittels welcher die Halbleiterplättcaen verhältnismäßig langsam in den Ofen hinein und aus diesem heraus bewegt werden können. Beim Einführen von auf Zimmertemperatur befindli-
409819/0735
chen Plättchen in einen 1 250 0C heißen Ofen mit einer Beschickungsgeschwindigkeit von 25 mm pro Minute steigt die Temperatur von Plättchen in der Größe von 76 mm um 80 0C pro Minute an. Es hat sich gezeigt, daß ein Temperaturanstieg von 80 0C pro Minute zwar nicht zum Verwerfen von Plättchen führt, jedoch Versetzungen in der Kristallstruktur des Halbleitermaterials hervorruft. Biese Versetzungen werden nicht nur durch die verhältnismäßig hohe Temperaturanstiegsgeschwindigkeit, sondern auch dadurch bedingt, daß die Plättchen beim Einführen in den Ofen an verschiedenen Stellen unterschiedliche Temperatur aufweisen, wodurch wiederum Wärmespannungen hervorgerufen werden, die Versetzungen in der Kristallstruktur zur folge haben.
Weiterhin wurde gefunden, daß ein verhältnismäßig langsames Erhitzen oder Abkühlen von Halbleiterplättehen zwecks Vermeidung von Versetzungen oberhalb eines vorbestimmten Mindesttemperaturwerts ganz besonders wichtig ist. So werden beispielsweise bei unter 800 0C liegenden Temperaturen Versetzungen im Halbleitermaterial bei zwischen 900 0C und 1 250 0C liegenden Temperaturen nicht hervorgerufen, während eine über 80 0C pro Minute liegende Temperaturänderungsgeschwindigkeit zu starken Versetzungen in Halbleiterplättchen führt.
Wenn es entsprechend dem erfindungsgemäß vorgeschlagenen Verfahren erwünscht ist, einen Herstellungs- oder Bearbeitungsgang an einem in einem Ofen befindlichen Halbleiter-
409819/0735
plättchen auszuführen, wird die Ofentemperatur zunächst auf einen Regeltemperaturwert gebracht, der beispielsweise bei 800 0C liegt. Sobald sich die Ofentemperatur auf der Regeltemperatur stabilisiert hat, wird das Plättchen vorzugsweise mit verhältnismäßig niedriger Beschickungsgeschwindigkeit um Verwerfungen des Plättchens zu vermeiden in den Ofen eingeführt. Sobald sich das Plättchen innerhalb des Ofens befindet, wird die Ofentemperatur langsam auf einen Betriebstemperatursollwert gesteigert. Wenn beispielsweise eine Diffusionsbehändlung ausgeführt werden soll, wird die Ofentemperatur von etwa 800 0C allmählich auf 1 250 ° gesteigert. Entsprechend der Erfindung wurde gefunden, daß die lemperaturänderungsgeschwindigkeit etwa 25 0C pro Minute nicht überschreiten sollte, wenn das Auftreten von Versetzungen im Halbleitermaterial vermieden werden soll. Bei dieser Temperatüranstiegegeschwindigkeit und aufgrund der Tatsache, daß bei Anstieg der Ofentemperatur sämtliche Teile des Halbleiterplättchens einem verhältnismäßig gleichförmigen Temperatureinfluß ohne höhere Temperaturdifferentiale über die Plättchenoberfläche hinweg ausgesetzt sind, kommt es nicht zur Entstehung von Wärmespannungen im Plättchen und Versetzungen im Kristallgitter.
Sobald die Ofentemperatur und damit auch die Plättchentemperatur auf eine gewünschte Betriebstemperatur von z.B. 1 250 0C gebracht worden sind, lassen sich an dem Plättchen die gewünschten Bearbeitungsgänge wie z.B. Diffusionen usw.
409819/07 35
ausführen. Nach Beendigung des Bearbeitungsganges wird der Ofen mit dem in diesem befindlichen Plättchen von dem Betriebstemperatursollwert (wie z.B. 1 250 0C) allmählich in seiner Temperatur auf den Regeltemperaturwert (in der Größenordnung von z.B. 800 0O) gebracht. Es wurde dabei gefunden, daß die Abkühlungsgeschwindigkeit des Halbleiterplättchens in etwa der Temperatursteigerungsgeschwindigkeit entsprechen sollte, wenn das Auftreten von Versetzungen im Halbleitermaterial vermieden werden soll. Die Abkühlungsgeschwindigkeit sollte daher etwa 25 0O pro Minute oder weniger betragenj um die Entstehung von Versetzungen im Halbleiterplättchen zu vermeiden. Sobald die Temperatur von Ofen und Plättchen auf die Regeltemperatur abgefallen ist, die beispielsweise bei 800 0G liegen kann, wird das Halbleiterplättchen aus dem Ofen entnommen. Die Entnahme erfolgt wiederum vorzugsweise sehr langsam, so daß die Temperaturänderungsgeschwindigkeit des Halblelterplättchens von 800 0C auf Zimmertemperatur einen Wert in der Größenordnung von 80 0C bis 100 -0G pro Minute nicht überschreitet.
Bei den vorgenannten Temperaturbereichen und Temperaturänderungsgeschwindigkeiten oder -gradienten handelt es sich um bevorzugte Bereiche und Änderungsgeschwindigkeiten für Plättchen von 76 mm Durchmesser, der in der Halbleiterindustrie als Standardgröße für Halbleiterplättchen verwendet wird. Eine weitere Standardgröße von Halbleiterplättchen beträgt 50 mm Durchmesser. Pur Halbleiterplättchen von 50 mm Durchmesser lassen sich die Heiz- und Äbkühlge—
409819/0735
schwindigkeiten etwas steigern, wobei nach, wie vor das Einführen von Versetzungen im Halbleitermaterial vermieden werden kann. Pur Plättchen von 50 mm Durchmesser und Heiz- und Kühlgeschwindigkeiten in der Größenordnung von JO 0O bis 35 0O pro Minute werden im allgemeinen keine Versetzungen im Halbleitermaterial bewirkt. Wenn Halbleiterplättchen von 50 mm Durchmesser jedoch auf wesentlich über 800 °0 betragende Temperaturen erhitzt oder abgekühlt werden, muß unbedingt darauf geachtet werden, daß das gesamte Plättchen gleichförmig erhitzt bzw. abgekühlt wird, um Temperaturdifferentiale innerhalb des Plätteaens zu vermeiden, welche ansonsten Wärmespannungen hervorrufen und zu Versetzungen führen könnten.
Es ist wichtig, daß jeder Bearbeitungsgang an einem Halbleiterplattehen, bei dem dieses auf eine erhöhte Temperatur erhitzt oder von einer erhöhten Temperatur aus abgekühlt wird, in solcher Weise ausgeführt werden muß, daß bei oberhalb eines bestimmten und etwa bei 800 0C liegenden Mindestwerts die Steigerungs- oder Abnahmegeschwindigkeit der !Temperatur auf einem verhältnismäßig niedrigen Wert gehalten wird, um das Entstehen von Wärmespannungen und dadurch bedingter Versetzungen zu vermeiden. Die verhältnismäßig niedrige Erhitzunge- oder Abkühlgeschwindigkeit muß bei sämtlichen Arbeitsgängen eingehalten werden, bei welchen das Halbleiterplättchen erhitzt oder abgekühlt wird. Wie bereits oben ausgeführt» hat sich bei bekannten Bearbeitungsverfahren von Halbleiterpiättchen
409819/0735
gezeigt, daß Emitter-Kollektor-Kurzschlüsse statistisch gesehen in integrierten Schaltungen hei etwa einem in 500 Transistoren auftreten. Bei Bearbeitung von Halbleiterplättchen entsprechend dem erfindungsgemäß vorgeschlagenen Verfahren treten Emitter—Kollektor-Eurzschlüsse auf statistischer Basis nur hei etwa einem von 100 000 !Transistoren auf. Damit beseitigt das erfindungsgemäße Verfahren das ernsthafte Problem von Emitter-Kollektor-Kurzschlüssen in integrierten Schaltungen.
409819/0735

Claims (6)

Patentansprüche
1.^Verfahren zur Bearbeitung von Halbleiterplättchen in einem Ofen, dadurch, gekennzeichnet, daß vor dem Einführen der Plättchen in den Ofen die Ofentemperatur auf einen Wert eingeregelt wird, der unter dem Temperaturwert liegt, bei dem in einem nennenswerten Umfang Versetzungen im Kristallgitter des Plättchenmaterials verursacht werden, die Plättchen erst nach Einstellung des Ofenregeltemperaturwerts in diesen eingeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, auf einen Betriebstemperatursollwert gesteigert wird, ein oder mehrere gewünschte Arbeitsgänge an den Plättchen ausgeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, von dem Betriebstemperatursollwert auf den Ee gel temperaturwert abgesenkt wird und dann erst die Halbleiterplättchen aus dem Ofen entnommen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Regel temperaturwert ein Wert von angenähert 800 0C oder niedriger eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennmet, daj
gewählt wird,
zeichnet, daß der Betriebstemperatursollwert über 1 000 0C
409819/0735
4. Verfahren nach, einem der Ansprüche 1-3, dadurch gekennzticb.net, daß der Temperaturgradient, mit dem die Ofentemperatur gesteigert und abgesenkt wird j unter angenähert 25 0C pro Minute gewählt wird. ,
5. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der Temperaturgradient, mit dem die Ofentemperatur gesteigert und abgesenkt wird, unter angenähert 35 0O pro Minute gewählt wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Plättchen mit einer ausreichend niedrigen Beschickungsgeschwindigkeit in den Ofen eingeführt werden, bei welcher der Temperaturanderungsgradient bei Änderung der Plättchentemperatur von Umgebungstemperatur auf den Regeltemperaturwert unter angenähert 100 0O pro Minute beträgt. .-■-.-..
4098 19/0735
Jth
Leerseite
DE19732352033 1972-10-20 1973-10-17 Verfahren zur bearbeitung von halbleiterplaettchen Ceased DE2352033B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00299606A US3829335A (en) 1972-10-20 1972-10-20 Method for processing semiconductor wafers

Publications (2)

Publication Number Publication Date
DE2352033A1 true DE2352033A1 (de) 1974-05-09
DE2352033B2 DE2352033B2 (de) 1976-02-19

Family

ID=23155513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732352033 Ceased DE2352033B2 (de) 1972-10-20 1973-10-17 Verfahren zur bearbeitung von halbleiterplaettchen

Country Status (7)

Country Link
US (1) US3829335A (de)
JP (1) JPS4995587A (de)
CA (1) CA987792A (de)
DE (1) DE2352033B2 (de)
FR (1) FR2204046B1 (de)
GB (1) GB1436197A (de)
NL (1) NL7314438A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
DE3280219D1 (de) * 1981-03-11 1990-08-30 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit ausgluehen eines halbleiterkoerpers.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723053A (en) * 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication

Also Published As

Publication number Publication date
US3829335A (en) 1974-08-13
FR2204046A1 (de) 1974-05-17
CA987792A (en) 1976-04-20
DE2352033B2 (de) 1976-02-19
GB1436197A (en) 1976-05-19
JPS4995587A (de) 1974-09-10
NL7314438A (de) 1974-04-23
FR2204046B1 (de) 1978-02-10

Similar Documents

Publication Publication Date Title
DE3842468C2 (de)
DE1966236A1 (de) Verfahren zum Einbringen von Stoerstellen in Halbleiterstrukturen
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1034776B (de) Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE4438398A1 (de) Wärmebehandlungsverfahren für Verbindungshalbleiter
DE3827496C2 (de)
DE2203123A1 (de) Verfahren und einrichtung zum gettern von halbleitern
DE2931432A1 (de) Eindiffundieren von aluminium in einem offenen rohr
DE2352033A1 (de) Verfahren zur bearbeitung von halbleiterplaettchen
DE3345075A1 (de) Verfahren zur herstellung eines halbleiterwafers mit eigengetterung
DE1913565C3 (de) Verfahren zur Herstellung eines Kristalls einer halbleitenden Am Bv -Verbindung
DE3886286T2 (de) Verbindungsverfahren für Halbleiteranordnung.
DE1696607A1 (de) Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden,leicht aetzbaren Schicht
DE2035703A1 (de) Verfahren zur Verbesserung der Strahlungs resistenz von Siliziumtransistoren mit Sill ziumoxiddeckschicht
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2738152A1 (de) Festkoerperbauelement und verfahren zu seiner herstellung
DE19924649A1 (de) Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE1514082B2 (de) Feldeffekt-Transistor und Planar-Transistor
DE3937393C2 (de)
DE2208083A1 (de) Verfahren zur herstellung von p-kanalfeldeffekt-transistoren
DE1589453A1 (de) Halbleiteranordnung
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper

Legal Events

Date Code Title Description
8235 Patent refused