DE2352033B2 - Verfahren zur bearbeitung von halbleiterplaettchen - Google Patents

Verfahren zur bearbeitung von halbleiterplaettchen

Info

Publication number
DE2352033B2
DE2352033B2 DE19732352033 DE2352033A DE2352033B2 DE 2352033 B2 DE2352033 B2 DE 2352033B2 DE 19732352033 DE19732352033 DE 19732352033 DE 2352033 A DE2352033 A DE 2352033A DE 2352033 B2 DE2352033 B2 DE 2352033B2
Authority
DE
Germany
Prior art keywords
temperature
furnace
value
emitter
dislocations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732352033
Other languages
English (en)
Other versions
DE2352033A1 (de
Inventor
David F. Los Altos; Schweizer jun. John E. San Jose; Calif. Allison (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scientific Micro Systems Inc
Original Assignee
Scientific Micro Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scientific Micro Systems Inc filed Critical Scientific Micro Systems Inc
Publication of DE2352033A1 publication Critical patent/DE2352033A1/de
Publication of DE2352033B2 publication Critical patent/DE2352033B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bearbeitung von Halbleiterplättchen in einem Ofen, bei dem elektrische Kurzschlüsse zwischen Emitter und Kollektor von Transistoren vermieden werden.
Elektrische Kurzschlüsse zwischen Emitter und Koliektor von Transistoren in integrierten Halbleiterschaltungen stellen ein sehr ernst zu nehmendes Problem bei der Herstellung integrierter Schaltungen dar. Insbesondere mit zunehmender Komplexität der integrierten Schaltungen wie z. B. bei LSI-Feldern (Ingegration vieler Bauteile), in denen ein einzelnes Plättchen oder Chip Hunderte oder sogar Tausende Transistoren oder andere Bauelemente aufweist, ist das Auftreten von Emitter-Kollektor-Kurzschlüssen sehr schwerwiegend. Bei bekannten Verfahren zur Herstellung integrierter Schaltungen weist angenähert ein aus "500 Transistoren einen Emitter-Kollektor-Kurzschluß Transistoren auf und ist daher wertlos. Wenn ein beliebiger Transistor in einer integrierten Schaltung einen Emitter-Kollektor-Kurzschluß aufweist, ist die ganze integrierte Schaltung unbrauchbar und stellt Ausschuß dar.
Der zu Emitter-Kollektor-Kurzschluß führende Mechanismus war bis jetzt unbekannt, wurde jedoch jetzt entdeckt und in seiner Entstehung und Wirkung erkannt
Dementsprechend ist Aufgabe der Erfindung, ein Verfahren zur Bearbeitung von Halbleiterplättchen, insbesondere bei erhöhten Temperaturen, zu schaffen, bei dem Emitter-Kollektor-Kurzschlüsse vermieden werden.
Das zur Lösung der gestellten Aufgabe vorgeschlagene Verfahren zur Bearbeitung von Halbleiterplättchen in einem Ofen beruht, darauf, daß die Erhitzung der Halbleiterplättchen auf eine erhöhte Ofentemperatur und die Abkühlung derselben von der erhöhten auf eine niedrigere Temperatur jeweils mit einer ausreichend niedrigen Temperaturänderungsgeschwindigkeit erfolgen, bei der das Auftreten von Versetzungen in der Kristallgitterstruktur des Halbleitermaterials vermieden wird. Auf diese Weise wird bei der Herstellung und Bearbeitung von Halbleiterplättchen das Auftreten von Emitter-Kollektor-Kurzschlüssen zuverlässig vermieden.
Das vorgeschlagene Verfahren ist erfindungsgemäß dadurch gekennzeichnet, daß vor dem Einführen der Plättchen in den Ofen die Ofentemperatur auf einen Wert eingeregelt wird, der unter dem Temperaturwert liegt, bei dem in einem nennenswerten Umfang Versetzungen im Kristallgitter des. Plättchenmaterials verursacht werden, die Plättchen erst nach Einstellung des Ofenregeltemperaturwerts in diesen eingeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, auf einen Betriebstemperatursollwert gesteigert wird, ein oder mehrere gewünschte Arbeitsgänge an den Plättchen ausgeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, von dem Betriebstemperatursollwert auf den Regeitemperaturwert abgesenkt wird und dann erst die Halbleiterplättchen aus dem Ofen entnommen werden.
Das erfindungsgemäße Verfahren wird an Hand der Zeichnung näher erläutert, in welcher
F i g. 1 ein Querschnitt durch einen Teil eines Halbleiterpläüchens mit einem Emitter-Kollektor-Kurzschluß und
F i g. 2 ein Querschnitt durch den Transistor von F i g. 1 nach Behandlung mit einem bestimmten Ätzmittel ist, welches auf Grund des Emitter-Kollektor-Kurzschlusses um den Transistoremitter herum einen Mesa bildet.
Emitter-Kollektor-Kurzschlüsse stellen bei der Herstellung integrierter Schaltungen ein ernsthaftes Problem dar. In der Praxis zeigt sich, daß bei verhältnismäßig komplizierten integrierten Schaltungen, die beispielsweise Hunderte oder Tausende einzelner Bauteile enthalten, im Mittel ein aus 500 Transistoren mit einem Emitter-Kollektor-Kurzschluß behaftet ist. Dadurch wird natürlich die Ausbeute drastisch gesenkt, indem beispielsweise viele integrierte Schaltungen deswegen als Ausschuß anzusehen sind, weil sie für den Verwendungszweck zu viele Transistoren mit Emitter-Kollektor-Kurzschluß aufweisen.
Bis jetzt war die Usache von Emitter-Kollektor-
Kurzschlüssen nium genau bekannt, ns wurde nunmehr überraschenderweise gefunden, daß Emitter-Kollektor-Kurzschlüsse durch Versetzungen im Kristallgitter des Halbleitermaterials, das üblicherweise aus Silizium besteht, hervorgerufen werden. Weiterhin ist seit einiger Zeit bekannt, daß Halbleitermaterialien wie z. B. Silizium häufig Versetzungen in der Krisiaüorientierung aufweisen. Es stehen auch verschiedene Ätzmittel zur Verfügung, vermittels welcher Versetzungslinien auf einem Halbleiterplättchen erkannt und kartografisch ausgewertet werden können.
Es wurdi nunmehr gefunden, daß sich ein modifiziertes Versetzungs-Ätzmittel dazu verwenden läßt, auf einem Halbleiterplättchen die Emitter-Kollektor-Kurzschlüsse aufweisenden Transistoren zu identifizieren. Der in F i g. 1 beispielsweise dargestellte Ausschnitt einer integrierten Schaltung enthält einen typischen Bipolartransistor.
Der Transistor ist in η-leitendem Halbleitermaterial 11 ausgebildet und besteht aus einer n + -Fmitterzone 12, einer p-Basiszone 13 und einer η+-Zone 14 mit Kollektorkontakt zur Masse des η-leitenden Halbleitermaterials 11.
Bei Auftreten eines Emitter-Kollektor-Kurzschlusses ergibt sich ein Leckstromweg von der Emitterzone 12 zur Kollektorzone des n-Halbleitermaterials 11. Das ist in F i g. 1 schematisch durch die von den gestrichelten Linien begrenzte und als Zone 16 bezeichnete Fläche angedeutet.
Aus Überlegungen der Halbleiterphysik ergibt sich, daß in dem Halbleitermaterial eine inhärente Spannung erzeugt wird, wenn die Ladungsträgerkonzentration schwankt. Diese Spannung ist vorgegeben durch die Gleichung
« -kT- In
(D
in welcher Xr die Boltzmannkonstante, Tdie Temperatur in Grad Kelvin, q die Elektronenladung, /Vo die Oberflächenkonzentration der Ladungsträger und Nb die MssserifConzcnirainjn uci Lauungsirager ist. im Hinblick auf F i g. 1 wird diese Spannung zwischen dem η-leitenden Halbleitermaterial 11 und der η+ -Zone 14 erzeugt. Diese Spannung wird zwischen der η + -Emitterzone 12 und der n-Masse 11 nur dann erzeugt, wenn ein Leckstromweg durch den schematisch du.ch die Zone IS angedeuteten Emitter-Ko'iiektor-Kurzschluß vorhanden ist.
Die Transistoren, an denen ein Emitter-Kollektor-Kurzschluß auftritt, lassen sich dadurch identifizieren, daß eine integrierte Schaltung mit einem bestimmten Ätzmittel behandelt wird. Eine solche Ätziosung kann beispielsweise aus 500 g CnCb und 100 ml entionisiertem Wasser bestehen. Diese Lösung wird im Verhältnis 2:1 mit Fluorwasserstoffsäure vermischt, und dann wird mit dieser die integrierte Schaltung von F i g. 1 behandelt. An den Stellen, an denen entsprechend Gleichung (1) eine Spannung erzeugt wird, liegt die Ätzgeschwindigkeit auf Grund unterschiedlicher Oberflächen- und Massenkonzentrationen der Ladungsträger wesentlich niedriger. Wie F i g. 2 zeigt, werden durch die Ätzmittelbehandlung Mesas unterhalb der n+-Zone 14 und unterhalb der η+ -Emitterzone 12 ausgebildet. Auf Grund der Tatsache, daß unterhalb der Emitterzone 12 ein Mesa ausgebildet worden ist, zeigt an, daß an dieser Stelle ein Emitter-Kollektor-Kurzschluß 16 vorliegt. Wenn kein Emitter-Kollektor-Kurzschluß 16 vorliegt, wird im Bereich der Emitterzone 12 kein Mesa ausgebildet, sondern Emitter- und Basiszone werden mit gleicher Geschwindigkeit wie das umgebende η-leitende Halbleitermaterial 11 weggeätzt. Auf Grund des Emitter-Kollektor-Kurzschlusses wird jedoch die in Gleichung (1; angegebene Spannung zwischen Emitterzone 12 und der Masse des n-leitenden Halbleitermaterials 11 erzeugt, so daß der in F i g. 2 unterhalb der Emitterzone 12 dargestellte Mesa <o erhalten wird.
Bei Untersuchung einer integrierten Schaltung, die in der vorstehend beschriebenen Weise mit dem Ätzmittel behandelt worden ist, lassen sich die Stellen mit Emitter-Kollektor-Kurzschluß an Hand der Transistors ren feststellen, an denen um die Emitterzonen herum Mesas ausgebildet worden sind. Wenn die Halbleiterplättchen mit einem Versetzungs-Ätzmittel oder nach einem anderen, zur Identifizierung von Versetzungslinien im Halbleitermaterial dienenden Verfahren behandelt und anschließend Transistoren oder andere Bauelemente in dem Halbleitermaterial ausgebildet und die Transistoren mit Emitter-Kollektor-Kurzschluß beispielsweise vermittels des vorstehend beschriebenen Ätzverfahrens oder auf andere Weise wie z. B. durch elektrische Prüfung ermittelt werden, läßt sich ersehen, daß die Emitter-Kollektor-Kurzschlüsse den Versetzungslinien im Halbleitermaterial folgen. Mit anderen Worten, an den Stellen, an denen sich Versetzungen in der Kristallstruktur des Halbleitermaterials befinden, werden in der fertigen integrierten Schaltung Emitter-Kollektor-Kurzschlüsse erhalten.
Auf diese Weise konnte nachgewiesen werden, daß Versetzungen der Kristallstruktur die Ursache von Emitter-Koliektor-Kurzschiüssen in integrierten Schaltungen sind. Das Problem beschränkt sich nunmehr darauf, eine Möglichkeit zu finden, solche Versetzungen zu beseitigen oder gar zu verhindern. Dazu wurde gefunden, daß Versetzungen in der Kristallstruktur von Halbleitermaterial allgemein durch Wärmespannungen bedingt sind, welche bei den verschiedenen Bearbeitungsgängen bei der Herstellung integrierter Schaltungen im Halbleitermaterial hervorgerufen werden. Viele Arbeitsgänge wie z. B. Diffusionen, Oxidationen usw. werden bei erhöhter Temperatur des Halbleiterplättchens ausgeführt. Es wurde nunmehr gefunden, daß bei sorgfältiger Steuerung der Art und Weise und Geschwindigkeit, mit welcher das Halbleiterplättchen auf die erhöhte Temperatur gebracht und anschließend wiederum von der erhöhten Temperatur auf eine so niedrigere Temperatur abgekühlt wird, Wärmespannungen vermieden werden können, so daß im Halbleitermaterial keine Versetzungen hervorgerufen werden.
So werden beispielsweise Diffusionsvorgänge an Halbleiterplättchen ausgeführt, während diese sich auf einer erhöhten Temperatur befinden. Diffusionsofen werden typischerweise mit einer Betriebstemperatur von etwa 125O0C betrieben. Zur Ausführung eines Diffusionsvorgangs an einem Plättchen wird dieses in eine als »Schiffchen« bezeichnete Halterung eingelegt, dann diese für eine bestimmte Zeitspanne in den Ofen gjbracht und den Diffusionsgasen ausgesetzt. Es war auch bereits bekannt, daß Halbleiterplättchen nicht zu hohen Temperaturänderungen ausgesetzt werden solids ten, weil diese beim schnellen Einführen in einen 12500C heißen Ofen manchmal zum Verwerfen neigen. Aus diesem Grunde sind verschiedene »Schiffchen-Ziehvorrichtungen« entwickelt worden, vermittels welcher die
Haibleiterplättchen verhältnismäßig langsam in den Dfen hinein- und aus diesem herausbewegt werden cönnen. Beim Einführen von auf Zimmertemperatur jefindlichen Plättchen in einen 12500C heißen Ofen mit :iner Beschickungsgeschwindigkeit von 25 mm pro s Minute steigt die Temperatur von Plättchen in der Größe von 76 mm um 80°C pro Minute an. Es hat sich gezeigt, daß ein Temperaturanstieg von 80° C pro Minute zwar nicht zum Verwerfen von Plättchen führt, jedoch Versetzungen in der Kristallstruktur des Halbleitermaterials hervorruft. Diese Versetzungen werden nicht nur durch die verhältnismäßig hohe Temperaturanstiegsgeschwindigkeit, sondern auch dadurch bedingt, daß die Plättchen beim Einführen in den Ofen an verschiedenen Stellen unterschiedliche Tempe- ι s ratur aufweisen, wodurch wiederum Wärmespannungen hervorgerufen werden, die Versetzungen in der Kristallstruktur zur Folge haben.
Weiterhin wurde gefunden, daß ein verhältnismäßig langsames Erhitzen oder Abkühlen von Halbleiterplättchen zwecks Vermeidung von Versetzungen oberhalb eines vorbestimmten Mindesttemperaturwerts ganz besonders wichtig ist. So werden beispielsweise bei unter 800° C liegenden Temperaturen Versetzungen im Halbleitermaterial bei zwischen 900 und 1250°C 2s liegenden Temperaturen nicht hervorgerufen, während eine über 90° C pro Minute liegende Temperaturänderungsgeschwindigkeit zu starken Versetzungen in Haibleiterplättchen führt.
Wenn es entsprechend dem vorgeschlagenen Verfahren erwünscht ist, einen Herstellungs- oder Bearbeitungsgang an einem in einem Ofen befindlichen Haibleiterplättchen auszuführen, wird die Ofentemperatur zunächst auf einen Regeltemperaturwert gebracht, der beispielsweise bei 800° C liegt. Sobald sich die _1S Ofentemperatur auf der Regeltemperatur stabilisiert hat, wird das Plättchen vorzugsweise mit verhältnismäßig niedriger Beschickungsgeschwindigkeit, um Verwerfungen des Plättchens zu vermeiden, in den Ofen eingeführt Sobald sich das Plättchen innerhalb des Ofens befindet, wird die Ofentemperatur langsam auf einen Betriebstemperatursollwert gesteigert. Wenn beispielsweise eine Diffusionsbehandlung ausgeführt werden soll, wird die Ofentemperatur von etwa 800° C allmählich auf 1250°C gesteigert. Es wurde gefunden, daß die Temperaturänderungsgeschwindigkeit etwa 25° C pro Minute nicht überschreiten sollte, wenn das Auftreten von Versetzungen im Halbleitermaterial vermieden werden soll. Bei dieser Temperaturanstiegsgeschwindigkeit und auf Grund der Tatsache, daß bei Anstieg der Ofentemperatur sämtliche Teile des Halbleiterplättchens einem verhältnismäßig gleichförmigen Temperatureinfluß ohne höhere Temperaturdifferentiale über die Plättchenoberfläche hinweg ausgesetzt sind, kommt es nicht zur Entstehung von Wärmespannungen im Plättchen und Versetzungen im Kristallgitter.
Sobald die Ofentemperatur und damit auch die Plättchentemperatur auf eine gewünschte Betriebstemperatur von z. B. 1250° C gebracht worden sind, lassen ^0 sich an dem Plättchen die gewünschten Bearbeitungsgänge wie z. B. Diffusionen usw. ausführen. Nach Beendigung des Bearbeitungsganges wird der Ofen mit dem in diesem befindlichen Plättchen von dem BetriebstemperatursoUwert (wie z.B. 1250°C) allmählieh in seiner Temperatur auf den Regeltemperaturwert (in der Größenordnung von z.B. 8000C) gebracht. Es wurde dabei gefunden, daß die Abkühlungsgeschwindigkeit des Halbleiterplättchens in etwa der Temperatursteigerungsgeschwindigkeit entsprechen sollte, wenn das Auftreten von Versetzungen im Halbleitermaterial vermieden werden soll. Die Abkühlungsgeschwindigkeit sollte daher etwa 25° C pro Minute oder weniger betragen, um die Entstehung von Versetzungen im Haibleiterplättchen zu vermeiden. Sobald die Temperatur von Ofen und Plättchen auf die Regeltemperatur abgefallen ist, die beispielsweise bei SOO0C liegen kann, wird das Haibleiterplättchen aus dem Ofen entnommen. Die Entnahme erfolgt wiederum vorzugsweise sehr langsam, so daß die Temperaturänderungsgeschwindigkeit des Halbleiterplättchens von 800°C auf Zimmertemperatur einen Wert in der Größenordnung von 80 bis 100° C pro Minute nicht überschreitet.
Bei den vorgenannten Temperaturbereichen und Temperaturänderungsgeschwindigkeiten oder -gradienten handelt es sich um bevorzugte Bereiche und Änderungsgeschwindigkeiten für Plättchen von 76 mm Durchmesser, der in der Haibluterindustrie als Standardgröße für Haibleiterplättchen verwendet wird. Eine weitere Standardgröße von Haibleiterplättchen beträgt 50 mm Durchmesser. Für Haibleiterplättchen von 50 mm Durchmesser lassen sich die Heiz- und Abkühlgeschwindigkeiten etwas steigern, wobei nach wie vor das Einführen von Versetzungen im Halbleitermaterial vermieden werden kann. Für Plättchen von 50 mm Durchmesser und Heiz- und Kühlgeschwindigkeiten in der Größenordnung von 30 bis 35° C pro Minute werden im allgemeinen keine Versetzungen im Halbleitermaterial bewirkt. Wenn Haibleiterplättchen von 50 mm Durchmesser jedoch auf wesentlich über 800° C betragende Temperaturen erhitzt oder abgekühlt werden, muß unbedingt darauf geachtet werden, daß das gesamte Plättchen gleichförmig erhitzt bzw. abgekühlt wird, um Temperaturdifferentiale innerhalb des Plättchens zu vermeiden, welche ansonsten Wärmespannungen hervorrufen und zu Versetzungen führen könnten.
Es ist wichtig, daß jeder Bearbeitungsgang an einem Haibleiterplättchen, bei dem dieses auf eine erhöhte Temperatur erhitzt oder von einer erhöhten Temperatur aus abgekühlt wird, in solcher Weise ausgeführt werden muß, daß bei oberhalb eines bestimmten und etwa bei 800° C liegenden Mindestwerts die Steigerungs- oder Abnahmegeschwindigkeit der Temperatur auf einem verhältnismäßig niedrigen Wert gehalten wird, um das Entstehen von Wärmespannungen und dadurch bedingter Versetzungen zu vermeiden. Die verhältnismäßig niedrige Erhitzungs- oder Abkühlgeschwindigkeit muß bei sämtlichen Arbeitsgängen eingehalten werden, bei welchen das Haibleiterplättchen erhitzt oder abgekühlt wird. Wie bereits oben ausgeführt, hat sich bei bekannten Bearbeitungsverfahren von Haibleiterplättchen gezeigt, daß Emitter-Kollektor-Kurzschlüsse statistisch gesehen in integrierten Schaltungen bei etwa einem in 500 Transistoren auftreten. Bei Bearbeitung von Halbleiterplättcher entsprechend dem erfindungsgemäß vorgeschlagener Verfahren treten Emitter-Kollektor-Kurzschlüsse au statistischer Basis nur bei etwa einem von 100 000 Tran sistoren auf. Damit beseitigt das erfindungsgemäßi Verfahren das ernsthafte Problem von Emitter-Kollek tor-Kurzschlüssen in integrierten Schaltungen.
Hierzu 1 Blatt Zeichnungen
7

Claims (6)

Patentansprüche:
1. Verfahren zur Bearbeitung von Halbleiterplättchen in einem Ofen, dadurch gekennzeichnet, daß vor dem Einführen der Plättchen in den Ofen die Ofentemperatur auf einen Wert eingeregelt wird, der unter dem Temperaturwert liegt, bei dem in einem nennenwerten Umfang Versetzungen im Kristallgitter des Plättchenmaterials verursacht ι ο werden, die Plättchen erst nach Einstellung des Ofenregeltemperaturwerts in diesen eingeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, auf einen Betriebstemperatursollwert gesteigert wird, ein oder mehrere gewünschte Arbeitsgänge an den Plättchen ausgeführt werden, dann die Ofentemperatur allmählich mit einem Gradienten, der unter dem Wert liegt, bei dem Versetzungen auftreten, von dem Betriebstemperatursollwert auf den Regeltemperaturwert abgesenkt wird und dann erst die Halbleiterplättchen aus dem Ofen entnommen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Regeltemperaturwert ein Wert von angenähert 8000C oder niedriger eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Betriebstemperatursollwert über 10000C gewählt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Temperaturgradient, mit dem die Ofentemperatur gesteigert und abgesenkt wird, unter angenähert 25° C pro Minute gewählt wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Temperaturgradient, mit dem die Ofentemperatur gesteigert und abgesenkt wird, unter angenähert 350C pro Minute gewählt wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Plättchen mit einer ausreichend niedrigen Beschickungsgeschwindigkeit in den Ofen eingeführt werden, bei welcher der Temperaturänderungsgradient bei Änderung der Plättchentemperatur von Umgebungstemperatur auf den Regeltemperaturwert unter angenähert 100° C pro Minute beträgt.
DE19732352033 1972-10-20 1973-10-17 Verfahren zur bearbeitung von halbleiterplaettchen Ceased DE2352033B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00299606A US3829335A (en) 1972-10-20 1972-10-20 Method for processing semiconductor wafers

Publications (2)

Publication Number Publication Date
DE2352033A1 DE2352033A1 (de) 1974-05-09
DE2352033B2 true DE2352033B2 (de) 1976-02-19

Family

ID=23155513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732352033 Ceased DE2352033B2 (de) 1972-10-20 1973-10-17 Verfahren zur bearbeitung von halbleiterplaettchen

Country Status (7)

Country Link
US (1) US3829335A (de)
JP (1) JPS4995587A (de)
CA (1) CA987792A (de)
DE (1) DE2352033B2 (de)
FR (1) FR2204046B1 (de)
GB (1) GB1436197A (de)
NL (1) NL7314438A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
DE3280219D1 (de) * 1981-03-11 1990-08-30 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit ausgluehen eines halbleiterkoerpers.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723053A (en) * 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication

Also Published As

Publication number Publication date
JPS4995587A (de) 1974-09-10
FR2204046A1 (de) 1974-05-17
US3829335A (en) 1974-08-13
FR2204046B1 (de) 1978-02-10
NL7314438A (de) 1974-04-23
DE2352033A1 (de) 1974-05-09
CA987792A (en) 1976-04-20
GB1436197A (en) 1976-05-19

Similar Documents

Publication Publication Date Title
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE69004201T2 (de) Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
DE1966236A1 (de) Verfahren zum Einbringen von Stoerstellen in Halbleiterstrukturen
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE1034776B (de) Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE2352033B2 (de) Verfahren zur bearbeitung von halbleiterplaettchen
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE2755418A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE69122815T2 (de) Verfahren zur Bor-Diffusion in Halbleiterwafern
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1644045B2 (de) Verfahren zur Herstellung dotierter Galliumphosphideinkristalle zur Verwendung als Halbleiterkörper in elektrolumineszenten Bauelementen mit pnÜbergang
DE2114566A1 (de) Verfahren zum Stabilisieren der elektrischen Eigenschaften von Halbleitereinrichtungen
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2208083A1 (de) Verfahren zur herstellung von p-kanalfeldeffekt-transistoren
DE19924649A1 (de) Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE3887740T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, bei dem Photolack von einer Siliciumoxidschicht auf einem Halbleitersubstrat entfernt wird.
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8235 Patent refused