DE2208083A1 - Verfahren zur herstellung von p-kanalfeldeffekt-transistoren - Google Patents

Verfahren zur herstellung von p-kanalfeldeffekt-transistoren

Info

Publication number
DE2208083A1
DE2208083A1 DE2208083A DE2208083A DE2208083A1 DE 2208083 A1 DE2208083 A1 DE 2208083A1 DE 2208083 A DE2208083 A DE 2208083A DE 2208083 A DE2208083 A DE 2208083A DE 2208083 A1 DE2208083 A1 DE 2208083A1
Authority
DE
Germany
Prior art keywords
silicon
annealed
spinel
field effect
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2208083A
Other languages
English (en)
Inventor
Jenoe Dipl Phys Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE795737D priority Critical patent/BE795737A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2208083A priority patent/DE2208083A1/de
Priority to CH1770172A priority patent/CH557090A/de
Priority to AT1039872A priority patent/AT339373B/de
Priority to GB5759872A priority patent/GB1377030A/en
Priority to US325616A priority patent/US3885993A/en
Priority to NL7301953A priority patent/NL7301953A/xx
Priority to FR7305753A priority patent/FR2173036B1/fr
Priority to LU67059A priority patent/LU67059A1/xx
Priority to IT20589/73A priority patent/IT979276B/it
Priority to SE7302357A priority patent/SE382889B/xx
Priority to CA164,089A priority patent/CA980015A/en
Priority to JP48021150A priority patent/JPS4897482A/ja
Publication of DE2208083A1 publication Critical patent/DE2208083A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Verfahren zur Herstellung von p-Kanal-Feldeffekt-Transistoren
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von p-Kanal-Feldeffekt-Transistoren in Halbleitermaterial aus Silizium auf einerr. Substrat aus Spinell und integrierten
Schaltungen daraus.
P-Kanal-Feldeffekt-Transistoren, bei denen Halbleitermaterial aus Silizium auf einem Substrat aus Spinell aufgebracht ist, sind beispielsweise bei p-MOS-Schaltkreisen auf Spinell und bei komplementär MOS (c-KCS)-Schaltkreisen auf Spinell bekannt.
Ein Nachteil solcher Feldeffekt-Transistoren kann darin bestehen, daß häufig im gesperrten Zustand dieser Transistoren ein Reststrom zwischen Source und Drain fließt. Aus diesem Grunde ist dann der Leistungsverbrauch im gesperrten Zustand verhältnismäßig groß.
Eine Aufgabe äer Erfindung ist es, ein Verfahren zur Herstellung von p-Kanal-Feldeffekt-Transistoren in Halbleitermaterial aus Silizium auf einem Substrat aus Spinell anzugeben, deren Reststrom im gesperrten Zustand wesentlich geringer ist als der Reststrom -der bei bekannten p-Kanal-Feldeffekt-Transistoren in Halbleitermaterial aus Silizium auf einem Substrat aus Spinell im gesperrten Zustand gewöhnlich auftritt.
Diese Aufgabe wird durch ein Verfahren zur Herstellung von p-Kanal-Feldeffekt-Transistoren in Kalbleitermaterial aus Silizium auf einem Substrat aus Spinell und integrierten Schaltungen daraus gelöst, das erfinäungsgemäß dadurch ge-
VPA 9/712/1155 vP/Eow
-2-
309..'35/0688
kennzeichnet ist, daß das Substrat aus Spinell und das darauf befindliche Halbleitermaterial mit den Transistorstrukturen j nach Abschluß von Hochtemperaturprozessen in einer Wasserstoffatmosphäre getempert v/erden.
Ein durch die Erfindung erzielbarer Vorteil besteht insbesondere darin, daß die Verlustleistung von erfindungsgemäßen p-Kanal-Feldeffekt-Transistoren im gesperrten Zustand gering ist.
Weitere Einzelheiten der Erfindung gehen aus der Beschreibung und der Figur eines bevorzugten Ausführungsbeispiels der Erfindung und deren Weiterbildungen hervor.
Die Figur zeigt in schematischer Darstellung den Aufbau eines p-Kanal-Feldeffekt-Transistors in Halbleitermaterial aus Silizium auf einem Substrat aus Spinell.
In der Figur ist das aus Spineil, vorzugsweise aus Mg-Al-Spinell, bestehende Substrat mit dem Bezugszeichen 1 versehen. Auf dem Substrat 1 befindet sich eine mit 2 bezeichnete Siliziumschicht. Die Gebiete 5 und 6 dieser Siliziumschicht sind ρ -dotiert. Auf der Siliziumschicht befindet sich zwischen den Gebieten 5 und 6 die Gate-Isolator-Schicht 3. Auf diese Gate-Isolator-Schicht ist die Steuerelektrode 4 aufgebracht, die vorzugsweise aus Aluminium besteht. Als elektrische Zuführungen zu den Gebieten 5 und 6 der Siliziumschicht dienen die Zuführungen 55 bzw. 66. Die elektrische Zuführung der Steuerelektrode 4 ist mit dem Bezugszeichen 44 versehen.
Zu der Erfindung führten die folgenden Überlegungen. Ohne besondere Maßnahmen findet man bei p-Kanal-Feldeffekt-Transistoren auf Spinell eine zusätzliche ρ -dotierte Schicht nahe der Spinell-Silizium Grenzfläche. Diese Schicht ist
VPA 9/712/1155 -3-
309835/0688
auf den bekannten Autodotierungseffekt zurückzuführen. Dieser Effekt beruht darauf, daß während des AufWachsens des Siliziums auf das Substrat aus Spinell Aluminium aus dem Spinell in das Silizium eingebaut wird. Es gelingt jedoch, das in dem Silizium befindliche Aluminium während der zur Herstellung der MOS-Bauelemente notv/endigen Hochtemperaturprozesse zu entfernen (Getterung). Es wurde festgestellt, daß nach dieser Getterung im gesperrten Zustand noch auftretende Restströme auf einen anderen Effekt zurückzuführen sind.
Untersuchungen an einem wie oben beschriebenen p-Kanal-]?eld~ effekt-Transistor zeigten, daß an der Grenzschicht zwischen dem Silizium und dem Substrat im Spinell negative Ladungen vorhanden sind. Das Gebiet, in welchem diese Ladungen auftreten, ist mit dem Bezugszeichen 8 versehen. Das Vorhandensein von negativen Ladungen innerhalb des Gebietes 8 führt dazu, daß innerhalb des Siliziumkörpers 2 eine positiv geladene Zone 9 entsteht. Diese positiv geladene Zone stellt eine elektrische Verbindung zwischen den p+-dotierten Gebieten 5 und 6 des Siliziumkörpers dar. Es wurde festgestellt, daß dies die entscheidende Ursache für den im gesperrten Zustand des p-Kanal-Feldeffekt-Transistors fließenden Reststrom ist.
Mit Hilfe des erfindungsgemäßen Verfahrens läßt sich durch eine Temperung in einer V/asserstoffatmosphäre die Konzentration der Grenzflächenterme und damit die Konzentration der Ladungen in den Gebieten 8 und 9 vermindern.
Dabei erfolgt die Wasserstofftemperung nach Abschluß der zur Herstellung der p-Kanal-Feldeffekt-Transistoren bzw. der Komplementärstrukturen notwendigen Hochtemperaturprozesse, wie z.B. Oxidation oder Diffusion.
Bei einer Ausgestaltung des erfindungsgemäßen Verfahrens werden integrierte Schaltungen, die p-Kanal-Sransistoren in Halbleiter-
VPA 9/712/1155 ' -4-
3OS£35/0688
material aus Siliziura auf einen: Substrat aus Spinell enthalten, die noch nicht mit Aluiainiummetallisierungen, wie z.B. Anschiußelektroden oder Leiterbahnen, versehen sind bei einer Temperatur zwischen 300 C und 800 C, vorzugsweise bei 500° C bis 600° C etwa 10 bis 60 Minuten in einer Wasserstoff atmosphäre getempert. Erfolgt die Aufbringung von Metallisierungen aus Aluminium vor der Temperung, so wird etwa 10 bis 60 Minuten bei einer Temperatur zwischen 300 C und 550 C, insbesondere 20 bis 50 Minuten bei einer Temperatur zwischen 450 C und 500 C in einer Wasserstoff atmosphäre getempert, um die Bildung von Legierungen zwischen dem Aluminium und dea Silizium zu verhindern.
Bestehen die Metallisierungen, wie Anschlußelektroden, Leiterbahnen und/oder andere metallische Schichten, aus Metallen, deren Eutektikum mit Silizium bei höheren Temperaturen als da3 Eutektikum von Aluminium mit Silizium liegt oder sind Elektroden bzw. Leiterbahnen aus polykristallinen Silizium hergestellt, so kann die Wasserstofftemperung auch oberhalb von 500° C erfolgen.
Gemäß einer besonderen Ausgestaltung der Erfindung kann die Temperung auch als letzter technologischer Schritt erfolgen, d.h. in diesem Fall ist es möglich, die im gesperrten Zustand von p-Kanal-Peldeffekt-Transistoren in Halbleitermaterial aus Silizium auf einem Substrat aus Spinell auftretende Verlustleistung auch bei solchen Bauelementen zu verringern, die bereits fertig aufgebaut sind.
7 Patentansprüche
1 Figur
VPA 9/712/1155 -5-
3 0 S , 3 5 / 0 6 8 8

Claims (6)

  1. Patentansprüche
    !Verfahren zur Herstellung von p-Kanal-Feldeffekt-Transistoren in Halbleitermaterial aus Silizium auf einem Substrat aus Spinell und integrierten Schaltungen daraus, dadurch gekennzeichnet 5 daß das Substrat aus Spinell und das darauf befindliche Halbleitermaterial ait den Transistorstrukturen nach Abschluß von Hochtemperaturprozessen in einer Wasserstoffatmosphäre getempert v/erden.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e η η zeichnet , daß vor dem Aufbringen des Elektroden- und Leiterbahnmaterials etwa 10 bis 60 Minuten bei einer Temperatur zwischen 300° C und 800° G getempert wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß nach dem Aufbringen des Elektroden- und Leiterbahnmaterials etwa 10 bis 60 Minuten zwischen 300° C und 800° G getempert wird.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß nach dem Aufbringen des Elektrodsn- und Leiterbahnmaterials aus Aluminium etwa 10 bis 60 Minuten bei einer Temperatur zwischen 300° C und 550° C getempert wird.
  5. 5. Verfahren nach Anspruch 4S dadurch gekennzeichnet , daß etwa 20 bis 50 Minuten bei einer Temperatur zwischen 450° G und 500° G getempert wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß nach dem Aufbringen eines Elektroden- und Leiterbahnmaterialsaus Molybdän oder polykristallinem Silizium etwa 10 bis 60 Minuten bei Temperaturen zwischen 300° G und 800° C getempert wird.
    VPA 9/712/1155 -6-
    3 0 9 8 3 5/0688
    Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß beim Aufwachsen des Siliziums in das Silizium eingebautes Aluminium durch Hochtemperaturprozesse vor der erfindungsgemäßen Wasserstofftemperung entfernt wird.
    VPA 9/712/1155 309835/0688
DE2208083A 1972-02-21 1972-02-21 Verfahren zur herstellung von p-kanalfeldeffekt-transistoren Pending DE2208083A1 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
BE795737D BE795737A (fr) 1972-02-21 Procede pour fabriquer des transistors a effet de champ a canal
DE2208083A DE2208083A1 (de) 1972-02-21 1972-02-21 Verfahren zur herstellung von p-kanalfeldeffekt-transistoren
CH1770172A CH557090A (de) 1972-02-21 1972-12-05 Verfahren zur herstellung eines p-kanal-feldeffekt-transistors oder einer integrierten schaltung mit p-kanalfeldeffekt-transistoren.
AT1039872A AT339373B (de) 1972-02-21 1972-12-06 Verfahren zur herstellung von p-kanal-feldeffekttransistoren mit isolierter torelektrode in dunnschichttechnik
GB5759872A GB1377030A (en) 1972-02-21 1972-12-13 Production of p-channel field effect transistors
US325616A US3885993A (en) 1972-02-21 1973-01-22 Method for production of p-channel field effect transistors and product resulting therefrom
NL7301953A NL7301953A (de) 1972-02-21 1973-02-12
FR7305753A FR2173036B1 (de) 1972-02-21 1973-02-19
LU67059A LU67059A1 (de) 1972-02-21 1973-02-19
IT20589/73A IT979276B (it) 1972-02-21 1973-02-20 Procedimento per fabbricare tran sistori a effetto di campo con canale p
SE7302357A SE382889B (sv) 1972-02-21 1973-02-20 Sett att tillverka p-kanal-felteffekttransistorer
CA164,089A CA980015A (en) 1972-02-21 1973-02-20 Method for production of p-channel field effect transistors and product resulting therefrom
JP48021150A JPS4897482A (de) 1972-02-21 1973-02-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2208083A DE2208083A1 (de) 1972-02-21 1972-02-21 Verfahren zur herstellung von p-kanalfeldeffekt-transistoren

Publications (1)

Publication Number Publication Date
DE2208083A1 true DE2208083A1 (de) 1973-08-30

Family

ID=5836606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2208083A Pending DE2208083A1 (de) 1972-02-21 1972-02-21 Verfahren zur herstellung von p-kanalfeldeffekt-transistoren

Country Status (13)

Country Link
US (1) US3885993A (de)
JP (1) JPS4897482A (de)
AT (1) AT339373B (de)
BE (1) BE795737A (de)
CA (1) CA980015A (de)
CH (1) CH557090A (de)
DE (1) DE2208083A1 (de)
FR (1) FR2173036B1 (de)
GB (1) GB1377030A (de)
IT (1) IT979276B (de)
LU (1) LU67059A1 (de)
NL (1) NL7301953A (de)
SE (1) SE382889B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091527A (en) * 1977-03-07 1978-05-30 Rca Corporation Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors
DE3028718C2 (de) * 1979-07-31 1982-08-19 Sharp K.K., Osaka Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
EP0051940B1 (de) * 1980-11-06 1985-05-02 National Research Development Corporation Wärmebehandlungsverfahren von Dünnfilm-Halbleiterbauelementen und dadurch hergestellte Bauelemente
US4525221A (en) * 1984-05-16 1985-06-25 Rca Corporation Alloying of aluminum metallization
JP3516596B2 (ja) * 1998-10-19 2004-04-05 松下電器産業株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544261C3 (de) * 1965-03-30 1975-12-18 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht eines nach dem Diamant- oder nach Zinkblendegitter kristallisierenden Halbleitermaterials
US3413145A (en) * 1965-11-29 1968-11-26 Rca Corp Method of forming a crystalline semiconductor layer on an alumina substrate
FR1493348A (fr) * 1965-12-27 1967-08-25 Rca Corp Dispositif semi-conducteur métla-oxyde

Also Published As

Publication number Publication date
JPS4897482A (de) 1973-12-12
CA980015A (en) 1975-12-16
FR2173036A1 (de) 1973-10-05
BE795737A (fr) 1973-06-18
AT339373B (de) 1977-10-10
GB1377030A (en) 1974-12-11
US3885993A (en) 1975-05-27
CH557090A (de) 1974-12-13
SE382889B (sv) 1976-02-16
LU67059A1 (de) 1973-04-19
IT979276B (it) 1974-09-30
NL7301953A (de) 1973-08-23
ATA1039872A (de) 1977-02-15
FR2173036B1 (de) 1978-10-20

Similar Documents

Publication Publication Date Title
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2422195C2 (de) Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2047672A1 (de) Hochfrequenz Feldeffekttransistor
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
CH567790A5 (de)
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2208083A1 (de) Verfahren zur herstellung von p-kanalfeldeffekt-transistoren
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE1942239C2 (de) Verfahren zur Herstellung eines Lateraltransistors
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE736805C (de) Verfahren zum Herstellen von Kupferoxydulgleichrichtern durch Oxydieren von Kupferscheiben nach vorausgegangener Erhitzung im Vakuum
DE2352033B2 (de) Verfahren zur bearbeitung von halbleiterplaettchen
DE2152297A1 (de) Verfahren zur Diffusionsbehandlung eines Halbleiters

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination