DE1696607A1 - Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden,leicht aetzbaren Schicht - Google Patents

Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden,leicht aetzbaren Schicht

Info

Publication number
DE1696607A1
DE1696607A1 DE1968R0047833 DER0047833A DE1696607A1 DE 1696607 A1 DE1696607 A1 DE 1696607A1 DE 1968R0047833 DE1968R0047833 DE 1968R0047833 DE R0047833 A DER0047833 A DE R0047833A DE 1696607 A1 DE1696607 A1 DE 1696607A1
Authority
DE
Germany
Prior art keywords
layer
silicon
temperature
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1968R0047833
Other languages
English (en)
Other versions
DE1696607B2 (de
DE1696607C3 (de
Inventor
Scott Jun Joseph Hurlong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1696607A1 publication Critical patent/DE1696607A1/de
Publication of DE1696607B2 publication Critical patent/DE1696607B2/de
Application granted granted Critical
Publication of DE1696607C3 publication Critical patent/DE1696607C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

RCA 57,575
US-Serial No, 610,447
Filed: January 19,1967
Radio Corporation of America New- York,N*Y. (V.St.A.)
Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden, leicht ätzbaren Schicht
Die Erfindung betrifft ein Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff
■ . ■ " ■ -.--,■ " ■ i
bestehenden, leicht ätzbaren Schicht auf einer Unterlage, ins- ^ besondere zum Niederschlagen von Isolierschichten zur Herstellung von elektrischen, elektronischen oder Halbleiter-Bauelementen.
Dünne Schichten aus isolierendem Werkstoff werden in großem Umfange als Abdeckschiehten auf der Oberfläche kri« " stallischer Halbleiterkörper zur Steuerung der Eindiffusion eines Dotierungsstoffes in bestimmte Teile des Körpers, zum Schutz des in der Oberfläche des HalbleiterkSrpßjpsa legenden
2O981T/ÖS45
«-2—
Randes eines pn-Überganges, als Dielektrikum in Kondensatoren und zur elektrischen .Isolation von Leiterbahnen auf der Oberfläche eines Körpers verwendet. Vorzugsweise sollen solche Schichten aus einem hitzebeständigen Material bestehen, so daß sie durch die bei der Herstellung von Halbleiterbauelementen und dgl. angewandten hohen Temperaturen nicht beschädigt werden. Für solche dünnen Schichten hat man bisher fe meistens Siliziumaioxyd oder eine Mischung aus Siliziumdioxyd und Slliziummonoxyd verwendet.
Bei vielen Anwendungen soll die Isolierschicht nur bestimmte Teile der Oberfläche eines Substrates bedecken. Wenn z.B. die Isolierschicht als Diffusionsmaske auf der Oberfläche eines Halblelterkörpers verwendet werden soll, überzieht man gewöhnlich zuerst die ganze Oberfläche des Körpers mit der Schicht und entfernt dann die nicht benötigten Teile der Schicht durch das bekannte photolithographische Abdeck- und Ätzverfahren.
™ Für viele Anwendungen werden bekanntlich Isolierschichten aus Siliziumnitrid bevorzugt. Die in üblicher Weise hergestellten Siliziumnitridschichten sind jedoch sehr schwierig zu ätzen. Die A'tzgeschwindigkeit der bekannten Siliziumnitridschichten ist nämlich'für eine Anwendung bei den üblichen Verfahren zur Herstellung von Halbleiterbauelementen zu langsam. .
Der vorliegenden Erfindung liegt dementsprechend
2098 11/0645 bad
die Aufgabe zugrunde, ein Verfahren zum Herstellen von leicht und schnell ätzbaren Schichten, die im wesentlichen aus Silizium und Stickstoff bestehen, anzugeben. Diese leicht ätzbaren Schichten sollen sich gewünschtenfalls in schwer bzw. langsam ätzbare Schichten umwandeln können« .
Diese Aufgabe wird gemäß der Erfindung' dadurch gelöst, daß die im wesentlichen aus Silizium und Stickstoff bestehende Schicht aus der Dampfphase auf der auf eine Temperatur unter. 725 °C gehaltenen Unterlage niedergeschlagen wird.
Die nach diesem Verfahren hergestellten Schichten zeichnen sich durch eine .hohe Ä'tzgeschwindigkeit aus. Man kann dann ohne Schwierigkeiten einen Teil dieser leicht ätzbaren Schicht entfernen. Gemäß einer Weiterbildung der Erfindung kann die leicht ätzbare Schicht oder der nicht entfernte Teil dieser Schicht durch Erhitzen des beschichteten Substrats auf eine Temperatur zwischen-etwa 900 und I3OO 0C in eine schwer bsi?, langsame ätzbare Modifikation umgewandelt werden.
Die Erfindung wird anhand der Zeichnung naher erläutert, es zeigen:
Fig. 1 eine schematische, teilweise geschnittene Ansicht einer Apparatur zur Durchführung des Verfahrens gemäß der Erfindung;
Fig. 2 eine schematische Darstellung einer weiteren Apparatur zur Durchführung des Verfahrens gemäß der Erfindung^
20981 1/O64S 8AD
FIg. 3a bis 3c Querschnittsansichten eines Halbleiterkörpers während aufeinanderfolgender Schritte bei der Herstellung eines Halbleiterbauelernentes unter Anwendung des Verfahrens gemäß der Erfindung und
4a bis 4e Querschnittsansichten eines Halbleiterkörper während aufeinanderfolgender Schritte bei der Herstellung eines anderen Halbleiterbauelementes unter Anwendung des Verfahrens gemäß der Erfindung.
Beispiel I =
In Fig. 1 ist eine Apparatur 10 dargestellt, die sich zur Durchführung des vorliegenden Verfahrens eignet. Die Apparatur 10 enthält ein hitzebeständiges Ofenrohr 11, das z.B. aus einem schwer schmelzbaren Glas, geschmolzenem Siliziumoxyd oder dgl., bestehen kann. Das Ofenrohr 10, dessen Einlaß mit 12 und dessen Auslaß mit 13 bezeichnet sind, ist im mittleren Teil-in einer Heizvorrichtung 14 angeordnet, . die z."B. aus einem mit Widerstandsheizung arbeitenden elektrischen Ofen bestehen kann. Mit dem Einlaß 12 des Ofenrohres 11 sind ein Ammoniak enthaltender Behälter I5, ein Silan enthaltender Behälter 16 und ein Formiergas enthaltender Behälter 17 über nichtdargestellte Ventile und Strömungsmeßgeräte l8 verbunden. Da es zweckmäßig ist, das Silan in verdünnter.Form zu verwenden, enthält der Behälter 16 eine Mischung aus etwa 1-bis 10 Volumenprozent Silan und als
2098 11/0545
BAD
Rest ein Inertgas, wie Stickstoff oder Argon.
In dem vom Ofen 14 umgebenen Teil des Ofenrohres 11 ist ein hitzebeständiges Schiffchen I9.angeordnet, das ein zu beschichtendes Substrat 20 enthält. Das Substrat 20 kann aus einem Isoliermaterial wie Aluminiumoxyd oder dgl., einem Halbleitermaterial, wie Silizium, Galliumarsenid oder 'dgl., oder einem Metall bestehen.
Mittels des Ofens 14 wird die Temperatur innerhalb des Ofenrohres 11 auf etwa 575 bis 700 0C eingestellt. M Wahrend der Ofen 14 auf die gewünschte Temperatur gebracht wird, wird das Ofenrohr 11 mit einem inerten Trägergas durchgespült, das bei dem vorliegenden Ausführungsbeispiel aus einer als Formiergas bekannten Stickstoff-Wasserstoff-Mischung besteht. Die unten erwähnten Durchsätze der verschiedenen Reagentien sind nur als Beispiel angegeben und können in Abhängigkeit Von Größe und Form der Apparatur sowie der Temperatur des Ofens geändert werden.
Bei dem vOrliegeriden Beispiel läßt man das For«
miergas mit einer etwa 0,076 nr/h entsprechenden Geschwin- ' digkeit durch das System strömen., wahrend der Ofen 14 auf die gewünschte Temperatur aufgeheizt wird. Wenn die Temperatur innerhalb des Ofenrohres 11 den vorgesehenen Wert im Bereich zwischen 575 und 700°C erreicht hat, wird eine Mischung aus Ammoniak und verdünntem Silan aus den Behältern 15 bzw. 16 durch den Einlaß 12 in das Ofenrohr 11 geleitet,
209811/0546
-o-
wo eine Reaktion stattfindet. Dabei schlägt sich auf dem Substrat eine isolierende, hitzebeständige Schicht 21 nieder.
Das Trägergas, etwaiges unreagiertes Silan und Ammoniak sowie die Reaktionsprodukte verlassen das System durch den Auslaß Ij5. Nach Ablauf der fur das Niederschlagen vorgesehenen Zeitspanne, die gewöhnlich in der Größenordnung von Minuten liegt werden der Afüraoniakstrom und der Silanmischungsstrom abgestellt und der Ofen lh wird ausgeschaltet.
^ Wenn die Temperatur innerhalb des Ofenrohres 11 auf etwa HOO C W
abgesunken ist, kann der Trägergasstrom vollständig abgestellt werden und das Schiffchen I9 kann zusammen rait dem beschichteten Substrat aus dem Ofenrohr 11 entnommen werden.
Die genaue Beschaffenheit der auf diese Weise gebildeten Isolierschicht 21 steht nicht mit Sicherheit fest, wenn auch bekannt ist, daß sie im wesentlichen aus Silizium und Stickstoff besteht. Dielgebildete Schicht 21 unterscheidet sich von den üblichen Siliziüranitridsehiehten, die bei Temperaturen über 750 °C niedergeschlagen werden, in dreierlei P Hinsicht wesentlich. Erstens beträgt die Dielektrizitätskonstante der Schicht etwa 6, während die Dielektrizitätskonstante von Siliziumnitridschichten, die bei Temperaturen über 750 0C niedergeschlagen worden waren, etwa den Viert 10 hat."Zweitens stimmt der WarmeausdehnungskoeffizienG der nach dem vorliegenden Verfahren hergestellten Isolierschicht 21 nicht mit dem Wärmeausdehnungskoeffizienten von Silizium überein, während Isolierschichten, die bei Temperaturen über
203811/0548
BAD ORIGINAL
-τ-
750 G niedergeschlagen worden sind,, einen Wärmeausdehnungskoeffizient haben, der sehr nahe bei dem.des Siliziums liegt. Drittens kann die nach dem vorliegenden Verfahren hergestellte Isolierschicht 21 leicht geätzt werden, was für die Herstellung von Halbleiterbauelementen sehr vorteilhaft ist. Die bekannten Siliziumnitridscliichten, die bei Temperaturen über 750 0C niedergeschlagen worden waren, lassen sich dagegen nur langsam und schwierig ätzen. Aus diesen Gründen wird vermutet, daß in den nach dem Verfahren gemäß der Erfindung niedergeschlagenen Schichten Stickstoffmangel herrscht und daß die Zusammensetzung dieser Schichten näherungsweise der Formel SiN entspricht, wahrend die schwer ätzbaren Siliziumnitridschichteii, die bei Temperaturen über 750 °C niedergeschlagen worden sind, eine der Formel Si3N^ entsprechende Zusammensetzung haben. Versuche haben ergeben, daß die mit einem Norm-Ätzmittel, z.B. einer wässerigen AnKnoniumfluorid-Fluorwasserstoff-Lösung, gemessene ntzgeschwindigkeit der so niedergeschlagenen Seiiiehten sich innerhalb weiter Grenzen stetig und invers mit der Temperatur beiia Miederschlagen ändert, was darauf hinweist, daß auch die Zusammensetzung der niedergeschlagenen Isolierschichten von der Niederschlagstemperatur abhängt. Die Ätzgeschwindigkeit der Schichten wird außerdem durch die Geschwindigkeit, mit der die Schichten niedergeschlagen werden, beeinflußt und zwaü lassen sich schnell niedergeschlagene Schichten auch schnell ätzen, während langsam niedergeschlagene Schichten eine langsame A"tzgeschwindigkeit aufweisen.
ORIGINAL'
209811/0546
1696807
Beispiel II
. Bei diesem Beispiel reagieren das Silan und der Ammoniak wie bei dem im Vorstehenden beschriebenen Verfahren ■ in einem erhitzten Rohr, das zu überziehende Substrat befindet sich jedoch nicht in diesem Rohr., Das Substrat ist stattdessen in einer kühleren Umgebung vollständig außerhalb des Ofenrohres angeordnet. Die Reaktionsgase treten aus dem Ofenrohr aus und werden rasch abgekühlt, indem sie in Form eines Strahles auf das Substrat gerichtet werden, wobei sich dann auf dem Substrat eine im wesentlichen aus Silizium und Stickstoff bestehende Isolierschicht bildet. Dieses Verfahren hat den speziellen Vorteil, daß nur eine mäßige Erhitzung des Substrates erforderlich ist.
Zur Durchführung dieser Ausführungsform des Verfahrens gemäß der Erfindung kann die in Fig. 2 dargestellte Apparatur 30 verwendet werden,, die ein hitzebeständiges Reaktionsrohr 3I enthalt, das am einen Ende einen Einlaß 32 aufweist und am anderen Ende mit einer Auslaßdüse 33 versehen ist, die einen Strahl zu erzeugen gestattet. Das.Reaktionsrohr 31 ist in einem Ofen 34 angeordnet. Mit dem Einlaß 32 sind ein Ammoniak enthaltender Behälter 15, ein Silan und Stickstoff enthaltender Behälter l6 und ein Trägergas, ζ.Β« Formiergas, enthaltender Behälter YJ verbunden. Die Strömung aus den verschiedenen Behältern ist durch Hahne 35 einstell-
20981 1/0545
bar. Wie bei dem vorangehenden Beispiel wird als Trägergas vorzugsweise eine Mischung aus etwa 9 Voluraenteilen Stickstoff und einem Volumente.il Wasserstoff verwendet.
Das Substrat 36, auf dem eine Isolierschicht zu bilden ist. wird bei diesem Ausführungsbeispiel außerhalb des Keaktionsrohres 31 und des Ofens 34 in nahmen Abstand,, der im allgemeinen unter 5 cm beträgt, vor der Strahldüse angeordnet. Das System wird zuerst mit Trägergas, das in Pfeilrichtung strömt, durchgespült, während der Ofen auf eine Temperatur zwischen etwa 575 und 1200 0C aufgeheizt wird. Anschließend werden dann die Hähne 35 geöffnet, so daß Silan und Ammoniak in das Reaktionsrohr 3I strömen können. Die Temperatur im Reaktionsrohr 31 reicht nun aus, um eine Reaktion zwischen dem Ammoniak "und dem öilan zu gewährleisten. Die Dampfmischung aus dem inerten Trägergas, nicht reagiertem Ammoniak und Silan und den Reaktionsprodukten von Ammoniak und Silan treten durch die Düse 33 aus dem Reaktionsrohr 3I aus. Die austretende Gasmischung bildet einen Strahl, der durch einen Pfeil angedeutet ist und auf die Oberfläche des substrates 36 auftritt. Beim Austreten aus der Düse 33 kühlt sich der Strahl rasch ab und die Temperatur des Strahles am Punkt des Auftreffens auf dem Substrat 36 kann durch Verändern des ATDstandes zwischen der Düse 33 uid dem Substrat 36 eingestellt werden. Bei einer Ofentemperatur von etwa 7OO 0C ■ und einem Abstand von etwa 2 mm zwischen der Düsenöffnung
BAD ORIGINAL 209811/0545
und dem Substrat 36 beträgt die Temperatur des auf dem Substrat 36 auftreffenden Strahles etwa I50 °C. Auf diese Weise wird eine im wesentlichen aus Silizium und stickstoff bestehende Isolierschicht 37 auf dem Substrat 36 niedergeschlagen, während sich dieses auf einer sehr maßigen Temperatur befindet. Dieses Verfahren ist besonders nützlich, wenn das Substrat aus einem Halbleiter mit kleiner Bandlücke besteht, z. B. aus einer halbleitenden AyyTB -verbindung, die keinen höheren Temperaturen standzuhalten vermag.
Beispiel III
Als erstes wird ein kristallischer Halbleiterkörper 40 (Pig. 3a) mit mindestens einer Hauptf lache. 41 hergestellt. Die genaue Größe, Forin, Zusammensetzung = und der Leitungstyp des Halbleiterkörpers 40 sind nicht wesentlich. Gewöhnlich besteht der das Substrat darstellende Halbleiterkörper 40 aus einer Scheibe mit zwei einander entgegengesetzten parallelen Hauptseiten 41, 42. Beim vorliegenden Beispiel soll der Halbleiterkörper 40 etwa 1,25 χ 1,25 χ 0,15 mm groß sein und aus einem p-leitenden Siliziumeinkristall bestehen. Der spezifische Widerstand des Halbleiterkörpers 40 ist vorzugsweise gleich oder größer als 1 Ohm-cm* Der Halbleiterkörper 40 wird unter Anwendung des irr. Beispiel 1 oder 2 beschriebenen Verfahrens auf der Oberfläche 41 mit einer leicht ätzbaren Isolierschicht 43 überzogen, welche aus den Reaktionsprodukten von Silan und Aromoniak besteht. In der Isolier-
209811/0545
BAD
1636607
schicht 4j5 werden mittels eines üblichen photolithographischen Verfahrens zwei im Abstand voneinander angeordnete Öffnungen 44, 45 gebildet. Der Halbleiterkörper 40 wird dann den Dämpfen eines Dotierungsstoffes ausgesetzt, der bei dem vorliegenden Beispiel ein Donator, wie Arsen, Phosphor oder dgl» ist, um im Halbleiterkörper 40 unmittelbar angrenzend an die Öffnungen 44 und 45 zwei'n-Zonen 46, 48 niedrigen spezifischen Widerstandes zu bilden. Stark dotierte n—Zonen niedrigen spezifischen Widerstandes werden im folgenden" als η -Zonen bezeichnet, in entsprechender Weise werdeii stark dotierte p-Zonen niedrigen spezifische:- Widerstandes als p+-Zonen bezeichnet. Um einen iiiedrigexi spezifischen Widerstand in den Zonen 46, 48 zu gewährleisten, -wird-die Diffusion mit einer solchen Dotieryngsstoffkonzentration und einem solchen Erhitzungsprofil durchgeführt, daß die Konzentration aer beim vorliegenden Beispiel aus Elektronen bestehenden Ladungsträger an der Oberfläche der Zonen 46, 4£ mindestens 10 v/ cm beträgt. Die verbliebenen Teile der Siliziumnitridschicht 4-3 wirken als Maske, die das Eindiffundieren des Donators verhindert. An der Grenze zwischen den diffundierten η -Zonen 46, 45 und dem p-leitenden Rest des Halbleiterkörpers 4-0 entstehen pn-Übergänge 47 bzw. 49. Größe und Form der beiden η -Zonen 46, 48 entsprechen denen der beiden Öffnungen 44 bsw. 45. Der Abstand zwischen den beiden Zonen 46, 48 ist vorzugsweise kleiner als 25 /um.
ßAD ORIGINAL
2098U/054 5
Bei dem vorliegenden Beispiel sind die beiden donatordiffundierten Zonen 46, 48 niedrigen spezifischen Widerstandes ==0,25 mm lang, 76 Jurn breit und 2,5 ^ura dick, Sie sind an den einander gegenüber liegenden, 0,25 mm langen Randern durch einen etwa 5/urn breiten Zwischenraum getrennt.
Auf die verbliebenen Teile der ersten Isolier- · schicht 43 und die freiliegenden Teile der Oberfläche 4-1 wird dann eine zweite Isolierschicht 43* (Fig. 3b) aufgebracht. ^ . Diese zweite Isolierschicht 43* wird in der gleichen Weise
aus der Dampfphase niedergeschlagen wie die erste Schicht 43 und besteht gleicherweise aus einem leicht ätzbaren Reaktionsprodukt von Silan und Ammoniak. Bestimmte Teile der Isolierschichten 43 und 43' werden nun durch irgend ein geeignetes bekanntes Verfahren entfernt. So kann z.B. ein Teil der Oberfläche der Isolierschicht 43 mit einer Ätzschutzschicht überzogen werden und die nicht abgedeckten-Teile können dann mit einem sauren Atzmittel, z.B. einer wässerigen Flußsäurelösung entfernt werden. Im vorliegenden Falle werden eine vollstän-P dig innerhalb der Oberflache der Zone 46 befindliche öffnung 50 und eine vollständig innerhalb der Oberfläche der Zone 48 befindliche zweite öffnung 51 gebildet.
Auf die freigelegten Teile der n+_Zonen 46, 48 und auf einen Teil der Isolierschicht 431', der sich über dem Zwischenraum zwischen den Zonen 46, 48 befindet, wird dann ein Metall, wie Aluminium, Palladium, Chrom oder dgl., nieder-
209811/0545
BAD ORIGINAL
113680?
geschlagen, was beispielsweise durch Aufdämpfen durch eine Maske geschehen kann. Wie Pig, Jc zeigte werden dabei ein Metallkontakt 52 an der Zone 46, ein zweiter Metallkontakt 54 an der Zone 48 und ein dritter Metallkontakt 53 auf der oberen Siliziumnitridschicht 43' oberhalb des Zwischenraumes zwischen den Zonen 46, 48 gebildet* Im Betrieb dienen die Kontakte 52, 5^ als Quellen- und Abflußelektroderi und der Kontakt 53 als Steuerelektrode des Bauelements. An den Metallkontakten 52, 53 und 54 werden dann Anschlußleitungen 55, bzw. 57 angebracht. Die Einheit kann dann in üblicher Weise vergossen und/oder in ein Gehäuse eingebaut und als Feldeffekttransistor mit isolierter Steuerelektrode verwendet werden»
Beispiel IV ■
Als erstes wird ein Halbleiterkörper aus einem kristallischen Halbleitermaterial eines gegebenen Leitungstyps, z.B* eine zwei parallele5 entgegengesetzte: Hauptseiten Λ 61 j 6'dL aufweisende Scheibe aus einem Bärren hergestellt, wie Fig* 4a zeigt« Bei dem vörliegehden Beispiel besteht die Scheibe 6ö aus mit Antimon dotiertem, n-leitehdem möhokriställinen Silizium, dessen spezifischer Widerstand etwa 2 bis 4 ühm-cm beträgt. Die Scheibe 6ö ist zweckmäßigerweise etwa O3S. bis 0,38 mm diek und so groß, daß mehrere hundert Bin* richtungen hergestellt werden können, In Fig» 4 iöt nur der
1696807
-JA-
zur Herstellung einer einzigen Einrichtung benötigte Teil der Scheibe 60 dargestellt* Auf der Hauptseite 6l der Scheibe wird nun mittels des im Beispiel 2 beschriebenen Verfahrens eine leicht ätzbare Isolierschicht 63 aus dem Reaktionsprodukt von Silan und Ammoniak: niedergeschlagen.
Die Isolierschicht 63 wird dann mit einer nichtdargestellten Atzschutzsehieht, z.B. einem Photolack, über-φ zogen* Mit Hilfe üblicher photolithogräphischer Abdecke und Ätzverfahren wird dann ein Teil der Isolierschicht 63 entfernt und auf diese Weise eine Öffnung 64 (Basisfenster) in der Schicht 63 gebildet, so daß ein bestimmter Teil der Häuptseite öl der Scheibe freigelegt wird* Die Scheibe 60 wird dann in einer eine Borverbindung enthaltenden Umgebung behandelt j um Bor. in den durch die Öffnung 64 freigelegten Teil der Scheibe 6l elnzudiffundieren. Dabei entsteht eine mit Bor diffundierte p-Zone 65* unmittelbar angrenzend an die Öffnung 64. Der verbliebene" Teil der Isolierschicht 63 wirkt als Diffusionsmaske und verhindert^ daß Bor in den durch den vet4-* bliebenen Teil der Isolierschicht 63 bede&kteh Teil äei» Oberfläche 61 eindiffundiert. Zwischen der mit Bor diffundierten p-leitenden Zone 65 und dem η-leitenden Eest der Seheibä 6ö befindet sich ein ßiteifoergäng 66^ d*h. eine gieichriehtehäe SperrSchicht* .
Die ScheiBe 60 wird nun unter' Anwendung des "Verfahrens nach Beispiel 1 oder Beispiel 2 mit einer zweiten isolierschicht 63* verseilen, die im wesentlichen aus Silizium
2 Ö 9 B 1 1 / Ö S 4 I @ÄD ORIGINAL
und Stickstoff besteht und den freigelegten Teil der Seite 6l sowie die verbliebenen Teile der Isolierschicht 6j> bedeckt , wie Pig. 4b zeigt. Durch übliche photolithigraphische Abdeck- und Ätzverfahren v/erden dann in der Schicht 6j5' eine Anzahl von als Emitterfenster dienender öffnungen 67 gebildet. Durch die Öffnungen 6? wird jeweils ein Teil der Oberflache der diffundierten p-Zone 65 freigelegt. Der Deutlichkeit halber sind in der Zeichnung nur drei als Eniitterfenster dienende Öffnungen 67 dargestellt, in der Praxis können über hundert solcher Emitterfenster vorhanden sein. Die genaue Größe und Form der Eniitterfenster ist nicht wesentlich. Sie können z.B. quadratisch sein und eine Seitenlänge von etwa 2,5 ium haben.
Die Scheibe 6O wird nun in einer nicht oxydierenden Atmosphäre, wie Wasserstoff oder Formiergas auf etwa 1000 °c erhitzt. Durch diese Erhitzung werden die Schichten 6j5, 63' von ihrem ursprünglichen leicht und schnell ätzbaren Zustand in einen schwer und langsam ätzbaren Zustand umgewandelt. Eine leicht ätzbare Schicht aus Silizium und Stickstoff, die nach Beispiel I auf einem Substrat niedergeschlagen worden war, hatte beispielsweise eine A" t zge sehwind igke it von etwa 200 AE pro Minute bei Behandlung mit einem.normalen Ätzmittel bei Raumtemperatur. Mach der Erhitzung der Schicht auf 100 0C war die Itzgeschwindigkeit der Schicht um mehr als eine Größenordnung aui l8 AE pro Minute abgesunken.
Der Halbleiterkörper So wird nun in Dämpfen eines Donators, z.B. Phosphorpentoxyd, behandelt, um eine Anzahl
2Q9811/Ö54S BAD
von donatordiffundierten η-leitenden, Emitterzonen 68 (Pig. 4c) innerhalb der p-leitenden Basiszone 65 zu bilden. Die n-leitenden Zonen 68 entsprechen jeweils in Form, Größe und Lage der entsprechenden als Emitterfenster dienenden Öffnung 67. An der Grenze zwischen den verschiedenen η-leitenden Emitterzonen 68 und der p-leitenden Basiszone 65 befindet sich jeweils ein pn-übergang 69. Wahrend der Diffusion bildet sich auf den freigelegten Teilen der Oberflache 6l eine dünne Schicht aus Oxyd des Halbleitermaterials, im vorliegenden Falle
^ also aus Siliziumoxyd.
Der Halbleiterkörper 6O wird nun mit einem üblichen Ätzmittel. z.B. einer Flußsäurelösung, solange behandelt, (bei dem vorliegenden Beispiel etwa 5 Minuten), daß die Oxydschicht 70 vollständig, von der in den schwer ätzbaren Zustand übergeführten Schicht 631 jedoch nur ein sehr kleiner Teil entfernt werden.
Auf die freigelegten Teile der Oberfläche 6l wird dann eine aus Aluminium, Chrom oder dgl. bestehende Metall- £ schicht, z.B. durch Aufdampfen, aufgebracht und die unerwünschten Teile dieser Schicht werden anschließend durch Maskieren und Ktζen entfernt, so daß auf jeder Emitterzone 68 ein Metallkontakt 71 (Fig. 4d) verbleibt. Nach dem Entfernen eines entsprechenden Teiles der Schichten 63, 63' wird außerdem noch ein nicht dargestellter Basiskontakt durch Niederschlagen einer Metallschicht auf einem innerhalb der Basiszone 65 gelegenen Teil der Oberfläche 6l gebildet. Da diese Schichten
2098 11/0545
BAD
in den /schwer ätzbaren Zustand übergeführt worden waren, werden sie vorzugsweise- durch ein ringe kehrt es Versprühver— fahren (sputtering) oder durch Bearbeitung mit einem Elektronenstrahl entfernt.- Die verbliebene!: Teile der Isolierschichten 63, 63' können auf der Oberfläche öl verbleiben, um die in der Oberflache liegenden Rander der im Körper βθ gebildeten pn-Übergänge zu schützen. Die zur Fertigstellung der Bauelemente erforderlicheil Verfahrensschritte, nämlich das Unterteilen der Seheibe 60 in getrennte Einheiten sowie das Kontaktieren und Kapseln dieser Einheiten, können in üblicher Weise durchgeführt werden,
- Ein Merkmal der beschriebenen Isolierschichten besteht darin, daß sie mittels des Verfahrens nach Beispiel 1 auf einem Substrat bei Temperaturen bis herunter zu 575 °c nie dergeschlagen werden können. Bei Verwendung des Verfahrens nach Beispiel 2 können noch niedrigere Niederschlagstemperaturen, nämlich herunter bis zu I50 C. erreicht werden. Diese niedrigen Niederschlagstemperaturen ermöglichen nicht nur die Verwendung von Substraten mit niedrigem Schmelzpunkt,, z.B,. aus Indiumantimonid und dgl., sondern sie ergeben auch bessere pn-ubergänge enthaltende Einrichtungen, da etwa in einem Halbleitersubstrat vorhandene Dotierungsstoffe bei diesen niedrigen Niederschlagstemperaturen weder diffundieren noch anderweitig beeinflußt werden.
Die bekannten Siliziumnitridschichten werden
durch die üblichen Ätzmittel so langsam geätzt, daß sie für
2Q98U/0S48
-ιΓ-
die Herstellung von Ealcleiterelnrichtungei* nur schlecht
geeignet sind. Im Gegensatz cazu lassen sich di« nach dem
vorliegenden Verfahren hergestellten dielektrischen Schichten leicht mit einer Geschwindigkeit ätzen, die eine wirtschaftliche Baueleraenthersteilung erlaubt. Bei einer dielektrischen Schicht aus Si_,ft~ die in bekannter Weise bei einer Tempera- = tür von etwa 9OO °C niedergeschlagen werden war, betrug die. " Atzgeschwindigkeit z.B. 20 AE pro Minute bei Behandlung mit einem- üblichen-ArnuionluiafIuorxd-»PluSsäure*»Ätamit-tel bei Iiau.rutemperatur. Diese itzgesehviiaäigkeit ist für eine kommerzielle Baueiementherstellung zu klein. Im Gegensatz dazu beträgt
J ie Atzgeschwindigkeit bei den im wesentlichen aus tsiliziurn und Stickstoff bestehenden/ nach dem Verfahren - gemäß Beispiel 1 bei einer Temperatur von etwa 65Ο 0C hergestellter! dielektrischen Schichten 200 AE pro Minute bei Raumtemperatur. und Behandlung mit dem gleichen üblichen Atzmittel. Diese
Ätzgeschwindigkeit ist eine GröSfenordnung schneller als die der bekannten SIvN1,^-Schienten und sie reicht für eine komw
merzielle Bauelementherstellung aus.
Ein weiteres Merkmal der nach dem vorliegenden
Verfahren hergestellten dielektrischen Schichten besteht darin, daß sie ausgezeichnete Masken*- oder Abdeekschiehten zum Verhindern des Eindiffundierens eines üotierungsstoffes darstellen. Es ist bekannt, daß die Eindiffusion bestimmter
Dotierungsstöffe, wie z.B. Gallium und Zink, in einen Halb«-
leiterkörper mittels der üblichen Abdeckmaterialien, wie SI«-
209811/0545
- - - "BAD ORIGINAL
liziumoxyden, sehr schwer zu.verhindern ist, während die gemäß dem vorliegenden Verfahren hergestellten Schichten auch die Eindiffusion dieser Stoffe ohne weiteres verhindern.
Weiterhin können die leicht ätzbaren Schichten durch einfaches Erhitzen des beschichteten Substrats auf eine Temperatur zwischen etwa 9OO und Γ5ΟΟ °C in den schwer ätzbaren Zustand umgewandelt werden. Man kann also Teile einer leicht ätzbaren Schicht durch ein übliches photolithographisches Verfahren entfernen und den Rest der Schicht dann durch Wärmebehandlung in einen dichteren Zustand umwandeln, in dem die Schicht einen Wärmeausdehnungskoeffizienten hat, der sehr nahe bei dem des Siliziums liegt, eine noch bessere Abdeckoder Maskierfälligkeit aufweist, eine langsamere Ätzgeschwindigkeit zeigt und eine höhere Dielektrizitätskonstante und Durchbruchsspannung als die ursprünglich niedergeschlagene leicht ätzbare Schicht aufweist. So wurde z.B. eine dielektrische Schicht aus Silizium und stickstoff, die mittels des Verfahrens gemäß Beispiel 1 auf einem Siliziumsubstrat nie« dergeschlagen worden war und eine Atzgecchwindigkeit von 200 AE pro Minute hatte, anschließend auf 9OO G erhitzt. Die Atzgeschwindigkeit der Schicht wurde hierdurch auf ü8 AE pro Minute verringert. Bei einer ähnliehen Schicht, die auf 1000 0C erhitzt worden war, betrug die Atzgeschwindigkeit lj500 AE pro Minute und bei einer auf IuOO 0C erhitzten Schicht betrug die Ätzgeschwindigkeit schließlich nur noch 10 AE pro Minute.
20S811/0545 5AD original
Das vorliegende Verfahren war in den Beispielen 3 und 4 anhand des Niederschiagens von Isolierschichten auf Halbleiterkörpern beschrieben worden, das vorliegende Verfahren kann jedoch auch zum Überziehen anderer Substrate mit Isolierschichten verwendet werden, z.B. von Metallkörpern oder isolierenden Körpern, z.B. aus.Glas, Keramik oder hitzebeständigen Oxyden. Dielektrische Schichten, die aus dem Reaktionsprodukt von Silan und Ammoniak bestehen, können nach dem vorliegenden Verfahren auch auf metallischen Gegenständen niedergeschlagen werden. So wurden z.B. Isolierschichten auf Metallteilen, wie Elektronenröhrenteilen, gebildet.
Gewünschtenfalls kann die im Beispiel I beschriebene Apparatur durch Verwendung eines Zweizonen-Ofens abgewandelt werden. Der erste, an den Einlaß I'd angrenzende Teil des Ofenrohres 11 wird dabei beispielsweise auf einer Temperatur zwischen etwa 575 und 800 C gehalten. In diesem Teil mischen sich und reagieren die Silan- und Ammoniakdämpfe.°Der zweite, an den Auslaß 13 angrenzende Teil des Ofenrohres 11 enthält das Schiffehen 19 und das Substrat dO. Dieser zweite Teil des Rohres 11 wird auf einer niedrigeren Temperatur gehalten als der erste Teil. Auf dem Substrat schlagt sich dann eine klare, glasartige, leicht ätzbare Schicht nieder, die im wesentlichen aus Silizium und Stickstoff besteht. In alle beschriebenen, aus der Dampfphase niedergeschlagenen dielektrischen Schichten kann ein Dotierungsstoff eingebracht werden, indem man den Reaktionspartner bis zu etwa 1 Volumenprozent,
2098 11/0545 BAD original
der Dampfe einer flüchtigen Verbindung des Dotierungsstof« fes, wie Diboran oder Phosphin zusetzt.
Wenn die Substrate aus einem Material bestehen, das wesentlich andere Eigenschaften hat als Siliziumnitrid, kann die abrupte Diskontinuität zwischen dem Substrat und der Siliziumnitridschicht dadurch gemildert werden, daß man auf dem Substrat zuerst eine dünne Siliziumschicht und dann auf dieser die dielektrischen Siliziumnitridschichten niederschlägt.
Sowohl bei Beispiel I als auch bei Beispiel II liegt der kombinierte Gesamtdruck der Dampfe des Silans und des Ammoniaks vorzugsweise unter einer Atmosphäre»
BAD
2098 11/0545

Claims (7)

  1. Patentansprüche
    l·.. Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden, leicht atzbaren Schicht auf einer Unterlage, dadurch gekennzeichnet, daß die Schicht aus der Dampfphase auf der auf einer Temperatur unter 725 °C gehaltenen Unterlage niedergeschlagen wird.
  2. 2. Verfahren nach Anspruch 1, dad u rc h gekennzeichnet, daß die Unterlage in Silan- und Ammoniakdämpfen auf eine Temperatur zwischen 575 und 700 °C erhitzt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch
    gekennzeichnet, daß der kombinierte Gesamt-ruck der Dämpfe des SHans und des Ammoniaks unter einer Atmosphäre liegt. ■ - .
  4. 4* Verfahren nach Anspruch 2, d a durch gekennzeichnet, daß von der gebildeten leicht ätzbaren Schicht bestimmte Teile entfernt werden und daß das Substrat und die Schicht zur Umwandlung der verbliebenen Teile der -Schicht in einen schwer ätzbaren Zustand auf eine Temperatur zwischen 900 und ijjOO °C erhitzt werden.
    BAD ORIGINAL
    209811/0548
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Substrat ein kristallischer, insbesondere monokristalliner Halbleiterkörper verwendet wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dämpfe von Silan und Ammoniak bei einer Temperatur zwischen etwa 575 und 12QQ 0C , insbesondere etwa 700 C, zur Reaktion gebracht werden und daß die Reaktionsprodukte in Form eines Strahles auf die
    auf einer wesentlich niedrigeren Temperatur, bis herunter zu 150 °C, gehaltene Unterlage gerichtet werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Reaktionsprodukte vor dem Auftreffen auf die Unterlage abgekühlt werden.
    209811/0545 BAD ORIG1NAL
    Leerseite
DE1696607A 1967-01-19 1968-01-19 Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht Expired DE1696607C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US61044767A 1967-01-19 1967-01-19

Publications (3)

Publication Number Publication Date
DE1696607A1 true DE1696607A1 (de) 1972-03-09
DE1696607B2 DE1696607B2 (de) 1972-09-28
DE1696607C3 DE1696607C3 (de) 1980-04-30

Family

ID=24445046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1696607A Expired DE1696607C3 (de) 1967-01-19 1968-01-19 Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht

Country Status (5)

Country Link
US (1) US3472689A (de)
DE (1) DE1696607C3 (de)
FR (1) FR1553241A (de)
GB (1) GB1184220A (de)
SE (1) SE337153B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024305A1 (de) * 1979-08-16 1981-03-04 International Business Machines Corporation Verfahren zum Aufbringen von SiO2-Filmen mittels chemischen Niederschlagens aus der Dampfphase

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1217716A (en) * 1967-06-14 1970-12-31 Matsushita Electronics Corp A process for forming a titanium dioxide film
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
US3947298A (en) * 1974-01-25 1976-03-30 Raytheon Company Method of forming junction regions utilizing R.F. sputtering
US3867196A (en) * 1974-03-11 1975-02-18 Smc Microsystems Corp Method for selectively establishing regions of different surface charge densities in a silicon wafer
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4252580A (en) * 1977-10-27 1981-02-24 Messick Louis J Method of producing a microwave InP/SiO2 insulated gate field effect transistor
CA1280055C (en) * 1985-10-24 1991-02-12 Ronald Edward Enstrom Vapor deposition apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1190308A (fr) * 1958-01-21 1959-10-12 Manufactures Des Galces Et Pro Creusets ou pièces analogues en matière réfractaire et procédé pour leur fabrication
DE1251287C2 (de) * 1962-09-10 1975-10-09 United Aircraft Corporation, East Hartford, Conn. (V.St.A.) Verfahren zur herstellung von nichtporoesem siliciumnitrid
US3200015A (en) * 1962-09-10 1965-08-10 United Aircraft Corp Process for coating high temperature alloys
US3170273A (en) * 1963-01-10 1965-02-23 Monsanto Co Process for polishing semiconductor materials
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024305A1 (de) * 1979-08-16 1981-03-04 International Business Machines Corporation Verfahren zum Aufbringen von SiO2-Filmen mittels chemischen Niederschlagens aus der Dampfphase

Also Published As

Publication number Publication date
FR1553241A (de) 1969-01-10
DE1696607B2 (de) 1972-09-28
SE337153B (de) 1971-07-26
DE1696607C3 (de) 1980-04-30
US3472689A (en) 1969-10-14
GB1184220A (en) 1970-03-11

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE3133759A1 (de) Feldeffekttransistor
DE2125643A1 (de) Elektrische Leiter und Halbleiterbauelemente sowie Verfahren zu ihrer Herstellung
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2219696B2 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3218974C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee