DE2346565C2 - Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen

Info

Publication number
DE2346565C2
DE2346565C2 DE2346565A DE2346565A DE2346565C2 DE 2346565 C2 DE2346565 C2 DE 2346565C2 DE 2346565 A DE2346565 A DE 2346565A DE 2346565 A DE2346565 A DE 2346565A DE 2346565 C2 DE2346565 C2 DE 2346565C2
Authority
DE
Germany
Prior art keywords
layer
insulation layer
metallization
holes
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2346565A
Other languages
English (en)
Other versions
DE2346565A1 (de
Inventor
Eugene Edward Cass
William Albert Wappingers Falls N.Y. Enichen
Janos Hopewell Junction N.Y. Havas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2346565A1 publication Critical patent/DE2346565A1/de
Application granted granted Critical
Publication of DE2346565C2 publication Critical patent/DE2346565C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen, bei dem auf die Halbleiteroberfläche eine erste Isolationsschicht mit einer Leiterbahnen bildenden ersten Metallisierungslage und darüber eine zweite Isolationsschicht aufgebracht werden, bei dem in der zweiten Isolationsschicht durch Ätzen mit einem Ätzmittel Durchgangsiöcher ausgebildet werden, und weiter auf der zweiten Isolationsschicht Leiterbahnen einer zweiten Metallisierungslage sowie über die Durchgangsiöcher leitende Verbindungen zwischen übereinanderliegenden Leiterbahnen der ersten und zweiten Metallisierungslage hergestellt werden.
Ein derartiges Verfahren ist aus der US-PS 36 41 661 bekannt.
Bei dem bekannten Verfahren entsteht beim Ätzen der Durchgangsiöcher in die zweite Isolationsschicht die Gefahr, daß das Ätzmittel auch die erste Isolationsschicht angreift, sofern der Ätzvorgang nicht rechtzeitig gestoppt wird. Dem wirkt zwar entgegen, daß die Metallschicht der Leiterbahnen der ersten Metallisierungslage in der Regel gegen das zum Ätzen der Isolationsschicht verwendete Ätzmittel verhädnismäßig resistent sind und eir.e Ätzsperre bildet; jedoch kann die Ätzung im Durchgangsloch auch seitlich neben der dort liegenden Leiterbahn in der ersten Isolationsschicht fortschreiten. Diese Gefahr besteht insbesondere, wenn bei geringfügig fehlerhafter Ausrichtung der Maske für die Herstellung der Durchgangsiöcher diese Durchgangsiöcher nicht genau an den vorgesehenen Stellen über den Leiterbahnen der ersten Metallisierungslage geätzt werden. Bei der nachfolgenden Metallisierung der Durchgangsiöcher kommt es dann möglicherweise zu Kurzschlüssen zwischen benachbarten, parallel verlaufenden Leiterbahnen.
Diesen Schwierigkeiten kann man zwar dadurch i'agegnen, daß — wie aus dem »IBM Technical Disclosure Bulletin«, VoL f 5 (1972) Nr. 2, S. 656 und 657 entnehmbar — die Leiterbahnen der ersten Metallisierungslage an den betreffenden Stellen wesentlich breiter als der Durchmesser der Durchgangsiöcher ausgebildet werden, jedoch steigt durch diese Maßnahme der Piatzbedarf für die Durchverbindungen deutlich an. Dies ist im Hinblick auf die angestrebte Miniaturisierung integrierter Schaltungen unerwünscht
Die derzeitige Situation sei anhand einiger Zahlen belegt. Die Photolithographie- und Maskierungstechnik ermöglicht einen minimalen Durchmesser der Durchgangsiöcher in der zweiten Isolationsschicht von etwa 6 μπτ. Um die oben beschriebenen Schwierigkeiten zu
jo vermeiden, muß die Leiterfläche der darunterliegenden Leiterbahn ein Durchgangsloch um etwa 4 μιτι nach beiden Seiten überlappen. Die Leiterbahn muß also im Bereich eine Breite von etwa 14 μΐη aufweisen. Da zwischen benachbarten, parallel verlaufenden Leiter-
J5 bahnen ein Zwischenraum von mindestens 5 μπι vorzusehen ist. muß der Abstand zweie·- benachbarter Leiterbahnen mit verbreitenen Leiterflächen, gemessen von Mitte zu Mitte, in der Größenordnung von 19 pm liegen. Wären diese verbreiterten Leiterbahnen nicht erforderlich, so müßte der Afcstand «.· wier benachbarter Leiterzüge, gemessen von Mitte zu Mitte, lediglich etwa 113 μπι betragen.
Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrunde, ein gattungsgemäßes Verfahren zur Herstellung von Durchverbindungen zwischen benachbarten Metallisierungslagen so weit zu verbessern, daß zwischen benachbarten, parallel verlaufenden Leiterbahnen Kurzschlüsse vermieden werden und möglichst wenig Platz für die Durchverbindungen beansprucht wird.
Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 aufgeführten Merkmale gelöst.
<Vus der US-PS 36 34 929 ist zwar bekannt, daß die Leiterbahnen an den Stellen der Durchgangsiöcher nicht verbreitert hergestellt werden, jedoch werden bei dem bekannten Verfahren die Durchgangsiöcher nicht durch Ätzen, sondern durch elektrischen Durchschlag in der dazwischenliegenden Isolierschicht hergestellt (vgl. dort Spalte 3. Zeilen I bis 11).
Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigt
F i g. 1 bis 4 in aufeinanderfolgenden Verfahrensschritten Schnittansichten einer leitenden Durchverbindung nach dem erfindungsgemäß^n Verfahren, hergestellt zwischen zwei Metallisierungslagen.
F i g. I zeigt ein Halbleitersubstrat 10, auf dessen Oberfläche eine passivierende Isolationsschicht 32 aufgebracht ist. Vorzugsweise setzt sich diese Schicht
aus einer Siliziumdioxidschicht 30 und einer darüberliegenden Siliziumnitridschicht 31 zusammen. Auf der Siliziumnitridschicht 31 sind die Leiterzüge der ersten Metallisierungslage 34 angeordnet. Der Einfachheit halber ist lediglich ein Leiterzug dargestellt, der sich längs der Zeichnungsebene erstreckt. Die Herstellung dieser Metallisierungslage kann nach einer der bekannten Methoden erfolgen. Wesentlich ist, daß der Leiterzug an den Stellen, an denen anschließend leitende Durchverbindungen zu der zweiten Meiallisierungslage herzustellen sind, nicht verbreitert ist In einem nachfolgenden Verfahrensschritt wird auf der ersten Metallisierungslage 34 eine zweite dielektnsche Isolationsschicht 36 aufgebracht In dieser zweiten Isolationsschicht wird oberhalb des Leiterzuges der is ersten Metallisierungslage an der Stelle, an der die leitende Querverbindung hergestellt werden soll, ein Durchgangsloch 38 erzeugt Die Herstellung dieses Durchgaiigsloches 38 kann wieder in konventioneller Weise, beispielsweise durch Anwendung des Photo-Ätz- 2» Prozesses erfolgen. Ein wesentliches Merkmal der ErfinduFfg besteht nun darin, daß für die beiden Isolationsschichten 32 und 36 unterschiedliche Materialien verwendet werden, wobei das Material der ersten Isolationsschicht 32 von dem zur Herstellung des ?> Durchgangsloches 38 verwendeten Ätzmittel mit deutlich kleinerer Ätzrate geätzt wird, als das Material der zweiten Isolationsschicht 36. Vorzugsweise besteht die erste Schicht 3Z zumindest aber die zuoberst liegende Teilschicht 31 dieser Schicht aus Si)N1 und die » zweite Isolationsschicht 36 aus SiO2. Als Ätzmittel für die zweite Isolationsschicht aus SiO; eignet sich eine mit Ammoniumfluorid gepufferte FluCsäure, die die aus Siliziumnitrid bestehende erste isolationsschicht nicht angreift. Auf diese Weise erreicht man. daß auch bei **> nicht exakter Ausrichtung der Masken im Bereich des Durchgangsloches keine Ätzung der unteren ersten Isolationsschicht erfolgt. Mit ähnlichem Erfolg kann die zweite Schicht 36 aus Siliziumnitrid und die gesamte erste Schicht 32 aus Siliziumdioxid bestehen, wenn als *o Ätzmittel Ar moniumdihydrogenphosphat bei 200° C verwendet wird. In einer anderen Ausführung besteht die erste Isolationsschicht aus AbOj und die zweite Isolationsschicht aus SiO2. Als Ätzmittel für die zweite Isolationsschicht kann dann gepufferte Flußsäure *"> verwendet werden. Weiterhin kann die erste Isolationsschicht aus '.'urch thermische Oxidation hergestellte und die zweite Isolationsschicht aus pyrolytisch aufgebrachtem Siliziumdioxid bestehen. Hierbei ist die Ätzrate beim pyrolytisch aufgebrachten Siliziumdioxid größer. »" Durch geeignete Wah! der Materialien für die Isolationsschichten und für das Ätzmittel kann also erreicht we-den, daß auch bei ungenau ausgerichteter, zur Herstellung dei Durchgangslöcher für die leitenden Querverbindungen verwendeter Maske ein Durchätzen 5^ der unteren, ersten isolationsschicht verhindert wird.
Wenn das Metall oder die Legierungen, aus denen die zweite Metallisierungslage besteht, von dem verwendeten Ätzmittel nicht mit erheblich größerer Ätzrate als die erste Metallisierungslage geätzt wird, stellt man die *° Leitungszüge der zweiten Metallisierungslage vorzugsweise durch eine Abheb-Technik unter Zuhilfenahme einer Photolackschicht her. Eine solche Abhebetechnik ist beispielsweise aus der DE-AS 12 96 265 bekannt. Im vorliegenden Ausführungsbeispiel wird, wie aus F i g. 3 hervorgeht, nach der Herstellung der Durchgangslöcher 38 eine Photolackschicht 40 Auf die Isolationsschicht 36 aufgebracht, belichtet ufir1. d^nn entwickelt, so daß ein umgekehrtes Muster der gewünschten zweiten Metallisierungslage entsteht Auf die in dieser Weise vorbehandelte Photolackschicht wird dann eine durchgehende Ntetallschicht 42 aufgebracht Die Metallschicht 42 kommt an den Steilen, an denen die Photolackschicht 40 entfernt ist direkt mit der Isolationsschicht 36 und durch das Durchgangsloch 38 mit der ersten Metallisierungslage 34 in Kontakt Schließlich werden mit Hilfe eines Lösungsmittel die verbliebenen Teile der Photolackschicht 40 und der auf diesem iiegenden Teile der Metallschicht 42 entfernt Auf diese Weise kann die zweite Metallisierungslage 42 hergestellt werden, ohne daß die erste Metallisierungslage 34 einem Ätzmittel ausgesetzt wird. Geringfügige Ausrichtungsfehler der zur Herstellung der Leitungszüge der zweiten Meiallisierungslage verwendeten Maske haben somit keinen Einfluß auf die erste Metallisierungslage.
Für die Masken ist jedes geeignete Material verwendbar, eingeschlossen organische Photolacke und Metalle, wie beispielsweie Aluminium Besteht die erste und zweite Metallisierungslage aus Aluminium, dann kann selbstverständlich als Maskenwaterial nicht Aluminium verwendet werden, sondern ein geeignetes anderes Metall. In F i g. 4 ist auf die zweite Meta"isierungslage 42 und die zweite Isolationsschicht 36 eine dritte ciielektrische Isolationsschicht 44 aufgebracht Falls erforderlich oder wünschenswert kann auf diese dritte Isolationsschicht in der bereits beschriebenen Weise eine dritte Metallisierungslage aufgebracht werden.
Wie am besten aus der F i g. 2A zu ersehen ist, weisen die Leiterbahnen der ersten Metallisierungslage 34 keine Verbreiterung im Bereich der leitenden Durchverbindungen auf. Dies gilt auch für die zv/eite Metallisierungslage. deren Leiterbahnen eine dem Durchmesser der Durchgangslöcher entsprechende oder nur geringfügige größere Breite aufweisen.
Bei dem in den F i g. 1 bis 4 dargestellten bevorzugten Ausführungsbeispiel sind beide Metallisierungslagen aus Aluminium oder Aluminiumverbindungen, wie Aluminium-Kupfer, Aluminium-Silizium oder Aluminium-Kupfer-Silizium hergestellt Es sind jedoch auch andere Metalle oder aus mehreren Metallen zusammengesetzte Metallschichten wie Cr-Ag-Cr und Cr-Co-Cr erwendbar.
Nach einem weiteren Ausführungsbeispiel des beanspruchten Verfahrens wird für die zweite Metallisierungslage ein anderes Material als für die erste Metallisierungslage und ein Ätzmittel verwendet das nur die zweite Metallisierungslage angreift. Dadurch wird verhindert, daß bei Ausrichtungsfehlern freigelegte Teile der ersten Metaüisierungslage geätzt werdet.. Beispielsweise kann die erste Metallisierungslage aus eir.er äiloerschicht zwischen zwei Chromschichten und die zweite Metallisierungslage aus Aluminium cder Aluminiumverbindungen gebildet sein. Das Ätzmittel für die zweite Metallisierungslage muß dann so gewählt werden, daß es das Chrom oder Silber der ersten Metallisierungslage nicht angreift. Geeignet ist beispielsweise als Ätzmittel für Aluminium eine Lösung aus Hydrogenperoxyd und Ammoniumfluorid. Verwendet man für die erste Metallisierungslage eint- fcupferschicht zwischen zwei Chromschichten und für die zweite Metallisierungslage Aluminium oder Aluminiumverbindungen, so i~t ebenfalls das letztgenannte Ätzmittel brauchbar. Besteht die erste Metallisierungslage aus einer Goldschicht zwischen zwei Tantalschich-
ten und die zweite Metallisierung aus einer Silberschicht zwischen zwei Chromschichten, so sind als Ätzmittel Für Chrom und Silber Chromate, für Gold Eisen-Chloridlösungen und für Chrom Kaliumpermanganat- und Kaliumferricynid-Lösungen verwendbar. Die Tantal- und Goldschichten der ersten Metallisierungslage werden vorzugsweise durch Kathodenzerstäubung mit nachfolgendem Ätzprozeß erzeugt. Eine weitere Möglichkeit besteht darin, die erste Metallisierungslage aus einer Goldschicht zwischen zwei Tantalschichten und die zweite Metallisierungslage aus einerKupferschicht zwischen zwei Chromschichten herzustellen.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung leitender Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen, bei dem auf die Halbleiteroberfläche eine erste Isolationsschicht mit einer Leiterbahnen bildenden ersten Metallisierungslage und darüber eine zweite Isolationsschicht aufgebracht werden, bei dem in der zweiten Isolationsschicht durch Ätzen mit einem Ätzmittel Durchgangslöcher ausgebildet werden, und weiter auf der zweiten Isolationsschicht Leiterbahnen einer zweiten Metallisierungslage sowie über die Durchgangsiöcher leitende Verbindungen zwischen übereinanderliegenden Leiterbahnen der ersten und zweiten Metallisierungslage hergestellt werden, dadurch gekennzeichnet, daß das Ätzmittel und die Materialien für die beiden Isolationsschichten (32, 36) so gewählt werden, daß das Ätzmittel das Material der zweiten Isolationsschicht (36) mit größerer Ätzrate ätzt, als das der ersten isolationsschicht (32), daß weiter die Leiterbahnen der ersten und zweiten Metallisierungslage (34, 42) jeweils im Bereich der Durchgangsiöcher (38) mit gleichbleibender Breite hergestellt werden und daß schließlich Durchmesser der Durchgangsiöcher (38) gleich oder größer als die Breite der jeweils darunterliegenden Leiterbahnen der ersten Metallisierungslage (34) gewählt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolationsschicht (32) aus SijN« und dir zweite Isolationsschicht (36) aus S1O2 hergestellt sind.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolationsschicht (32) aus einer ersten Teilschicht (30) aus SiO; und einer darüberliegenden zweiten Teilschicht (31) aus SijN« hergestellt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolationsschicht (32) aus AbOj und die zweite Isolationsschicht (36) aus SiO; hergestellt wird.
DE2346565A 1972-10-27 1973-09-15 Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen Expired DE2346565C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00301570A US3844831A (en) 1972-10-27 1972-10-27 Forming a compact multilevel interconnection metallurgy system for semi-conductor devices

Publications (2)

Publication Number Publication Date
DE2346565A1 DE2346565A1 (de) 1974-05-02
DE2346565C2 true DE2346565C2 (de) 1983-11-10

Family

ID=23163957

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2346565A Expired DE2346565C2 (de) 1972-10-27 1973-09-15 Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen

Country Status (7)

Country Link
US (1) US3844831A (de)
JP (1) JPS5246799B2 (de)
CA (1) CA1089112A (de)
DE (1) DE2346565C2 (de)
FR (1) FR2204891B1 (de)
GB (1) GB1433624A (de)
IT (1) IT998625B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983284A (en) * 1972-06-02 1976-09-28 Thomson-Csf Flat connection for a semiconductor multilayer structure
GB1468346A (en) * 1973-02-28 1977-03-23 Mullard Ltd Devices having conductive tracks at different levels with interconnections therebetween
US4045594A (en) * 1975-12-31 1977-08-30 Ibm Corporation Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4035276A (en) * 1976-04-29 1977-07-12 Ibm Corporation Making coplanar layers of thin films
US4029562A (en) * 1976-04-29 1977-06-14 Ibm Corporation Forming feedthrough connections for multi-level interconnections metallurgy systems
FR2350697A1 (fr) * 1976-05-06 1977-12-02 Cii Structure perfectionnee de circuits multicouches
DE2642471A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
JPS5595340A (en) * 1979-01-10 1980-07-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
JPS55138868A (en) * 1979-04-17 1980-10-30 Toshiba Corp Bipolar integrated circuit and method of fabricating the same
JPS5643742A (en) * 1979-09-17 1981-04-22 Mitsubishi Electric Corp Manufacture of semiconductor
US4381595A (en) * 1979-10-09 1983-05-03 Mitsubishi Denki Kabushiki Kaisha Process for preparing multilayer interconnection
US4296272A (en) * 1979-11-30 1981-10-20 Rca Corporation Composite substrate
US4331700A (en) * 1979-11-30 1982-05-25 Rca Corporation Method of making a composite substrate
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4452583A (en) * 1981-01-22 1984-06-05 Baker International Corporation Liquid hydrocarbon burning method and apparatus
US4423547A (en) 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
DE3218309A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPH0644593B2 (ja) * 1984-11-09 1994-06-08 株式会社東芝 半導体集積回路装置
JPS61170048A (ja) * 1985-01-23 1986-07-31 Nec Corp 半導体装置
US4777852A (en) * 1986-10-02 1988-10-18 Snap-On Tools Corporation Ratcheting screwdriver
JPS63240096A (ja) * 1987-03-27 1988-10-05 富士通株式会社 グリ−ンシ−ト多層法
US5282922A (en) * 1989-11-16 1994-02-01 Polycon Corporation Hybrid circuit structures and methods of fabrication
AU6873791A (en) * 1989-11-16 1991-06-13 Polycon Corporation Hybrid circuit structure and methods of fabrication
US5096124A (en) * 1990-10-05 1992-03-17 Halliburton Company Burner apparatus
US5453401A (en) * 1991-05-01 1995-09-26 Motorola, Inc. Method for reducing corrosion of a metal surface containing at least aluminum and copper
US5234769A (en) * 1992-04-16 1993-08-10 Deposition Sciences, Inc. Wear resistant transparent dielectric coatings
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5416278A (en) 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5736457A (en) * 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
TW408420B (en) * 1998-08-14 2000-10-11 Mosel Vitelic Inc A method to measure if the connecting via in the metal wiring layer is aligned correctly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290565A (en) * 1963-10-24 1966-12-06 Philco Corp Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3406043A (en) * 1964-11-09 1968-10-15 Western Electric Co Integrated circuit containing multilayer tantalum compounds
FR1496985A (fr) * 1965-10-19 1967-10-06 Sylvania Electric Prod Procédé de fabrication de semi-conducteurs munis de conducteurs de connexion et semi-conducteurs ainsi obtenus
US3597667A (en) * 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
GB1286737A (en) * 1969-10-15 1972-08-23 Itt Multilevel conductive systems
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
US3760242A (en) * 1972-03-06 1973-09-18 Ibm Coated semiconductor structures and methods of forming protective coverings on such structures

Also Published As

Publication number Publication date
JPS5246799B2 (de) 1977-11-28
DE2346565A1 (de) 1974-05-02
IT998625B (it) 1976-02-20
FR2204891B1 (de) 1977-08-05
JPS4975290A (de) 1974-07-19
FR2204891A1 (de) 1974-05-24
GB1433624A (en) 1976-04-28
US3844831A (en) 1974-10-29
CA1089112A (en) 1980-11-04

Similar Documents

Publication Publication Date Title
DE2346565C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinanderliegenden Metallisierungslagen bei integrierten Halbleiteranordnungen
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE69625975T2 (de) Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE2637667A1 (de) Halbleiteranordnung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
CH617037A5 (de)
DE60124704T2 (de) Verfahren zur musterbildung
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE2823881A1 (de) Leiterbahnueberkreuzungen fuer integrierte rc-netzwerke
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
EP1132973A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung
DE69408567T2 (de) Herstellungsverfahren von dünnen und dicken metallischen Schichten

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee