DE2342701B2 - Elektronische uhr - Google Patents

Description

Die Erfindung bezieht sich auf eine elektronische Uhr, insbesondere Armbanduhr, der im Oberbegriff des Anspruchs 1 näher bezeichneten Art. Eine Anordnung mit den Merkmalen einer derartigen elektronischen Uhr ist aus der US-PS 36 4b 371 bekannt.

Bei elektronischen Uhren ist es bekannt (CH-AS 270/70), Signale mit isochroner Periodendauer durch

einen Quarzoszillator zu erzeugen, dessen Frequenz durch einen binären Frequenzteiler mit einstellbarem Teilerverhältnis in gewünschter Weise geteilt wird Em derartiger Quarzoszillator weist zwar eine sehr hohe Frequenzgenauigkeit auf, jedoch ist es zur Erzielung der gewünschten isochronen Periodendauer erforderlich, den Quarz mit extremer Präzision zu schneiden, um ihm die gewünschte Resonanzfrequenz zu verleihen. Neben den hohen Kosten für eine derartige Präzisionsherstellung sind aufwendige Maßnahmen erforderlich, um eine zu starke Alterung des Quarzes zu verhindern, da sonst die alterungsbedingte Resonanzfrequenzverschiebung des Quarzes außerhalb des Justierbereiches liegt.

Eine Anwendung der aus der US-Patentschrift 36 46 371 zur Steuerung von Raketen bekannten elektronischen Schaltung auf elektronische Uhren führt insbesondere bei miniaturisierten Uhren zu einer Reihe von Schwierigkeiten. Und zwar sind bei der Einstell- und Justiereinrichtung der bekannten Schaltung sowohl galvanische Verbindungen zu Masse und zu Batteriean-Schlüssen als auch zu signalführenden Anschlüssen (z. B. Speichersetzleitung 20, Speicher-Rücksetzleitung 22) vorgesehen, die zwar bei einer Zeitmeßeinrichtung mit großen Abmessungen ohne größere Schwierigkeiten hergestellt werden können, sich jedoch bei kleineren Uhren mit einem sehr kompakten und geschlossenen Aufbau nur auf sehr komplizierte und unbequeme Weise unter Inkaufnahme erheblicher konstruktiver Schwierigkeiten verwirklichen lassen.

Die Aufgabe der Erfindung besteht darin, eine elektronische Uhr der eingangs erwähnten ArI zu schaffen, die auf einfache Weise eine schnelle und automatische Justierung gestattet, und zwar ungeachtet der besonderen Bedingungen und der kleinen Abmessungen, wie sie bei Uhren, insbesondere bei Armbanduhren vorhanden sind.

Die Aufgabe wird erfindungsgcmiiß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.

Vorteilhafte Weiterbildungen und Ausgestaltungen der elektronischen Uhr nach Anspruch 1 sind in den Ansprüchen 2—8 gekennzeichnet.

Die erfindiingsgcmäßc elektronische Uhr sieht zur Erzeugung von Signalen mit isochroner Pcnodendauer eine Hochfrcquenzqucllc vor. deren Ausgangsfrequenz innerhalb eines sehr großen Bereiches veränderbar ist durch eine konlaktlosc Übertragung tier Justierinformation von außen auf die elektronische Uhr. In bevorzugter Weise erfolgt diese kontaktlose Übertragung auf elektromagnetischem oder fotoelektrischem Wege.

Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigt

Fig. IA ein Blockschaltbild eines ersten Ausführuiigsbeispiels einer Generatorschaliung zur Erzeugung von Signalen mit isochroner Periodendauer für eine justierbare elektronische Uhr, wobei d'c Generatorschültung einen in einer Richtung arbeitenden Zähler aufweist,

i^r i g. I B ein Blockschaltbild eines weiteren Ausführungsbeispiels einer Generatorschallung /ur Erzeugung vo'i Signalen mit isochroner Pcriodendauer für eine jii; iierbare Uhr, wobei die Gencratorschaltung einen in zwei Richtungen arbeitenden Zähler aufweist,

E i g. 2 ein detaillierteres Schaltbild eines Teils des Blockschaltbildes nach E ig. !A,

F i g. 3 ein detaillierteres Schaltbild eines Ί eils des Blockschaltbildes nach E i g. I B und

Fig.4 ein detaillierteres Schaltbild einer Signalformerstufe für die Signale am Justiereingang der Ausführungsbeispiele nach F i#. IA und 1B.

Die in Fig. IA und 1B dargestellte Generatoischal· tung für eine justierbare elektronische Uhr weist einen Oszillator 1 auf, der im üblichen, unabhängigen Betriebszustand Signale mit isochroner Periodendauer erzeugt, die an einem Ausgangsanschluß SS anliegen. Die Periodendauer dieser Signale kann jederzeit neu justiert werden, wobei dann die Generatorschaltung bzw. die elektronische Uhr in dem Justierbetriebszustand arbeitet, und zwar aufgrund eines an den Justiereingang ER angelegten Zeitnorma.'-lnformationssignals, dessen Periodendauer der Eichperiodendauer entspricht. Zur Verwirklichung dieses doppelten Betriebszustandes weist die Generatorschaltung außer dem Oszillator 1 eine Auswahlschaltung 2 auf, welche mit dem Oszillator 1 sowohl unmittelbar als auch mittelbar über einen Frequenz-Vorteiler 3 verbunden ist, ferner einen Frequenzteiler in Form eines programmierbaren Zählers 4, eine Programmierlogik 5 für den Zähler 4 und eine Sigrtalformersiufe 12 für die Informationssignale am Justiereingang ER. Die Programmierlogik 5 enthält ihrerseits einen Vielfachspeicher 6, eine Vieltorschaltung 7 für den Speicher 6, einen Vielfach-Koinzidenzdetektor 8, ein an den Ausgang des Detektors 8 angeschlossenes Verzögerungsglied 9, ein Differenzicrglicd 10 für das Zeitnormal-Informationssignal sowie eine Signalformerstufe 11 für die Nullrückstellung des Zählers 4.

Die Generatorschaltung kann mit einem Oszillator 1 beliebiger frequenz versehen sein, um ein Signal mit einer auf einen beliebigen gewünschten Wert justierten isochronen Pcriodcndauer zu erzeugen, wobei es lediglich darauf ankommt, daß die der Frequenz des Oszillators 1 entsprechende Periodendauer wesentlich kürzer ist als die isochrone Periodendauer des Signals am Ausgang 55. damit die Periodendauer des Oszillators den maximalen Juslierabstand der isochronen Pcriodendauer bestimmt.

Nachstehend soll die Funktionsweise der Gencratorschaltung unter der Annahme erläutert werden, daß an dem Ausgang 55 ein Signal mit einer isochronen Periodendauer in der Größenordnung von einer Sekunde oder von einem Bruchteil einer Sekunde mit einer Justiergenauigkeit von mindestens 10 ^b erzeugt wird; dies setzt voraus, daß der Oszillator 1 eine Frequenz in der Größenordnung von 10 MHz. besitzt. Weiterhin sei angenommen, daß der Oszillator 1 in für sich bekannter Weise bereits eine Ausgangs-Signalfirmet stufe umfaßt und deshalb an seinem Ausgang s einen rechlcckförmigen Impulszug abgibt, bei dem aufeinanderfolgend und alternierend .Signalsprünge von einem Signalpegcl für die ßinärzahl 0 zu einem Signalpegel für die Biniirzahl E auftreten. Unter der weiteren Annahme, daß die Generatorschaltung bereits justiert ist, soll zunächst der unabhängige Betriebszustand betrachtet werden, der die Regel darstellt und bei dem keine Informationssignalc bezüglich der Eichperiodendauer am lusticrcingang ER auftreten. Die Auswahlschaltung 2 überträgt die an ihrem Eingang ei direkt von dem Oszillator 1 empfangenen Informationssignale sowie die an ihrem Eingang ei von dem Oszillator 1 über den Frequenz-Vorteiler 3 empfangenen Informationssignalc Ein am Eingang tclei Auswahlschaltung 2 angelegtes logisches Informationssignal bestimmt, welcher der beiden Eingänge C\ und c· ausgewählt wird. Da an dem liistiereingiing ER kein Signal anliegt, entspricht der

Signalpegel am Eingang oder Auswahlschaltung 2 der Binärzahl 0, wobei die spezielle Ausbildung der Signulformerstufe 12, welche diese Bedingung crfü!'·, nachfolgend noch näher beschrieben wird. Entsprechend der logischen Übertragungsfunktion der Auswahlschaltung 2 ergibt sich somit, daß der Eingang c, ausgewählt wurde und daß das direkt vom Oszillator t an den Eingang e\ gelangende Signal dem Ausgang sder Auswahlschaltung 2 zugeführt wird und von dort an den Eingang cdes programmierbaren Zählers 4 gelangt.

Wie Fig. IA zeigt, ist der Zähler 4 von herkömmlicher Bauart und weist η binäre Teilerstufen auf, die ein Zählen bis 2" ermöglichen, d. h., eine Teilung in einem maximalen Verhältnis 1/2". Das Ausgangssignal des Zählers 4 tritt somit in Form einer Vielzahl von binären Informationsbits auf einer besonderen Leitung oder im Falle komplementärer Signale auf einem besonderen Leilungspaar auf. Dieses Ausgangsinformationssignal ist symbolisch in F i g. 4 durch den binären Vielfachausgang sbm angedeutet. Es sei darauf hingewiesen, daß in F i g. 1A die einfach gezeichneten Verbindungsleitungen die Übertragung eines einzigen binären Informationsbits betreffen, während die doppelt gezeichneten Verbindungsleitungen eine Parallelübertragung einer Vielzahl von binären Informationsbits betreffen, und zwar im betrachteten Beispielsfalle η binäre Informationsbits. Das an dem Ausgang sbm von dem Zähler 4 ausgegebene Informationssignal wird an den Vielfacheingang ebm der Programmierlogik 5 übertragen, welche intern das erwähnte Informationssignal einerseits an den Eingang en?i des Vielfach-Koinzidenzdetektor 8 und andererseits an den Eingang em der Viehorschaltung 7 leitet, die η parallele UND-Glieder aufweist, welche von dem Signal am Eingang c der Viehorschaltung 7 gesteuert werden. Im unabhängigen Bctriebs/ustand, d. h., bei fehlendem Eichzeitinformationssignal, ist die Viehorschaltung 7 gesperrt, wobei davon ausgegangen wird, daß sie vorher leitend war, um in dem Vielfachspeicher 6 insgesamt η binäre Informationsbits einzuspeichern. Der Vielfachspeichcr 6 über trägt via seinen Vielfachausgang sm ein multiples binäres Informationssignal (entsprechend dem Zustand seiner Flip-Flop-Schaltungen) an den Eingang em₂ des Vielfach-Koinzidenzdetektors 8. Der Detektor 8 weist η EXKLUSIV-ODER-Glieder auf. die ausgangsseitig an ein invertiertes ODER-Glied mit π Eingängen oder an ein anderes Logikglied mit der gleichen logischen Gesamtfunktion angeschlossen sind. Der Detektor 8 ermittelt den Zeitpunkt, an dem der Zähler 4 einen Zustand einnimmt, der genau dem im Vielfachspeicher 6 eingespeicherten Zustand entspricht. Zu diesem Zeit punkt überträgt der Detektor 8 von seinem Ausgang s ein Signal zum Eingang ei des Verzögerungsgliedes 9, dessen Ausgang s an den Eingang ft der Signalformerstufe 11 führt die ein ODER-Glied aufweist Der Ausgang der Signalformerstufe 11 nimmt dann einen der Binärzahl L entsprechenden logischen Pegel an, der über den Ausgang srz der Programmierlogik 5 dem Nullsetzeingang rz des Zählers 4 zugeführt wird Der Zähler 4 wird auf Null zurückgesetzt nachdem er einen Zählzyklus mit einer Anzahl von Bits durchlaufen hat der durch das binäre, im Speicher 6 gespeicherte Vielfachinformationssignal bestimmt wird. Der gleiche Zählzyklus beginnt kontinuierlich von neuem, wobei am Ende jedes Zyklus ein Impuls von dem Ausgang des Verzögerungsgliedes 9 dem Ausgang sfc der Programmierlogik 5 zugeführt wird und von dort an den Ausgang SS der Generatorschaltung gelangt Um Störungen bei der Riicksetz.ung des Zählers 4 auf Null zu vermeiden — die dadurch auftreten, daß bestimmte Stufen des Zählers 4 vor anderen Stufen auf Null zurückgesetzt werden, wodurch das Signal am Ausgang des Detektors 8 ausgelöscht werden könnte, bevor sämtliche Stufen des Zählers 4 auf Null zurückgesetzt sind —, besitzt das Verzögerungsglied 9 nur eine geringe Verzögerungsdauer, die mit der Periodendauer des Oszillators 1 vergleichbar ist Diese Periodendauer

ίο ist bei etwa IO MUz ungefähr 100 ns. Der Zähler 4 ist ebenso wie alle anderen Funktionseinheiten der Programmierlogik 5 in Form von komplementären integrierten MOS-Schaltkreisen ausgebildet, wodurch die Schaltzeiten ir. der Größenordnung von ungefähr

ij 10 ns liegen und die Verzögerungsdauer des Vcrzögerungsgliedes 9 dementsprechend das Doppelte dieser Schaltzeit beträgt.

Solange die Generatorschaltung in der vorbeschriebenen Weise, d. h., unabhängig arbeitet, liegen an ihrem

ίο Ausgang SS Impulse in Kadenzform an, die sich am Ende jedes Zählzyklus des Zählers 4 wiederholen. Solange die Frequenz des Oszillators 1 völlig stabil bleibt, bleibt auch die Periodendauer der Impulse am Ausgang SS vollständig stabil. Wenn sich aus irgendei-

Ii nem Grunde die Frequenz des Oszillators 1 ändert oder wenn die Generatorschaltung erstmalig justiert werden soll, gelangt das Signal mit der Eichperiodendauer am Justiereingang ER der Generatorschaltung zur Anwendung. Ober die Signalformerslufe 12 für das Signal am Justiereingang ER wird ein genau bemessener Impuls, üblicherweise von einer Sekunde oder von zwei Sekunden Dauer an den Eingang cc der Programmierlogik 5 angelegt. Die Ausbildung der Signalformerstufe 12 wird nachstehend noch näher erläutert. Das Informationssignal am Eingang ec mit dem Binärwert L wird innerhalb der Logik 5 an den Eingang c der Vieltorschaltung 7 und an den Eingang e? des Verzögerungsgliedes 9 angelegt und außerhalb der Logik 5 über deren Ausgang se an den Eingang c der Auswahlschaltung 2 angelegt Hierdurch werden folgende Wirkungen ausgelöst: Erstens wird die Vieltorschaltung 7 leitend, zweitens wird die Übertragung eines Impulses am Ausgang des Verzögerungsgliedes 9 unterdrückt und drittens wird nicht mehr das Informationssignal am Eingang ei, sondern das Informationssignal am Eingang C₂ des Zählers 4 (d. h_ das Frequenzsignal des Oszillators 1 nach Durchlaufen des Frequenz-Vorteilers 3) an den Ausgang sder Auswahlschaltung 2 weitergegeben. Die Wirkungsweise des Frequenz-Vorteilers 3 soll später erläutert werden. Zunächst wird davon ausgegangen, daß der Frequenz-Vorteiler 3 an seinem Ausgang s ein Signal mit einer Frequenz gleich einem Zehntel der Signalfrequenz des Oszillators 1 liefert Dementsprechend zählt der Zähler 4 mit einem um den Faktor zehn vergrößerten Zyklus. Verallgemeinert bedeutet dies, daß bei einem Teilerverhältnis des Frequenz-Vorteilers 3 von l/a und einer Frequenz fdes Oszillators 1 am Eingang des Zählers 4 ein Signal mit der Frequenz si a anliegt Da nunmehr die Vielfachtorschaltung 7 leitend ist erhalten die binären Speicherstufen des Vielfachspeichers 6 dauernd die am Ausgang sbm des Zählers 4 ankommenden Informationssignale. Der Vielfach-Koinzidenzdetektor 8 erzeugt daher ein dauerndes Informationssigna] an seinem Ausgang, welches das Vorliegen einer Koinzidenz anzeigt was jedoch infolge der Verzögerungswirkung des Verzögerungsgliedes 9 belanglos ist Weiterhin gelangt das Informationssignal am Eingang ec zu dem

Differenzierglied 10. welches bei Auftreten eines der Binär/.iihl I. entsprechenden logischen Pegels am Steuereingang i\ einen kurzen Impuls abgibt. Dieser kurze, vom Ausgang v, an den Hingang C\ der Signalformerstufc 11 übertragene Impuls bewirkt die Nullset/img des Zahlers 4 genau bei Beginn der Hichpcriodcndaiier. Auf diese Weise zählt der Zähler 4 mit einem zehnmal (oder ;/-nial) langsameren Zyklus als im Normalbetneb, und zwar von seiner Nullsctzung ab wahrend der gesamten Hichperiodcndauer. Am finde der Kichpcriodcndauer wechselt der Hingang ec wieder auf einen der Binarzahl 0 entsprechenden logischen Pegel; weiterhin wird die Vieltorschahung 7 wieder sperrend und der Vielfachspeicher 6 bleibt in dem Zustand bei Beginn der Eichperiodendauer. Weiterhin übertragt am Ende der Eichpcriodendauerdas Differenzierglied to einen /weiten Impuls von seinem Ausgang Α.» an den Impulsgeberteil y?Zder Signalformerstufc 11. die nun ihrerseits einen neuen Rücksetzimpuls an den Ziihler 4 überträgt. Gleichzeitig wird durch die Unterdrückung des der Binärzahl L entsprechenden logischen Pegels am Eingang der Auswahlschaltung 2 die direkte Übertragung der Ausgangssignale des Oszillators 1 an den Ausgang der Auswahlschaltung 2 bzw. den Kmgang des Zahlers 4 wieder hergestellt und ferner wird durch die Unterdrückung des der Binärzahl L entsprechenden logischen Pegels am Hingang e? des Verzögerungsgliedes 9 die Abgabe eines Impulses durch das Verzögerungsglied 9 ausgelöst, der am Ausgang des Vielfach-Koir/iden/dctektors 8 auftritt. Die Generator schaltung arbeitet dann wieder im unabhängigen Betriebszustand, wobei jedoch die in dem Speicher 6 gespeicherte binäre Zahlcnkombination genau der Anzahl von Bits entspricht, welche der Zähler 4 zählen muß, damit die Periode des Signals am Ausgang SS der Gcncratorschaltung gleich einem Zehntel bzw. dem ;i-ten Teil der Hichperiodcndauer ist. Wenn beispielsweise die Kichperiodendauer des Signals am Eingang cc der Logik 5 i Sekunde beträgt, so beträgt die synchrone Periodendauer des zyklisch am Ausgang SS der Gcneratorschaltung auftretenden Signals exakt 1/10 s; wenn dagegen die Eichperiodendaucr 2 Sekunden beträgt, so beträgt die Periodendauer des synchronen Signals am Ausgang SSexakt 0,2 Sekunden.

Wie vorstehend bereits erwähnt, dient die Signalformerstufe 12 für das Signal am Justiereingang ER zur Erzeugung eines Impulses genau bestimmter Impulsdauer für den Eingang ec der Logik 5. Das über den Eingang ER an die Signalformcrstufe 12 gelangende Informationssignal kann insbesondere bei Verwendung der Generatorschaltung als Uhr im Format einer Armbanduhr auf magnetische odei fotoelektrische Weise zugeführt werden. Für den Fall, daß die Übertragungseigenschaften der magnetischen oder fotoelektrischen Übertragungseinrichtung für die vordere und die hintere Impulsflanke des zu übertragenden Impulses unterschiedlich sind, ist es für eine genaue Bestimmung der Impulsdauer günstiger, die Zeitdauer zwischen dem Auftreten zweier kurzer, aufeinanderfolgender Impulse zu messen. Der Beginn und das Ende des an den Eingang ec übertragenen Impuls« werden durch das Auftreten oder durch das Verschwinden dieses kurzen Impulses bestimmt so daß die Obertragungseigenschaften für die vordere und die hintere Flanke eines Impulses bestimmter Dauer genau gleich 6s sind. Hierzu werden der Signalformerstufe 12 über den mit der erwähnten Übertragungseinrichtung verbundenen Eingang ER zwei aufeinanderfolgende Impulse oder eine gerade Anzahl von aufeinanderfolgenden Impulsen zugeführt. Indem Funktionsblock der Signalformerstufe 12 in H i g. I A ist angedeutet, wie ein Impuls bestimmter Dauer erzeugt wird. Bei Verwendung einer magnetischen Übertragungseinrichtung 15 wird diese so ausgebildet, daß sie stets zwei Impulse oder eine gerade Anzahl von Impulsen überträgt. Sollten aus irgendeinem Grunde diese kurzen Impulse eine ungerade Anzahl besitzen oder mit einer, das Aufnahmevermögen des Zählers 4 und des Speichers 6 übertreffenden Geschwindigkeit ankommen (und zwar im Vergleich zu der Impulsfolgcgeschwindigkcit der am Eingang des Zählers 4 angelegten Impulse), so würde der Pegel des Informationssignals .sm Eingang ec bis z-u dem Zeitpunkt, an welchem der Zähler 4 und der Speicher 6 die letzte Stufe erreichen, noch der Binärzahl L entsprechen. Wie ohne weiteres ersichtlich ist. wäre unter diesen Bedingungen eine Justierung nicht möglich. Zur Rückstellung des Informationssignals am Eingang ec auf einen der Binärzahl 0 entsprechenden logischen Pegel ist vorgesehen, daß der Speicher 6 bei Erreichen seiner Hndstcllung dem Ausgang se/der Logik 5 ein die Rücksctz.ung der Signalformcrstufe 12 bewirkendes Informationssignal zuführt. Hierfür wird die Anstiegsflanke des invertierten Ausgangs des letzten Speicher-Flip-Flops verwcndd. Dies wird nachstehend anhand von F i g. 4 noch näher erläutert.

F i g. 1B zeigt eine weitere Ausführungsform für eine Gcneratorschaltung, welche zum Teil die gleichen Schaltungselemente wie die erste Ausführungsform nach Fig. IA enthält, wobei gleiche Teile mit gleichen Bezugszeichen versehen sind. Bei der Ausführungsform nach F i g. 1 B arbeitet der programmierbare Zähler 4' in beiden Richtungen, wobei die Zählrichtung von dem logischen Pegel eines an einem zusätz.lichcn Eingang ar angelegten Signals abhängig ist. Im übrigen wird dem Detektor 8' nicht mehr einerseits das binäre Vielfachinformaüonssignal des Zählers 4' und andererseits das binäre Vielfachinformationssignal des Speichers 6 zugeführt, sondern lediglich das binäre Vielfachinformationssignal des Zählers 4'. Der Detektor 8' arbeitet daher nicht mehr al;, Koinzidenzdetektor, sondern als Nulldetektor, der das Erreichen der Nullage durch den Zähler 4' erfaßt. Das von dem Speicher 6 gelieferte binäre Vielfachinformationssignal wird der Vieltorschaltung 14 zugeführt, welche dieses Informationssignal in Abhängigkeit von dem Pegel des Ausgangssignals des Verzögerungsgliedes 9 überträgt oder sperrt. Der Ausgang s des Verzögerungsgliedes 9 ist bei dieser zweiten Ausführung«iform nicht mehr mit dem Eingang ej der Signalformerstufe 11, sondern parallel zum Ausgang SS mit einem Steuereingang c der Vteltorschaltung 14 verbunden. Wenn das von dem Speicher 6 dem Eingang em disr Vieltorschaltung 14 zugeführte Informationssignal an deren Ausgang sm übertragen wird, gelangt es an den Vielfacheingang prs des Zählers 4'. Die Zählrichtung des Zählers 4' ist dabei derart daß bei dem Justiervorgang in Vorwärtsrichtung und bei dem unabhängigen Betriebszustand m Rückwärtsrichtung gezählt wird. Bei Erfassung einer Nullstellung des Zählers 4' durch den Detektor 8' überträgt der Detektor 8' einen Impuls an djis Verzögerungsglied 9, welches die Vieltorschaltung 14 in den leitenden Zustand steuert; hierdurch wird das in dem Speicher 6 gespeicherte binäre Vielfachinformationssignal dem Zähler 4' zugeführt, wodurch dessen Stufen die der gespeicherten Binärzahlenkombination entsprechende Binärlage einnehmen. Daraufhin zähli der Zähler 4' die gewünschte

709511/245

Anzahl von Bits zurück, bis er bei Null ankommt, worauf wiederum eine Umstellung des Zahlers 4' in die zuvor gespeicherte Uinärlage erfolgt. Zur Rüekwärtszählung des Zahlers 4' übertragt die Auswahlschaltung 2 von ihrem Ausgang /;; ein Signal an den Hingang ar des Zahlers 4'. welches zusätzlich zu dem Signa) am Eingang c' der Auswahlschaltung 2 vorhanden ist. Beim lustierbetrieb ist daher am Hingang ardes Zahlers 4' ein der Biiiiirz.ahl 0 entsprechender l'egel vorhanden, wobei der Zahler 4' in Vorwärtsrichtung zählt, während beim unabhängigen Bei neb am Hingang ,-jr des Zählers 4' ein der Biniirzahl I. entsprechender Pegel anliegt und der Zähler 4' in Riickwärtsrichtung zählt. Das Ausgangssignal der zweiten Ausfuhrungsform nach F ι g. I B besitzt einen mit der gleichen Genauigkeit einstellbaren Zyklus wie die erste Ausfuhrungsform nach Fi g i A. jedoch braucht in vorteilhafter Weise keine Viell.ich-Koinzi denz erfaßt /u werden, was den Detektor 8' wesentlich vereinfacht.

Weiterhin sei ilarauf hingewiesen, daß die Ruckstel lung des Zählers 4' auf Null am Fnde des jiistier/yklus über die Verbindungslcilung zwischen dem Ausgang s. des Differenziergliedes 10 und dem Umgang c; der Signalformerstufe 11 nicht unbedingt erforderlich ist. Und zwar befindet sich bei der zweiten Ausführungsform nach Fig. IB der Zähler 4' am Ende des Jiislier/yklus bereits in der erforderlichen Ausgangsstellung fur den Beginn des ersten Zyklus für den selbständigen Betriebszustand. Wenn eine Rückstellung des Zählers 4' auf Null erfolgt, so löst diese Rückstellung die Abgabe von Impulsen durch den Detektor 8' aus. wodurch der Zähler 4' in den Zustand zurückgestellt wird, welcher der im Speicher 6 gespeicherten Vielfach-Information entspricht. In diesem Falle wiire somit eine Rückstellung des Zahlers 4' auf Null überflüssig. Im übrigen befinden sich bei der ersten Ausführungsfonn nach tig. IA am Ende des Justicrzyklus der Speicner 6 und der Zähler 4 genau in der bleichen Lage, so daß der Vieifnch-Koinzidenzde'.ekior

8 ebenfalls anläuft und eine Rückstellung des Zählers 4 auf Null bewirkt sowie den der Binärzahi L cntsprc chcnden Pegel am Eingang c\ des Verzögcrungsgliedes

9 loscht und dieses damit freigibt. Es wäre somit möglich, die Verbindungsleitung zwischen dem Ausgang s; des Differcnziergliedes 10 und dem Eingang e; der Signalformerstufe 11 wegzulassen, was diese beiden Schaltkreise vereinfachen würde. Hierdurch würde jedoch ein gewisses, wenn auch kleines Risiko in Kauf genommen, daß im Falle einer Koinzidenz zwischen der rückwärtigen Flanke des Impulses am Eingang cc und einem Kippvorgang des Wählers 4 infoige eines Impulses am Eingang e des Zählers 4 der Speicher 6 den letzten Sprung des Zählers 4 nicht mitmacht, so daß die Koinzidenz nicht festgestellt wird Hierdurch wäre der erste Zyklus des Zählers 4 verlängert während ab dem zweiten Zyklus die Periodendauer des isochronen Signals wieder korrekt wäre, so daß sich lediglich die Zeitjustiemng verzögert.

Es sei ferner darauf hingewiesen, daß die Einstellgenauigkeit der isochronen Periodendauer zwangsläufig gleich der Periodenaauer des Ausgangssignals des Oszillators 1 ist was bedeutet daß beispielsweise bei einer Frequenz von 10 MHz des Oszillatorausgangssignals und bei einer gewünschten isochronen Periodendauer von einer Sekunde die Justiergenauigkeit gleich 10-⁷ wäre; wenn ferner der Frequenz-Vorteiler 3 ein Teilerverhältnis von 1:10 besitzt und damit eine isochrone Periodendauer von 1/10 s erzeugt wird, wäre die Justiergeriauigkeit nur gleich 10-Λ Der Umstand, daß dem Hingang des Zählers 4 über den Frequenz-Vorteiler 3 Impulse mit einer gegenüber den Oszillator-Ausgangsimpiilsen langsameren Impulsfolge zugeführt

s werden und dadurch der Juslierzyklus verlängert wird, beeinträchtigt nicht die Genauigkeit, da die isochrone Periodendauer im gleichen Verhältnis wie die während der lustierung verwendete Hichperiodendauer verringert wird.

i" I ' >'■ 2 zeigi in detaillierterer Weise die erste Ausfuhrungsform nach Fig. IA. jedoch ohne den Oszillator 1. den Vor-Frequenzteiler 3 und die Signalformerstiife 12 für das |ustiersignal am Hingang I.R. Die in I" ι g. 2 verwendeten Logikschaltungssymbolc

is zeigen, wie die verschiedenen Funktionsblöckc verwirklicht werden, wobei zur Vermeidung überflüssiger Wiederholungen nur diejenigen Teile beschrieben werden, welche Besonderheiten oder Unterschiede bezüglich I ι g. IA aufweisen. Die Vieltorschaltung 7 und der Viclfachspeicher 6 sind zu einem einzigen Funktlonsblock zusammengefaßt, da der Vielfachspeichere Flip-Flops /'/enthält, deren .Selektionseingang D direkt von einem Hingang V des Flip-Flops gesteuert, d. h. wirksam oder unwirksam gemacht wird. Die

is Vicltorschaltuni' 7 besteht aus der Parallclverbindung der Hingänge V sämtlicher Flip-Flops des Speichers 6, wobei die Vielfachinformation aus dem Zähler 4 über den Hingang Dan die Πιρ-Flops übertragen wird. Die Flip-Flops sollen lediglich über ihren Eingang D gesetzt

werden können; alternativ hierzu kann, wie mit gestrichelten Linien angedeutet ist. die Information aus dem Speicher 4 in Form zweier komplementärer Signalpegel übertragen werden, wobei der eine Signalpegel an den Hingang D und der andere

Signalpegel an den in diesem Beispielsfalle vorgesehenen Hingang Dangelegt wird.

Weiterhin wurde bei der Anordnung nach Fig. 2 der Vielfach-Koin/idenzdetektor 8 so ausgebildet, daß anstelle jedes EXKLUSiV-ODER-Glicdes zur Anzeige einer Koinzidenz für einen der Binärzahl 0 entsprechenden Signalpegel drei invertierte UND-Glieder vorgesehen sind, welche in der dargestellten Zusammenschaltung ein invertiertes HXKHUSIV-ODER-Glicd bilden. Dementsprechend ist die mit den Ausgängen der

HXKLUSIV-ODr R-Glieder verbundene Torschaltung nicht mehr wie m F ι g. 1A ein invertiertes ODER-Glied, sondern ein UND-Glied.

Schließlich weist das Differenzierglied 10 zwei ÄC-Glieder auf, wobei es sich jedoch versteht, daß zur

so Bildung des Differenziergliedes 10 auch andere logische bcnalikreise. insbesondere in Form von komplementären integrierten MOS-Schaltkreisen vorgesehen werden können. Die in F i g. 2 angedeutete strichpunktierte Linie stellt die Grenze zwischen der Logik 5 und den

anderen Elementen der Generatorschaltung dar.

Fig.3 zeigt ähnlich wie Fig.2 in detaillierterer Weise die zweite Aiisführungsform nach F i g. 1B. wobei die zu Fig.2 angestellten allgemeinen Betrachtungen auch fur F. g. 3 gelten. Die Vielfachtorschaltung 7 und

der Speicher 6 sind ebenso wie der Detektor 8' und das verzögerungsglied 9 zu einem einzigen Funktionsblock zusammengefaßt, wobei die Zusammenfassung des uetektors 8¹ und des Verzögerungsgliedes 9 lediglich zur Vereinfachung der Zeichnung vorgenommen wurde.

*5 Der Detektor 8' besteht aus einem UND-Glied mit π Eingängen, welche jeweils mit einem Ausgang Q eines Πιρ-Flops FFdes Zählers 4 verbunden sind
Bei der Ausführungsform nach Fig.3 ist die

Vidtorsehaltung 14, welche die von dem Viclfiichspcicher f> gelieferte Vielfadimlormaiion entweder an den Vielfach Vorseleküoiiseingang prs des Zählers 4' durchlaßt oder sperrt, unmittelbar mit dem Zähler 4' kombiniert, und /war durch Verwendung von mit Selektionseingängen /) versehenen Flip-Flops FF, die iiher jeweils einen l.ingang V gesteuert werden. Das Setzen der Hip Flops des Speichers 6 und des Zählers 4' erfolgt m deicher Weise wie bei der Ausführungsform nach I ι g. 2.

Wie aus I ι g i weiterhin hervorgeht, sind sämtliche Hip I lops des Zählers 4' mit Ausnahme des ersten Hip-Flops mit einer Anordnung zur Umkehrung der Zählnchtiing des Zählers 4' verschen. Bekanntlich ist es /ui I inikehrung der Zahlnditung eines Binärzählcrs lediglich erforderlieh, an den Impulscingängen Cr sämtlicher Flip-Flops hinter dem ersten Flip-Flop ein Signal anzulegen, das bezüglich des Signals für die Zählung in Vorwärtsrichtung das komplementäre Signa! darstellt Hierfür kann jeder Hip-Hop anstatt mit dem Ausgang (J mit dem Ausgang Q des vorgeordneten Flip-Hops verbunden werden; indessen ist die hiertur eriorderliche Torschaltungsanordnung wesentlich komplizierter als die für den gleichen Zweck in F i g. 3 dargestellte Tor schaltungsanordnung. Wenn ein der liin.it/ahl 0 entsprechender Signalpcgel am Eingang ar des Zahlers 4' vorhanden ist. wird das Signal am Ausgang (J eines Hip Flops mit seiner ursprünglichen Phasenlage (nach doppelter Invertierung) an den Fingang Cc des nachfolgenden Flip-Flops angelegt, wahrem: bei Vorhandensein eines der Binärzahl L entsprechenden Signalpegels am Fingang ardes Zählers 4 d.r. Signal am Ausgang C.) eines Flip-Flops mit entgegengesetzter Phasenlage übertragen wird. Auf diese Weise zählt der Zähler 4' bei Anliegen eines der Binärzahl 0 entsprechenden Signalpegels am Eingang ar in \ ο, w ausrichtung, während bei einem der Binärzahl L entsprechenden Signalpegel der Zähler 4' in Ruckw ärlsni htung zahlt.

Wie in F i g. 2 stellt auch in F i g. 3 ι die gestrichelte Linie die Grenze zwischen der Logik 5 und den übrigen Teilen der Generatorschaltung dar.

F i g. 4 zeigt in detaillierterer Weise die im Zusammenhang mit der Ausführungsform nach Fig. IA erwähnte Signalformerstufe 12 für die Signale am Justiereingang ER. wobei F i g. 4 nur eine der zahlreichen Möglichkeiten zur Realisierung der Signalformerstufe 12 ist. Das mittels einer magnetischen, optischen oder kapazitiven Übertragungseinrichtung an den Eingang ER angelegte Signal gelangt zunächst an eine Regenener-Kippschaltung, beispielsweise einen Schmitt-Tngger, um den Impulsen eine Rechteckform sowie genau definierte logische Pegel zu verleihen. Anschließend werden die regenerierten Impulse differenziert, um zu vermeiden, daß die Impulse dauernd einen der Binärziffer L entsprechenden Signalpegel besitzen, wenn beispielsweise bei Verwendung einer fotoelektrischen Übertragungseinrichtung infolge von Unaufmerksamkeit die Beleuchtung ständig eingeschaltet bleibt. Die differenzierten Impulse werden anschließend einem Flip-Flop FFzugeführt, an dessen Ausgang das die Eichperiodendauer mit hoher Genauigkeit enthaltende Eichsignal anliegt welches an den Eingang ec der Logik 5 übertragen wird. Für den Fall eines fehlenden zweiten Impulses am Eingang ER. was gleichbedeutend damit ist, daß der Flip-Flop FF im Binärzustand L bleibt, ist vorgesehen, daß an den Eingang rz der Signalfonnerstufe 12 das Informationssignal am Ausgang Q des letzten Flip-Flops des Speichers 6 angelegt wird. Bei einer normalen justierung, bei welcher der Speicher 6 nie einen vollständigen Zyklus durchläuft, geht der erwähnte. S letzte Flip-Flop des Speichers 6 erst dann vom Binärzustand L in den Binärzustand O über, wenn zu Beginn des Justierzyklus die Rückstellung des Zählers 4 auf Null erfolgt oder wenn am Ende des Justierzyklus der Ausgang der Signalformerstufe 11 den Binärzustand

ίο 0 bereits wieder eingenommen hat. Der dem Eingang r/. der Signalformerstufe 12 zugeführtc Ausgangsimpuls des letzten Flip-Flops des Speichers 6 wird über ein Differenzicrglied an den Rücksetzeingang R des Flip-Flops /V" der Signalformerstufe 12 angelegt,

is wodurch dieser Flip-Flop auf Null zurückgesetzt wird. I Jm zu vermeiden, daß das Umkippen des letzten I lip Flops des Speichers 6 zu Beginn des Justierzyklus den Flip-Flop /7^: der Signalformerstufe 12 auf Null zurückstellt, wird der Impuls am Fingang rz der Stufe 12 außer über das erwähnte Differenzicrglied noch über ein UND-Glied übertragen, welches mit Hilfe eines Dilfcrenzicrgliedes und eines eine geringe Verzögerungsz.cit aufweisenden Inverters zu Beginn des lustierzyklus gesperrt wird. Auf dies? Weise wird auch dann, wenn am Eingang FR der Stufe 12 eine ungerade Anzahl von Impulsen eintrifft, der Justierbetricb nicht dauernd aufrechterhalten. F.s stellt sich vielmehr der unabhängige Betriebszustand wieder ein, jedoch mit einer iinjusiierten Synchronpcriodendauer, welche dem 2"-lachen der Pcnodendauer des Oszillators i entspricht, wobei η die Anzahl der Binärstufen des Zählers 4 im. Dieser Umstand gestattet eine Bestimmung der tatsächlichen Frequenz des Oszillators 1 durch Anlegen eines einzigen Impulses an den Eingang ER, wobei darauf hinzuweisen ist. daß die Frequenz des Oszillators 1 fur die Funktionsweise der Generatorschaltung unwichtig ist und daher nicht genau bekannt zu sein braucht.

Die vorstehend anhand von Beispielen erläuterte üeneratorschaiiung eignet sich besonders für elektronische Armbanduhren mit geringem Herstellungspreis. Die Regelung einer derartigen elektronischen Armbanduhr kann sehr einfach dadurch erfolgen, daß ohne Öffnung der Armbanduhr an den Eingang ER eine Spule angeschlossen wird, in welcher mittels eines äußeren magnetischen Impulsgebers die Justiersignale induziert werden.

Die am Ausgang SS der Generatorschaltung erzeugten Signale mit einer isochronen Periodendauer können in bekannter Weise zur Steuerung oder zur Synchronisierung der Schwingungen einer Unruhe bzw. eines Regulators sowie zur Steuerung eines Schrittmotors für übliche Zeiger verwendet worden. Diese Signale kr nnen ferner, wie ebenfalls bekannt, in einem anderen, zur Erzeugung von Zeitinformationen wie Sekunden, Minuten, Stunden und Tage vorgesehenen Teil der elektronischen Schaltung verwendet werden, der vorzugsweise in integrierter Schaltkreistechnik ausgeführt ist.

In bestimmten Fällen kann es ungünstig sein, mit sehr kurzen Impulsen am Ausgang SS die isochrone Periodendauer vorzugeben. Im Falle einer Generatorschaltung für Uhren der vorstehend erwähnten Art kann an deren Ausgang SS ein Univibrator angeschlos sen werden, dessen Periodendauer etwa gleich der Hälfte der isochronen Periodendauer ist Weiterhin kann unabhängig vom Betrag der isochronen Periodendauer an den Ausgang SS ein Flip-Flop angeschlossen

werden, das während einer isochronen Periode des Signals am Ausgang SS den Binärzustand L und während einer weiteren isochronen Periode den Binärzustand 0 besitzt, so daß das Ausgangssignal dieses Flip-Flops die doppelte Periodendauer der isochronen Periodendauer besitzt.

Hierzu 5 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Elektronische Uhr, insbesondere Armbanduhr, mit einer Zeitbasiseinrichtung zum Erzeugen eines zur Zeitmessung vorgesehenen periodischen Signals mit einer eingestellten und justierbaren isochronen Periodendauer, die folgende Bestandteile aufweist:

a) Eine Hochfrequenzquelle, deren Schwingungsdauer die kleinste quantifizierbare Zeitabwei- chung zur Beeinflussung der isochronen Periodendauer definiert;

b) einen als Zähler ausgebildeten Frequenzteiler, dessen Eingang mit den Hochfrequenzsignalen der Hochfrequenzquelle oder mit Signalen mit einem Bruchteil der Frequenz der Hochfrequenzquelle beaufschlagt ist und bei dem ein auf eine gespeicherte, unterhalb des maximalen Zählerinhalts liegende Zahl von »n« Zählschritten beschränkter Arbeitszyklus die isochrone Periodendauer darsielfr, und

c) einen die Zahl »/7« speichernden Programmierspeicher,

wobei zum Einstollen und zum Justieren der isochronen Periodendauer die elektronische Uhr mittels einer logischen Verknüpfungsschaltung in einen an die Stelle des normalen, unabhängigen Betriebszustandes tretenden justierbetriebszustand verbringbar ist,

wobei der Programmierspeicher mit der logischen Verknüpfungsschaltung verbunden ist und den Zähler nur während des unabhängigen Betriebszustandes beeinflußt,

wobei die Verknüpfungsschaltung mit einer Empfangs- und Erkennungseinrichtung für von außen zugeführte Befehlssignale zur Umsteuerung der Uhr in den Jusiierbctrie'oszustand verschen ist,
wobei in der Uhr ein Aufnehmer einer von außen zugeführten Zeitnormalinformation während des lustierbe'ricbszustandes der Uhr vorgesehen ist, wobei die Verbindung zwischen der logischen Verknüpfungssi haltung und der Zcitbasiseinrichtung steuerbar ist, um in dem Justicrbetriebszusiand der Uhr eine Neubestimmung der Zahl »/)« in Abhängigkeit von der Periodendauer der aufgcnommcnen Zeitnormalinformation durch Löschen des Zählers bei Periodenbeginn der Zeitnormalinformation durchzuführen, um ferner dem Eingang des Zählers das Hochfrequenzsignal oder ein Signal mit einem bestimmten Bruchteil der Frequenz des Hochfrequenzsignals ohne Beeinflussung der Zahl »n« des Zählers zuzuführen und um den Zähierinhalt am Periodenendc der Zeitnormalinformation zu erfassen, wobei der diesem Zählerinhalt einsprechende Zahlenwert als neuer, justierter Wert der Zahl »n« speicherbar ist,

dadurch gekennzeichnet, daß für die Empfangs- und Erkennungseinrichtung sowie den Aufnehmer für die Zeitnormalinformation eine einzige Signalstufc (12) vorgesehen ist, die zum kontaktloscn Empfang eines von außen zugefiihrien Einfachsignals ausgebildet ist, wobei das Justiersignal zur Umsteuerung der Uhr in den Justierbetriebszustand durch den logischen Zustand des Einfachsignals und/oder eines davon abgeleiteten ⁶S binären Signals und die Periodendauer der Zeitnormalinformation durch die Dauer dieses logischen Zustandes definiert sind und daß clic mit der Signalstufe (12) verbundene logische Verknüpfungsschaltung (2,7,10,11) derart ausgebildet ist, daß die Umsteuerung der Uhr in den Justierbetriebszustand nur während der Dauer der Zeitnormalinformation erfolgt.

2. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß -als Zähler ein Binärzähler vorgesehen ist, wobei die Zahl »n« binär vorgebbar ist.

3. Elektronische Uhr nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitbasiseinrichtung (1,4,6) für eine Beschränkung des Arbeitszyklus des Zählers (4 bzw. 4') auf die gespeicherte Zahl »n« ausgebildet ist, indem eine Koinzidenz zwischen dem Wert der Stufen des Zählers (4 bzw. 4') und dem Wert der Zahl »n« feststellbar und in Abhängigkeit von dieser Feststellung der Zähler löschbar ist.

4. Elektronische Uhr nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (4') bezüglich seiner Zählrichtung umsteuerbar ist und im Justierbetriebszustand in Vorwärtszählrichtung sowie im unabhängigen Betriebszustand in Rückwärtszählrichtung arbeitet und daß die Zeitbasiseinrichtung derart ausgebildet ist. daß durch vorwählbare Rückstellung des Zählers auf den gespeicherten Wert »n« bei Erreichen der Stellung Null durch den rückwärts zählenden Zähler die Schritte des Zähler-Arbeitszyklus auf die gespeicherte Zahl »n« beschränkt werden.

5. Elektronische Uhr nach Anspruch 1, gekennzeichnet durch einen Vor-Frequenzteiler (3) zur Teilung der Frequenz der Hochfrequenzsignale, wobei dem Zähler (4, 4') in Abhängigkeit von der logischen Verknüpfungsschaltung (7) im unabhängigen Betriebszusland der l'hi die Hochfrequenzsignale und im Justierbetriebszustand der Uhr die Signale mit der geteilten Frequenz zuführbar sind, um die isochrone Periodendauer mit einer Genauigkeit, welche gleich einer Periodendauer des Hochfrequenzsignals ist, auf einen Wert gleich dem Quotienten aus der Periodendauer der Zeitnormalinformation und dem Teilerverhältnis des Vor-Frequenzteilers (3) einzustellen.

6. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltungselement (12) ein magnetisches Kopplungsorgan zum Empfang des Einfachsignals aufweist.

7. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltungselement (12) einen fotoelcklrischen Sensor zum Empfang des Einfachsignals aufweist.

8. Elektronische Uhr nach einem der Ansprüche 1—7, dadurch gekennzeichnet, daß die elektronischen Schaltungselemente der Uhr, und zwar wenigstens der Zähler (4, 4'), der Programmitrspeicher (6) und die logische Verknüpfungsschaltung in integrierter Schaltkreistechnik ausgebildet sind.