DE2332949A1

DE2332949A1 - Anordnung zur verhinderung einer induzierten spannung bei einem plasmaanzeigepaneel

Info

Publication number: DE2332949A1
Application number: DE2332949A
Authority: DE
Inventors: Hiroshi Dipl Ing Furuta; Hiroshi Dipl Ing Goto; Hiroyuki Dipl Ing Ishizaki; Teruo Dipl Ing Toba; Shozo Dipl Ing Umeda
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1972-06-30
Filing date: 1973-06-28
Publication date: 1974-01-17
Also published as: DE2332949B2; NL7309207A; FR2191248A1; GB1440396A; NL181464C; DE2332949C3; NL181464B; JPS5439972B2; US3851212A; FR2191248B1; JPS4924626A

Description

PATENTANWÄLTE DR. CLAUS REiNLÄNDER DIPL-ING. KLAUS BERNHARDT _Λ D - 8 MÖNCHEN 60

ORTHSTRASSE12 6/i81

No.1015, Kamikodanaka Nakahara-ku, Kawasaki Japan

Anordnung zur Verhinderung einer Induzierten Spannung bei einem Plasmaanzeigepaneel

Priorität: 30. Juni 1972 Japan 65743/1972

Ss wird eine Anordnung zur Verhinderung einer induzierten Spannung bei einem Plasmaanzeigepaneel beschrieben, bei der ein Schreib- oder Löschimpuls an eine ausgewählte Elektrode des Plasmaanzeigepaneels angelegt wird, wobei diejenigen Elektroden,, die an die ausgewählte Elektrode angrenzen, auf einem vorbestimmten Potential gehalten werden, oder bei der ein die induzierte Spannung auf hebender Impuls mit zu dem Schreib- oder Löschimpuls entgegengesetzter Polarität an die angrenzenden Elektroden angelegt wird, wodurch unerwünschte Wirkungen verhindert werden, die von einer induzierten Spannung herrühren.

Sie Erfindung betrifft eine Anordnung zum Verhindern einer induzierten Spannung bei einem Plasmaanzeigepaneel und insbesondere eine Anordnung zum Verhindern von unerwünschten Wirkungen, die von einer Spannung herrühren, die auf diejenigen Elektroden induziert wird, die an eine ausgewählte Elektrode angrenzen, die mit einen Adressensignal gespeist wird.

r,6

Bei einem Plasmaanzeigepaneel wird eine We^jhselhaltespannung vorher an Elektroden angelegt und eine Adressenspannung, z.B. eine Schreib -, Lösch-, Lese- od.dgl.Spannung, wird an eine ausgewählte Elektrode angelegt, um einen Entladungspunkt in einer Entladungszelle an einem . Schnittpunkt der Elektroden zu erzeugen oder zu löschen. Mit dem Anlegen einer solchen Adressenspannung wird eine Spannung auf Elektroden, die an die ausgewählte Elektrode angrenzen, aufgrund der Kapazität zwischen den Elektroden od.dgl. induziert. Gemäß Pig. 1 wird beim Anlegen von Löschimpulsen EX und EY, die in Fig. gezeigt sind, an Elektroden X3 und Y3 eine Spannung VA an eine Entladüngszelle A an dem Schnittpunkt der Elektroden X3 und Y3 angelegt und ein Löschimpuls EP übersteigt einen Löschimpuls EL, wodurch der Entladungspunkt an dem Schnittpunkt gelöscht wird. Wenn die Elektrodenkapazität mit C1, die Erdkapazität mit 02 und die an die Elektroden X3 und Y3 angelegte Spannung mit V1 bezeichnet werden, wird in diesem Falle eine Spannung V2 nach der folgenden Gleichung auf Elektroden induziert, die den Elektroden X3 und Y3 benachbart sind:

01

Y2 . V1 (1)

C1 + 02

Dit Spannung V2 beträgt etwa V1/5 bie Y1/10. Folglich wird in einigen Fällen ein Impuls EIX, wie er bei VXB in Flg.2 angegeben ist und der duroh den Lösohlmpuls SX induziert wird, an die Elektroden X2 und X4- benachbart der Elektrode X3 angelegt und eine Spannung VB wird an ein« halbausgewählte Zelle B angelegt. Ein Impuls EB oberhalb des Löschpegels EL wird nämlich an die halbauegtwählte Zelle B aufgrund des induzierten Impulses EIX und des der Elektrode Y3 zugeführter. Löaohlnipulsee SY angelegt. Sin aolcher den Lösohpegel EL übersteigender Impuls SB verursacht eine fehlerhafte Löschung* Dies ergibt eine wesentliche Begrenzung de· Bereiches des Läfohiapulee

q e

ORIGINAL INSPECTED

EX und EY und führt somit zu einer Verringerung des Betriebsbereiches. Dasselbe geschieht bei anderen balbausgewahlten Zellen C, D und E und das Anlegen des Schreib-, Lese- od.dgl. Impulsee ergibt auch dasselbe, oben angegebene Problem.

Des weiteren tritt eine solche, oben erwähnte Induzierung in gleicher Weise in Elektrodenanschlußplatten des Plasmaanzeigepaneels auf. Dies wird nachfolgend unter Bezugnahme auf Fig. 3 beschrieben.

Pig. 3 zeigt zugeordnete Anordnungen von leitungen der X-Elektroden, die auf einem Plasmaanzeigepaneel 10 angeordnet sind. HA und 11B bezeichnen Anschlußplatten mit einer Mehrzahl von Leitungen, die auf einer flexiblen dünnen Platte od.dgl. angeordnet sind, X1, X2, X3,... bezeichnen Elektroden. Leitungen al, a3, a5, ... der Anschlußplatte 11A sind jeweils mit ungeradzahligen Elektroden X1, X3, X5_f... verbunden und Leitungen b2, b4, der Anschlußplatte 11B sind jeweils mit geradzahligen Elektroden X2, X4,... verbunden. Wo die Elektroden im engen Abstand voneinander angeordnet sind, sind alle Elektroden mit den Leitungen einer Anschlußplatte verbunden. Bei einer solchen Anordnung induziert das Anlegen der Adressenspannung, wie einer Schreib-, Lösch-, Leseod.dgl. Spannung, an eine ausgewählte Elektrode eine Spannung in jeder angrenzenden Elektrode aufgrund der Kapazität zwischen den Elektroden einschließlich der Kapazität zwischen benachbarten Leitungen.

Pig. 4 zeigt ein Ersatzschaltbild bezüglich der Elektroden X1 bis X4. C1' bezeichnet die Kapazität zwischen benachbarten Elektroden, C2¹ bezeichnet die Erdkapazität und CO bezeichnet die Kapazität zwischen benachbarten ungeradzahligen und geradzahligen Elektroden. Wenn z.B. eine Spannung V1 an die Elektrode X1 angelegt wird, wird eine |jiurch die folgende Gleichung angegebene Spannung V2 auf dj(Le Elektrode X2 benachbart der Elektrode X1 induziert: Ϊ 3 0 9 8 8 3 / Π Β ß 8

^ν<£ C1 '+ C2¹

und eine durch, die folgende Gleichung gegebene Spannung V3 wird auf der Elektrode X3 induziert:

V3 = ^G0 V1 (2)

° CO + C2^{1 v} '

Da das Verhältnis von C1 zu 02 üblicherweise etwa 1:3 bis 10 beträgt, ist die Spannung V2 etwa 1/4 bis 1/10 V1, und da CO ^0,5 C1 ist, beträgt die Spannung V3 etwa 1/8 bis 1/20 V1. Demgemäß sind die Entladungszellen an der Elektrode X2, insbesondere die Entladungszelle an dem Schnittpunkt der Elektroden X2 und X3, d.h. die sogenannte halbausgewählte Zelle, in der Lage, einen fehlerhaften Vorgang aufgrund der induzierten Spannung auszuführen. In der Elektrode X3 beträgt die induzierte Spannung etwa die Hälfte der Spannung in der Elektrode X2 und daher ist ein solches Problem dort nicht vorhanden. Eine Bolche induzierte Spannung schränkt die Schreib-, lösch-, Leseu.dgl.Vorgänge innerhalb enger Grenzen ein, so daß der Betriebsbereich verringert wird.

Damit zusammenhängend bewirkt ein Anstieg der Zahl der Elektroden des Plasmaanzeigepaneels einen Anstieg der Zahl der Steuerstufen, die in peripheren Kreisen zum Steuern enthalten sind, so daß es zum Stand der Technik gehört, einen Matrixkreis mit Steuerstufen und Mischeinrichtungen aufzubauen, um dadurch den Anstieg der Zahl der Steuerstufen bei einem Anstieg der Zahl der Elektroden zu verringern. Zum Steuern des Plasma^anzeigepaneels entsprechend einer Dioden-Widerstands-Matrixanordnung wird ein solcher Aufbau verwendet, wie er in Pig. 5 erläutert ist. Von den Elektroden 0, 1, 2, ... wird z.B. die Elektrode 0 ausgewählt, indem ein Transistor Q11 eingeschaltet, Transistoren Q12 bis Q13 und Q21 ausgeschaltet

309883/0568

und Transistoren Q22 bis Q28 eingeschaltet werden. Die Elektroden 1 bis 7, 9 bis 15» ... werden durch, die Transistoren Q22 bis Q28 auf Erdpotential gehalten und die Elektroden 8, 16, ... stellen eine hohe Impedanz dar. Sie Elektroden 8, 16, ..., die zu dieser Zeit eine hohe Impedanz darstellen, sind jeweils zu acht Elektroden angeordnet, so daß eine darin induzierte Spannung sehr gering und vernachlässigbar ist. Eine gleichartige, modifizierte Schaltung hat eine Form, wie sie in Mg. 6 gezeigt ist. Eine solche Schaltung erfordert jedoch die Verwendung von diskreten Teilen als einzelne Dioden. TJm eine Diodenanordnung in einem integrierten Aufbau für die Dioden zu verwenden, ist es notwendig, die Elektroden in der Reihenfolge der in Klammern gesetzten Zahlen in Pig. 5 anzuordnen und die Dioden an einem Ende zu verbinden. Eine abgeänderte Form der Schaltung in diesem Falle ist in Pig. 7 dargestellt. Mit diesem Schaltungsaufbau, bei dem die Elektrode 0 ausgewählt worden ist, wird der Transistor Q21 in seinem "Aus"+Zustand gehalten und die angrenzenden Elektroden 1, 2, 3, ... werden nicht geerdet und weisen deshalb eine hohe Impedanz auf, wodurch das Problem der induzierten Spannung vorhanden ist.

Eine Anordnung zum Adressieren mit einer Matrixschaltung mit Ladungsspeicherdioden hat den Vorteil, daß der Leistungsverlust im Vergleich mit der vorstehend erwähnten Dioden-Widerstands-Matrixanordnung gering ist, jedoch besteht ein Nachteil darin, daß diejenigen Elektroden, die an eine ausgewählte Elektrode angrenzen, zur Zeit dee Anlegens einer-Adressenspannung eine hohe Impedanz aufweisen, wodurch das Problem der induzierten Spannung eingeführt wird.

Die Aufgabe der Erfindung besteht darin, eine Anordnung zur Verhinderung einer induzierten Spannung bei einem ?lft«manz«igepaneel zu schaffen, welche die vorstehend

^09883/0568

ORJfSIWAI

erwähnten Nachteile des Standes der Technik nicht aufweist und die Schwierigkeiten verhindert, die sich aus einer Spannung ergeben, die auf Elektroden induziert wird, die an eine Elektrode angrenzen, die an eine Adressensignalspannung angelegt ist.

Sie Erfindung ist durch folgende Merkmale gekennzeichnet:

(1) Wenn eine Adressenspannung an eine ausgewählte Elektrode des Plasmaanzeigepaneels angelegt wird, werden wenigsten diejenigen Elektroden, die an die ausgewählte Elektrode angrenzen, durch eine Diode auf einem vorbestimmten Potential gehalten.

(2) Wenn eine Adressenspannung an eine ausgewählte Elektrode des Plasmaanzeigepaneels angelegt wird, wird eine Gruppe von Elektroden, welche die ausgewählte Elektrode einschließt, durch ein Impedanzelement auf einem vorbestimmten Potential gehalten.

(3) Ungeradzahlige und geradzahlige Elektroden des Plasmaanzeigepaneels werden mit Leitungen von jeweils verschiedenen Anschlußplatten verbunden. Wenn eine der ungeradzahligen und geradzahligen Elektroden ausgewählt wird, werden die geradzahligen oder ungeradzahligen Elektroden auf einem vorbestimmten Potential gehalten.

(4) Ungeradzahlige und geradzahlige Elektroden des Plasmaanzeigepaneels werden mit Leitungen von jeweils unterschiedlichen Anschlußplatten verbunden. Mit den geradzahligen Elektroden verbundene Leiter werden jeweils so angeordnet, daß sie sich zwischen benachbarten Leitungen der Anschlußplatte für die ungeradzahligen Elektroden erstrecken, und in gleicher Weise werden die mit den ungeradzahligen Elektroden ,verbundenen Leiter jeweils so angeordnet, daß sie

ilsich zwischen benachbarten
, 3 0 9 8 8 3/0568

Leitungen der Anschlußplatte für die geradzahligen Elektroden erstrecken. Wenn eine der ungeradzahligen und geradzahligen Elektroden ausgewählt worden ist, werden die geradzahligen oder ungeradzahligen Elektroden auf einem vorbe- ■ stimmten Potential zusammen mit den damit verbundenen Leitern gehalten.

(5) Eine Spannung mit entgegengesetzter Polarität zu einer Adressenspannung zum Anlegen an eine ausgewählte Elektrode wird an diejenigen Elektroden, die an die ausgewählte Elektrode angrenzen, gleichzeitig mit dem Anlegen der ersteren Spannung angelegt.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

fig. 1 eine Darstellung einer Elektrodenanordnung zum Erläutern einer ausgewählten Zelle und von halbausgewählten Zellen,

Pig. 2 eine Reihe von Wellenformen zum Erläutern eines Löschvorganges und einer Störung durch eine induzierte Spannung,

Pig. 3 ein Diagramm zum Erläutern der Beziehung zwischen Elektroden und Anschlußplatten eines Plasmaanzeigepaneels ,

Pig. 4- ein Ersatzschaltbild,

Pig· 5 ein Schaltbild des Hauptteils der Dioden-Widerstands-Matrixsteuerschaltung nach dem Stand der Technik,

Pig. 6 ein Schaltbild eines Teils der in Pig. 5 dargestellten Schaltung,

309883/0BB8

Pig. 7 ein Schaltbild des Hauptteils der Schaltung, wobei Elektroden in der Schaltung der Pig. 5 in der Reihenfolge der in Klammern gesetzten Zahlen in Fig. 5 verbunden sind,

Pig. 8 und 9 Schaltbilder der Hauptteile von Beispielen der Erfindung, bei denen Elektroden, die an eine ausgewählte Elektrode angrenzen, auf einem vorbestimmten Potential gehalten sind,

Pig.10 bis 12 Schaltbilder anderer Beispiele der Erfindung, bei denen ungeradzahlige und geradzahlige Elektroden miteinander verbunden sind,

Pig.13 ein Schaltbild eines weiteren Beispiels der Erfindung, bei dem Elektroden durch ein Impedanzelement auf einem vorbestimmten Potential zur Zeit der Adressierung gehalten sind,

Pig.14 bis 16 Schaltbilder von Hauptteilen der anderen Beispiele der Erfindung die eine induzierte Spannung in einem Zustand einschließlich der Anschlußplatten verhindern,

Pig.17A und B Querschnitte längs der Linie A-A in Pig. und

Pig.18 ein Schaltbild eines Hauptteils eines weiteren Beispiels der Erfindung, bei dem eine Spannung, die eine induzierte Spannung löscht, angelegt wird.

In Pig. 8 ist ein Schaltbild des Hauptteils eines Beispiels der Erfindung erläutert, das eine Steuerschaltung ist, die Ladespeicherdioden CSD verwendet. Ein Deko-

0 1 7

dierer 2OA wird mit Adressensignalen 2 , 2 und 2 gespeist und ein Dekodierer 2OB wird mit Adressensignalen

3 4- 5

2 , 2 und 2^J gespeist. Eine Elektrode 0 wird zum Beispiel ausgewählt, indem ein Transistor Q11 eingeschaltet, Transistoren Q12, QU, ... und Q31 ausgeschaltet und Transistoren Q32, Q33, ... eingeschaltet werden. 21A und 21 B,i bezeichnen Inverter und 22 bezeichnen UND-Tore. Der

30985* 3/0 K BS

Ausgang ¹M" von den UND-Toren 22 schaltet die Transistoren Q21, Q22, .. ein. Demgemäß wird aufgrund des Anlegens eines umgekehrten Adressensignals "1" und eines Taktsteuerimpulses TP an die beiden Eingänge des UND-Tores 22 der Transistor Q21 eingeschaltet, um einen Strom in einen Kreis mit dem Transistor Q11, einer Diode DP, einer Ladespeicherdiode OSD und dem T_ransistor Q21 von einer Stromquelle Ya fließen zu lassen. Zu dem Zeitpunkt, zu dem der Taktsteuerimpuls TP ¹¹O" geworden ist, wird ein Transistor Q4 eingeschaltet, um einen Strom für eine Sperrerholungszeit der Diode CSD fließen zu lassen, wodurch eine Adressenspannung, wie eine Schreib-, Lösch-, Lese- od.dgl.Spannung von der Stromquelle V zu der Elektrode 0 angelegt wird. Zu dieser Zeit sind die Elektroden 1 bis 7, 9 bis 15, ..., da die Transistoren Q32, Q33, ... sich aufgrund des Signals ^M1" von dem Dekodierer 2OA im "Ein"-ZuBtand befinden, über Haltedioden DN geerdet, um dadurch die Erzeugung einer induzierten Spannung zu verhindern. Elektroden 8, 16, ... sind nicht geerdet, jedoch liegen diese im Abstand von der Elektrode 0 und ergeben deshalb kein Problem.

!Fig. 9 ist ein Schaltbild des Hauptteils eines weiteren Beispiels der Erfindung, das in der Lage 1st, positive .und negative Spannungen anzulegen, und das dadurch gekennzeichnet iet, daß Dioden D1 und D2 für den Haltevorgang verwendet werden. In dem Falle der Auswahl der Elektrode 0 werden Transistoren QP1 und QP2 eingeschaltet, um einen Strom in einer Ladespeicherdiode CSD zu einer Stromquelle +7a fließen zu lassen, und dann wird eine positive Adressenspannung an die Elektrode 0 von einer Stromquelle +V angelegt. Zu dieser Zeit wird ein Transistor QN eingeschaltet, wodurch nicht ausgewählte Elektroden einschließlich einer benachbarten Elektrode 1 über die Dioden D2 geerdet werden. In gleicher Weise werden in ±nlj des Falle des Anlegens einer negativen Adressenspannung

I¹ 309383/0568

-. 10 -

Transistoren QN1 und QN2 eingeschaltet, um einen Strom in Ladespeicherdioden CSD1 zu einer Stromquelle -Va fließen zu lassen, und dann wird die negative Adressenspannung von einer Stromquelle -V angelegt. Zu dieser Zeit werden die nicht ausgewählten Elektroden einschließlich der angrenzenden Elektrode 1 auf Erdpotential gehalten, indem ein Transistor QP4 eingeschaltet wird. Wenn die Adressenspannung auf diese Weise an die ausgewählte Elektrode angelegt worden ist, werden die nicht ausgewählten Elektroden in der Kachbarschaft der ausgewählten Elektroden geerdet, so daß das Problem einer induzierten Spannung vermieden werden kann.

fig. 10 zeigt ein weiteres Beispiel der Erfindung, bei dem ungeradzahlige und geradzahlige Elektroden mit flexiblen Anschlußplatten 31A und 31B jeweils von beiden Seiten eines Plasmaanzeigepaneels 30 angeschlossen sind. Zur Zeit der Adressierung wird ein Transistor Q5 eingeschaltet und einer der Transistoren Q71 bis Q74 und Q91 bis Q94 wird selektiv eingeschaltet, um einen Strom in der Ladespeicherdiode CSD von der Stromquelle Ya fließen zu lassen, und dann wird eine Adressenspannung von einer (nicht dargestellten) Stromquelle angelegt, indem die Sperrerholungszeit der Diode GSD ausgenutzt wird. Wenn z.B. die Elektrode 4 ausgewählt worden ist, befindet sich ein Transistor Q63 im "Aus"-Zustand, während Transistoren Q61, Q62 und Q64 an der Seite der geradzahligen Elektroden oder dazu benachbarter Elektroden Q62 und Q64 eingeschaltet sind und Transistoren Q81 bis Q84 an der Seite der ungeradzahligen Elektroden oder Elektroden Q82 und Q83, die mit den der Elektrode benachbarten Elektroden 3 und 5 verbunden sind, eingeschaltet sind. Da wenigstens die Elektroden 2, 3, 5 und 6, die der ausgewählten Elektrode 4 benachbart sind, folglich durch die Diode DN geerdet sind/ wird eine induzierte Spannung aufgrund der Adressenspannung nicht

309883/0568

erzeugt. In den Anschlußplatten 31A und 31B werden auch des weiteren Leitungen an beiden Seiten der Platte, die mit der ausgewählten Elektrode verbunden ist, geerdet, um einen Abschirmeffekt zu erzeugen, so daß das Problem der Induzierung einer Spannung in den Anschlußplatten dort, wo die Leitungen sehr lang sind, dadurch überwunden ist.

Eine Matrixsteuerschaltung, durch welche drei Elektroden an beiden Seiten der ausgewählten Elektrode geerdet werden, ist in schematischer Form in Fig. 11 gezeigt. In Fig. 11 sind Adressen- und Haltedioden weggelassen. Dekodierer 4OA und 4OB enthalten die Inverter 21A und 21B, die UND-Tore 22 und die in Fig. 8 dargestellten Transistoren und die Ladespeicherdioden für die jeweiligen Elektroden sind weggelassen. In Abweichung von dem Falle der Fig. 8 wird der Dekodierer 4OA mit Adreseensignalen

0 1 ζ
2 , 2 und 2r gespeist und wird der Dekodieror 4OB mit Adressensignalen 2 , 2 und 2^ gespeist. Die Zahlen an den Schnittpunkten bezeichnen damit verbundene Elektroden. Wenn z.B. die Elektrode 4 ausgewählt worden ist, werden nur die Elektroden 0, 8, 12, ...nicht gehalten, während die anderen Elektroden gehalten werden. Wie sich aus der in Fig. 12 gezeigten Elektrodenanordnung ergibt, in der die Schaltung der Fig. 11 nochmals dargestellt ist, wird eine Leitung CL1 nicht gehalten, vielmehr werden die Leitungen CL2, CL3 und CL4 gehalten und die Elektroden 1, 2, 3, 5, 6 und 7 durch die Dioden DN gehalten. Mit einer solchen Schaltungsanordnung werden die Gruppen.der Dioden DP und DN zueinander benachbart angeordnet, so daß eine Diodenanordnung angenommen werden kann.

Bei den vorangehenden Beispielen sind wenigstens die Elektroden, welche an die ausgewählte Elektrode angrenzen, über Dioden auf Erdpotential oder einem vorbestimmten Potential gehalten, das die induzierte Spannung aufhebt, wodurch die Störung verhindert wird, die sich aus einer

309 3 83/0568

Spannung ergibt, die induziert wird, wenn die Adressenspannung, z.B. die Schreib-, Lösch-, Lese- οd.gl.Spannung, an die ausgewählte Elektrode angelegt wird. Eine Haltespannung wird üblicherweise an alle Elektroden angelegt, jedoch ist eine Einrichtung zum Verhindern einer Störung durch eine induzierte Spannung, die voranstehend unter Bezugnahme auf die Beispiele beschrieben worden ist, auch in dem Falle des selektiven Anlegens der Haltespannung oder der zeitweiligen Verwendung nur eines Teils des Plasmaanzeigepaneels für die Zwecke der Halbauswahlstörungen anwendbar. Die vorangehenden Beispiele sind des^eiteren in Verbindung mit nur einer gegenüberliegenden Elektrode beschrieben worden, jedoch können selbstverständlich dieselben, oben beschriebenen Einrichtungen für die anderen gegenüberliegenden Elektroden verwendet werden.

Anhand von i"ig. 13 wird ein weiteres Beispiel der Erfindung beschrieben. Pig. 13 zeigt eine Adressenschaltung unter Verwendung von Ladespeicherdioden CSD für die eine Elektrodengruppe eines Plasmaanzeigepaneels. Die Elektrodengruppen sind durch vier X-Elektroden X1, X2, X3 und X4 dargestellt. Die Elektroden X1, X2, X3 und X4 sind jeweils mit ausgewählten Punkten einer Matrixschaltung mit ladespeicherdioden CSD1 , CSD2, ... CSD4 und Dioden Da1, Da2, Da4 und Db1, Db2, ... Db4 verbunden und die Elektroden werden jeweils durch Steuerstufen Ad1, Ad2 und Ad11, Ad12 ausgewählt.

Der vorstehende Aufbau ist im wesentlichen identisch mit dem Aufbau einer bekannten Adressenschaltung und positive und negative Rechteckhaltespannungsimpulszüge mit 1/2 Vs werden abwechselnd an die Elektroden von den Anschlüssen 1 und 2 angelegt. Um die Elektrode auszuwählen, z.B. X1 bei dem Adressiervorgang innerhalb der Zeitintervalle dieser Haltespannungsimpulszüge, werden Transistoren Q1 und Q11, welche die Adressensteuerstufen Ad1 und Ad11

3 0 9 8 B ?< / 0 R P 8

bilden, durch die Ausgänge von einem Dekodierer 3 eingeschaltet, wodurch ein Durchlaßstrom in der Ladespeicherdiode CSD1 über die Diode Da1 von der Stromquelle Va fließt. Als Ergebnis wird eine ladung der Ladespeicherdiode CSD1 gespeichert, um zu ermöglichen, daß diese in Sperrichtung nur während ihrer Erholungszeit leitet. Wenn jeweils ein Transistor Qw oder Qe einer Schreibeteuerstufe 4 oder einer Löschsteuerstufe 5 des weiteren in seinem ⁿEin"-Zustand gehalten wird, wird demgemäß eine Schreibadressenspannung Vw oder eine Löschadressenspannung Ve an die Elektrode X1 nur für die Durchlaßleitungszeit der Ladespeicherdiode CSD1 angelegt, um ein gewünschtes Schreiben oder Löschen in Verbindung mit dem entsprechenden Adressiervorgang an der Seite der (nicht dargestellten) Y-Elektroden auszuführen.

Die Adressenschaltung mit den Ladespeicherdioden CSD ist darin vorteilhaft, daß der Leistungsverlust zum Adressieren gering ist, jedoch sind andererseits die Elektroden außer der ausgewählten Elektrode alle mit den Hochimpedanzkreisen verbunden, die durch Transistoren gebildet sind, die in ihrem "Aus"-Zustand zur Adressierzeit gehalten werden, so daß die vorstehend erwähnte Störung einer induzierten Spannung aufgrund der Kapazitäten zwischen benachbarten Elektroden, die an die ausgewählte Elektrode angrenzen, unvermeidbar ist. Wenn

das vorstehende Beispiel zum

Ausschalten der Störung der induzierten Spannung angewendet wird, ist der Kreis zum Halten der benachbaren Elektroden in Übereinstimmung mit der ausgewählten Elektrode merkbar kompliziert und teuer.

Das dargestellte Beispiel wird wiederum unter Bezugnahme auf Pig. 13 beschrieben. Die Auswahlpunkte der Matrixschaltung, d.h. die Verbindungspunkte mit den Elektroden X1, X2, .. X4,sind mit Widerständen R1, R2....R4 jeweils an einem Ende verbunden. Die anderen Enden der

ί 309883/0568

-H-

Widerstände R1, R2, ... R4 sind alle untereinander und über eine Diode Dc mit dem Kollektor eines Haltetransistors Qc verbunden. Der Emitter des Transistors Qo ist mit einer Haltestromquelle Vc verbunden, die sich in diesem Falle auf Erdpotential befindet. Die Basis dieses Transistors wird mit einem Adressensignal von einer (nicht dargestellten) Steuerschaltung gespeist, um den Transistor Q3 nur zur Zeit der Adressierung wie in dem Falle der Schreib- und Löschsteuerstufen 4 und 5 einzuschalten.

Bei Hinzufügung einer solchen Schaltungsanordnung, wie sie oben beschrieben worden ist, ist es möglich, daß durch Einschalten des Haltetransistors Qc zur Zeit der Adressierung der ausgewählten Elektrode alle Elektroden gehalten werden, um über die Widerstände und die Dioden geerdet zu werden, d.h. mit einer merklichen niedrigen Impedanz verbunden zu werden. Als Ergebnis erscheint, auch wenn die Adressenspannung Vw oder Ve an die Elektrode angelegt wird, eine hohe induzierte Spannung nicht auf den benachbarten Elektroden. Die Widerstände R1, R2, ... R4 können nämlich nicht vollständig die induzierte Spannung auf Null reduzieren, können aber sie in einem solchen Umfange verringern, daß keine Fehladressierung bewirkt wird.

In diesem Falle wird tatsächlich ein Teil der Adressenspannung Vw oder Ve, die der ausgewählten Elektrode zugeführt wird, durch den Widerstand an dem Auswahlpunkt verbraucht, so daß es notwendig ist, die Adressenspannung in Erwartung des zusätzlichen Verbrauchs durch den Widerstand einzustellen. Die Erfindung hat demgegenüber den Vorteil, daß der Haltekreis mit geringen Kosten im Vergleich mit der Anordnung des Haltens der benachbarten Elektroden in Übereinstimmung mit der ausgewählten Elektrode aufgebaut sein kann und daß die Störung der induzierten Spannung wirksam vermieden werden kann.

^l! 309883/0568

Pig. 14 ist ein Schaltbild des Hauptteils eines weiteren Beispiels der Erfindung, das einige der X-Elektroden darstellt. Eine Anschlußplatte 51A hat darauf gebildete Leitungen al, a3, a5,..._t die mit ungeradzahligen Elektroden X1, X3, X5, ··· eines PlaBinaanzeigepaneels 50 verbunden sind, und Leiter ax2, ax4, ..., die mit den geradzahligen Elektroden X2, X4, ... des Paneels 50 verbunden sind. In gleichartiger Weise hat eine Anschlußplatte 51B darauf gebildete Leitungen b2, b4,,,.., die mit den geradzahligen 'Elektroden verbunden sind, und Leiter bx1, bx3, ...» die mit den ungeradzahligen Elektroden verbunden sind. Diese Leitungen al, a3, ·.· und b2, b4, ... sind Jeweils mit Steuerstufen 52 verbunden, um eine Adressenspannung an die ausgewählte Elektrode anzulegen. Die Dioden DP und DN sind Mischdioden und die Elektroden sind mit den Haltekreisen 53A und i>3B über die Dioden DP und DN verbunden. Nur die Seite der Anschlußplatte 51B ist gezeigt, jedoch ist die Seite der Anschlußplatte 51A dazu identisch. Die Haltekreise 5!*A und 53B sind zum Halten der geradzahligen oder ungerudzahligen Elektroden auf einem vorbestimmten Potential in dem Falle vorgesehen, in dem eine der ungeradzahligen oder geradzahligen Elektroden ausgewählt worden ist. !Transistoren QL1 und QL3 halten die Elektroden jeweils bei -Vc und +Vc und Transistoren QL2 und QL4 halten die Elektroden auf Erdpotential.

Wenn z.B. die Elektrode X3 ausgewählt und mit der Adressenspannung gespeist worden ist, wird der Transistor QL2· eingeschaltet, wodurch die angrenzenden Elektroden X2 und X4, die ein positives Potential induzieren, auf Erdpotential Über die Dioden DN und den Transistor QL2 gehalten werden. In diesem Falle sind bei der Anschlußplatte 51A die Leiter ax2 und ax4, die mit den geradzahligen Elektroden an beiden Seiten der Leitung a3 verbunden sind, auch geerdet und bei der Anschlußplatte 51B ι!

i! 309883/0568

sind in gleicher Weise die Leitungen b2 und b4 an beiden Seiten des Leiters bx5 auch in gleicher Weise geerdet, so daß die Störung der induzierten Spannung der Elektroden X2 und X4 an beiden Seiten der Elektrode X3 an beiden Anschlußplatten vollständig durch die Abschirmwirkungen dieser Leiter verhindert werden kann. Die Elektroden X1 und X5 sind nicht geerdet, jedoch sind die Elektroden X2 und X4, die der ausgewählten Elektrode X3 benachbart sind, jeweils geerdet, so daß die sich ergebenden induzierten Spannungen sehr niedrig werden und im wesentlichen keine Möglichkeit vorhanden ist, daß eine Störung einer induzierten Spannung auftritt. Wenn die auf den benachbarten Elektroden X2 und X4 induzierten Spannungen negativ sind, wird der Transistor QL4 des Haltekreises 53B eingeschaltet. Wenn es des weiteren erforderlich ist, daß die induzierten Spannungen auf einem vorbestimmten Potential gehalten werden sollen, wird der Transistor QL1 oder QL3 entsprechend eingeschaltet.

Die vorangehende Beschreibung bezieht sich auf den Fall, bei dem eine ungeradzablige Elektrode X3 ausgewählt worden ist, jedoch werden auch in dem Falle, bei dem irgendeine der geradzahligen Elektroden X2, X4, ... ausgewählt worden ist, die ungeradzahligen Elektroden X1, X3, ... auf einem vorbestimmten Potential, z.B. Erdpotential od.dgl., durch den Haltekreis 53A gehalten, der mit den Leitungen al, a3i ·.. der Anschlußplatte 51A verbunden ist. Während des Anlegens der Haltespannung mit Ausnahme der Adressierzeit sind die Haltekreise 53A und 53B nicht in Betrieb. Auch auf der Seite der Y-Elektroden wird die Störung der induzierten Spannung in derselben Weise, wie vorstehend beschrieben, verhindert.

Fig. 15 stellt ein weiteres Beispiel der Erfindung dar, wobei Abschirmleiter ax2, ax4» ... » die jeweils zwischen benachbarten Leitungen an einer Anschlußplatte 61 angeordnet sind, nicht mit den Elektroden eines Plasmaanzeigepaneels 60, sondern zusammen mit einem Haltekreis 62

verbunden sind. Der Haltekreis 62 ist identisch im Aufbau mit dem in Pig. 14 dargestellten Kreis, und die leitungen al, a3, ... sind durch die Abschirmleiter ax2, ax4, ... voneinander zur Zeit des Anlegens einer Adressenspannung, z.B. zum Schreiben, Löschen, Lesen od.dgl., abgeschirmt. Demgemäß ist es möglich, die Störung einer induzierten Spannung, die an der Anschlußplatte 61 auftritt, zu verhindern.

Pig. 16 zeigt ein weiteres Beispiel der Erfindung. Der Querschnitt einer Anschlußplatte 71, die mit den Elektroden eines Plasmaanzeigepaneels 70 verbunden ist, ist in Pig. 17A längs der Linie A-A in Pig. 16 gezeigt. In Pig. 17A bezeichnen 81 Isolierschichten, 82 leitfähige Abschirmschichten und 83 Isolierschichten, die zwischen die Leitungen 84 und die leitfähigen Schichten 82 eingesetzt sind. Ein Haltekreis 72 ist mit den leitfähigen Schichten 82 verbunden, wodurch die leitfähigen Schichten 82 der Anschlußplatte für die Leitungen der geradzahligen Elektroden, wenn eine ungeradzahlige Elektrode zur Zeit des Anlegens einer Adressenspannung, z.B. zum Schreiben, Löschen oder Lesen, ausgewählt ist, auf einem vorbestimmten Potential, z.B. dem Erdpotential, gehalten werden.

Pig. 17B zeigt im Schnitt eine abgeänderte Porm der Anschlußplatte, wobei Leitungen 94 jeweils von einer Isolierschicht 95 umgeben sind und dadurch voneinander isoliert und in eine Leiterschicht 92 eingebettet sind. Mit 91 sind Isolierschichten bezeichnet. Dieser Aufbau sorgt für einen weiteren vergrößerten Abschirmeffekt im Vergleich zu dem der Pig. 17A.

Wie voranstehend bei den Beispielen der Pig. 14 bis 17 beschrieben worden ist, sind die Leitungen der Anschlußplatten in solche Leitungen aufgeteilt, die mit den ungeradzahligen Elektroden verbunden sind, und in solche Leitungen, die mit den geradzahligen Elektroden verbunden ii

£ 3 09883/0568

sind, und die nahe den Leitungen angeordneten Leiter sind auf einem vorbestimmten Potential, wie dem Erdpotential od.dgl., gehalten. Wenn eine der ungeradzahligen oder der geradzahligen Elektroden durch Anlegen der Adressenspannung, z.B. zum Schreiben, Löschen oder Lesen, ausgewählt worden ist, werden die Leiter, die nahe den Leitungen auf der Anschlußplatte angeordnet sind, an der die anderen Elektroden angeschlossen sind, festgehalten, so daß ein Anstieg der Kapazität aufgrund der benachbarten Leiter kein Problem während der üblichen Anlegung einer Haltespannung ergibt, und zur Zeit des Anlegens der Adressenspannung werden die benachbarten Leiter durch den Haltekreis auf Erdpotontial oder einem solchen Potential, das die induzierte Spannung aufhebt, gehalten, wodurch es ermöglicht wird, daß die Störung der induzierten Spannung in den benachbarten Elektroden verhindert wird. Dies ergibt einen vergrößerten Betriebsbereich für die Schreib-, Lösch- und Lesevorgänge.

Fig. 18 ist ein Schaltbild des Hauptteils eines weiteren Beispiels der Erfindung, das in der Lage ist, die Störung einer induzierten Spannung zu verhindern, die bei dem Lesevorgang des Plasmaanzeigepaneels auftritt. Pig. 18 zeigt nur die Seite der Elektroden Y1 bis Y4. Haltespannungen +Vs und -Vs werden abwechselnd an alle Elektroden von den Haltespannungskreisen 10OA und 10OB jederzeit angelegt. In dem Pail des Lesen des Zustandes der Zellen an der Elektrode, z.B. Y2, wird ein Leseimpuls einer Spannung Vr durch Einschalten eines Transistors Q102 an die Elektrode Y2 in den Zeitintervallen der Haltβspannungsimpulse angelegt und gleichzeitig wird eine Spannung -Vz durch Einschalten eines Transistors Q101 an die Elektroden Y1 und Y3, die der Elektrode Y2 benachbart sind, angelegt. Wenn die Spannung -Vz nicht angelegt wird, wird ein fehlerhaftes Löschen oder Schreiben in Zellen an den angrenzenden Elektroden durch Spannungen bewirkt, die auf den angrenzenden Elektroden zur Zeit des Anlegens des Leseimpulses Vr

I' 3 0 9 8 B 3 / 0 5 6 8

induziert werden. Der Betrieb wird nämlich, unstabil. Die Spannung -Vz wird bei einem Wert ausgewählt, welcher den Einfluß aufhebt, der auf die angrenzenden Elektroden durch die Spannung Vr ausgeübt wird. Trotz eines Unterschiedes in Übereinstimmung mit den Elektrodenintervallen, der eingeprägten Spannung od.dgl. wird die Spannung -Vz so ausgewählt, daß sie z.B. etwa 1/3 der Spannung Vr ist.

Wie in dem Falle bei den vorangehenden Beispielen, bei denen der Leseimpuls der Spannung Vr an die Elektrode Y3 durch Einschalten eines Transistors Q104 angelegt worden ist, wird ein Transistor Q103 eingeschaltet, um die Spannung -Vz an die Elektroden Y2 und Y4 anzulegen. Da der Leseimpuls, der als eine Adressenspannung dient, positiv ist, wird die Spannung -Vz mit dazu entgegengesetzter Polarität an diejenigen Elektroden angelegt, die an die ausgewählte Elektrode angrenzen. Wenn der Leseimpuls aber negativ ist, wird eine Spannung +Vz mit dazu entgegengesetzter Polarität an die angrenzenden Elektroden angelegt.

Wie bei den voranstehend beschriebenen Beispielen wird in dem Falle, bei dem eine Schreibspannung oder ein Löschimpuls angelegt worden ist, eine Spannung mit dazu entgegengesetzter Polarität angelegt, um das elektrische Feld, das auf die angrenzenden Elektroden wirkt, aufzuheben, wodurch ein unerwünschter Einfluß, z.B. eine Änderung der Wandspannung od.dgl., beseitigt wird. Das vorliegende Beispiel ist im Zusammenhang mit der Seite der Y- Elektroden beschrieben worden, jedoch werden genau dieselben Naßnahmen, wie vorstehend beschrieben, an der Seite der X-Elektroden vorgenommen.

Wie oben beschrieben worden ist, kann bei diesem Beispiel ein schlechter Einfluß, der auf die angrenzenden Entladungszellen ausgeübt wird, durch die Adressenspannung beseitigt werden, indem die benachbarten Elektroden mit eine£ Spannung gespeist werden, die in der Polarität der

Adressenspannung entgegengesetzt ist. Daher ist es auch möglich, den Betriebsbereich für die Schreib-, Lösch- und Lesevorgänge zu vergrößern. ^ _(] c . ο / π r c 9

Claims

.- 20 - 9 1^ ° / 0

1./' Anordnung zur Verhinderung einer induzierten Spannung bei einem Plasmaanzeigepaneel mit ersten und zweiten Elektrodensätzen, die angeordnet sind, um einander zu überschneiden, wobei .jeder Punkt der Elektrodenüberschneidung eine Entladungszelle begrenzt, gekennzeichnet durch Einrichtungen zum Anlegen eines Adressenpotentials an eine ausgewählte Elektrode und durch Einrichtungen zum Koppeln von wenigstens denjenigen Elektroden, die der ausgewählten Elektrode benachbart angeordnet sind, über einseitig gerichtete Leitungseinrichtungen auf ein Potential eines Pegels, der in bezug auf den Pegel des Adressensignals ausgewählt ist, um die Induzierung von Signalen auf die benachbarten Elektroden zu verzögern.

2. . Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Koppeleinrichtung ein Potential auf die benachbarten Elektroden mit entgegengesetzter Polarität zu der Polarität des Adressenpotentials koppelt.

3. Anordnung nach Anspruch 1, gekennzeichnet durch eine Ladespeicherdiode, die zwischen die ausgewählte Elektrode und die Anlegeeinrichtungen geschaltet ist.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Koppeleinrichtung eine Gruppe von Elektroden einschließlich der ausgewählten Elektrode über Impedanzelemente an das ausgewählte Potential kopppelt.

5. Anordnung nach. Anspruch 4, gekennzeichnet durch eine Ladespeicherdiode, die zwischen die Anlegeeinrichtungen und die ausgewählte Elektrode geschaltet ist.

6. Anordnung zur Verhinderung einer induzierten Spannung bei einem Plasmaanzeigepaneel mit ersten und zweiten Sätzen von Elektroden, die so angeordnet sind, daß sie

I¹ 3Oi)Vu 3V 0 568 '-

. - 21 -

einander überschneiden, wobei die Punkte der Elektrodenüberschneidungen Entladungszellen begrenzen, wobei wenigstens der erste Elektrodensatz mehrere erste voneinander im Abstand angeordnete Elektroden und mehrere zweite zwischen die ersten Elektroden eingesetzte Elektroden enthält, gekennzeichnet durch Einriebtungen zum Anlegen eines Adressenpotentials an eine ausgewählte Elektrode einer der ersten oder zweiten Elektroden und durch Koppeleinrichtungen, die auf eine erste Art wirksam sind, wenn das Adressenpotential einer ausgewählten Elektrode der ersten Elektrode angelegt ist, um die zweiten Elektroden an ein Potential mit einem Pegel zu koppeln, der in bezug auf den Pegel des Adressenpotentials- ausgewählt ist, um ein Induzieren von Signalen auf die zweiten Elektroden zu verzögern, und die auf eine zweite Art wirksam sind, wenn das Adressenpotential an eine ausgewählte Elektrode der zweiten Elektroden angelegt wird, um die ersten Elektroden an das Potential des ausgewählten Pegels zu koppeln.

7. Anordnung nach Anspruch 6, gekennzeichnet durch erste und zweite Anschlußplatten, die jeweils mit den ersten und zweiten Elektroden gekoppelt sind. " . -

8* Anordnung nach Anspruch 6, gekennzeichnet durch erste ■und zweite Anschlußplatten mit jeweils mehreren ersten und zweiten Leitern, die jeweils mit entsprechenden ersten und zweiten Elektroden verbunden sind, wobei die ersten und zweiten Anschlußplatten jeweils mehrere erste und zweite Leitungen aufweisen, von denen jede zwischen den Leitern der entsprechenden Anschlußplatten angeordnet sind, und wobei die Koppeleinrichtungen' in der ersten Betriebsart des weiteren die zweiten Leitungen an das ausgewählte Potential koppeln und in der zweiten Betriebsart die ersten Leitungen mit dem ausgewählten Potential verbinden.

309083/0 5 68

' COPY

9. Anordnung nach. Anspruch 6, gekennzeichnet durch erste und zweite Anschlußplatten mit jeweils mehreren ersten und zweiten Leitern, die jeweils den ersten und zweiten Elektroden des Anzeigepaneels benachbart sind, wobei die Koppeleinrichtungen in der ersten Art des weiteren zum Halten der zweiten leiter an dem ausgewählten Potential und in der zweiten Art zum Koppeln der ersten leiter an das ausgewählte Potential wirksam sind.

3 0 9 f? M 3 / Π 5 6 8