DE2330953A1

DE2330953A1 - Synchronisationssignal-generator

Info

Publication number: DE2330953A1
Application number: DE2330953A
Authority: DE
Inventors: Yoshikazu Hatsukano; Shunji Shimada
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1972-06-23
Filing date: 1973-06-18
Publication date: 1974-01-31
Also published as: JPS5521511B2; IT989344B; JPS4923522A; GB1430392A; US3896388A

Description

(Priorität: 23. Juni 1972» Japan, Kr. 62 427)

Die Erfindung betrifft einen Synchronisationssignal-Generator zur Erzeugung einea Signals vorherbestimmter Frequenz aus einem Bezugssignal mit einer Bezugsfrequenz.

Bei elektronischen Schaltungen, beispielsweise bei Fernsehsendern, die mit einem Verbundsignal oder zwei oder mehreren gleichzeitigen Signalen arbeiten, wird ein Synckronisationssignal-Generator zur Synchronisation benötigt. Der Synchronisationssignal-Generator ist im allgemeinen so aufgebaut, daß die Frequenz eines Bezugssignals geteilt (demultipliziert) wird, oder daß ein weiteres Signal aus mehreren Signalen gebildet wird, die durch Frequenzteilung erzeugt wurden. Der Frequenzteiler eines bekannten Synchronisationssignal-Generators arbeitet nach dem Brummträgersystem (ripple carry system), das aus der mehrstufigen Verbindung asynchroner Flip-Flops aufgebaut ist. Ein Nachteil dieses Systems liegt darin, daß sich die Verzögerungen an den einzelnen Flip-Flop-Stufen addieren, so daß das Ausgangssignal eine unerwünschte Phasendifferenz gegenüber dem Bezugssignal hat. Dieser Nachteil macht sich besonders stark bemerkbar bei Flip-Fiop-Ketten zur Frequenzteilung eines Bezugssignals mit hoher Frequenz.

309885/0932

Der Erfindung liegt die Aufgabe zugrunde, einen Synchronisationsssignal-Generator zu schaffen, dessen Frequenzteiler eine geringe Verzögerung gegenüber dem Bezugssignal verursacht. Der Synchronisationssignal-Generator soll aus einer möglichst geringen Anzahl von Speicherelementen aufgebaut und als Ultra-Miniaturbaustein bei der Integrationstechnik hergestellt werden können.

Der erfindungsgemäße Synchronisationssignal-Generator zeichnet sich aus durch einen ersten Ringzähler mit einerersten Gruppe von synchronen Verzögerungs-Speicherlementen, deren Ein- und Ausgänge in Kaskade geschaltet sind, und durch wenigstens einen zweiten Ringzähler mit einer zweiten Gruppe von synchronen Verzögerungs-Speicherelementen, deren Ein- und Ausgänge in Kaskade geschaltet sind. Der ersten Gruppe von synchronen Verzögerungs-Speicherlementen des ersten Ringzählers wird direkt oder indirekt ein Bezugssignal zugeführt. Das Ausgangssignal des ersten Ringzählers wird der zweiten Gruppe von synchronen Verzögerungs-Speicherlementen des zweiten Ringzählers in Form von Synchronisationsimpulsen zweiter Art zugeführt, wodurch ein frequenzgeteiltes Signal aus dem zweiten Ringzähler abgeleitet wird, das gegenüber dem Bezugssignal praktisch unverzögert ist.

Anhand der in der beigefügten Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung im folgenden näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild eines erfindungsgemäßen Synchronisationssignal-Generators;
Fig. 2 das Blockschaltbild eines praktischen Ausführungsbeispiels eines Synchronisationssignal-Generators;

Fig. 3 das Blockschaltbild eines AusführuEgsbeispiels eines synchronen Verzögerungs-Speicherelemfintes zur Verwendung im erfindungsgemäßen Synchronisationssignal-Generator; und Fig. 4 ein Schaltbild für den Fall, in den das in Fig. 3 gezeigte Speicherelement nach der MOSIC-Tedmik (metal-oxide-semiconductor integrated circuit - integrierte Schaltung aus Metalloxidhalbleitern) aufgebaut lat.

309885/0932

Fig. 1 zeigt einen bevorzugten Synchronisationssignal-Generator mit zwei Frequenzteilern 2 und 3, durch die ein Bezugssignal fr mit einer Bezugsfrequenz, das eirsr Klemme 4 zugeführt wird, durch Frequenzteilung in zwei Signale fx^ und fXp (an. den Klemmen 5 und 10 abzugreifende Signale) mi: vorherbestimmten Frequenzen getrennt wird. Die Frequenzteiler bestehen aus Ringzählern R. , Rp und R», die je eine Gruppe VDn synchronen Verzögerungs-Speicherelementen (beispielsweise RS- lip-Flops) F^ bis F enthalten. Die Gruppen aue synchronen Verzö-jerungs-Speicherelementen sind so angeordnet, daß sie durch synchronisierende Impulssignale OP,· bis CP, aus Synchronisationsimp-ils-Übertragungsleitungen 1. bis 1» gespeist werden, und daß ein durch jedes Verzögerungsspeicherelement gehaltenes oder gespeichertes Übertragungssignal zur nachfolgenden Stufe des Speicherelement3 verschoben wird. Jeder Ringzähler enthält ferner ein logisches Gatter G., dem die Ausgangssignale bestimmter Speicherelemente zugeführt werden. Jedes logische Gatter G. bewirkt eine vorherbecti=mt2 Frequenzteilung im entsprechenden Ringzähler. Sein Ausgang ist an die erste Stufe des Speicherelements F< angeschlossen. Ein logisches Gatter Gp empfängt als Eingangssignale die jeweiligen Ausgangssignale der Frequenzteiler und führt eine logische Operation durch. Es dient damit zur Erzeugung einer dritten Gruppe von Signalen f^ bis f. mit vorherbestimmter Impulsbreite und -frequenz. Bei diesem Synchronisationssignal-Generator wird das Bezugssignal fr der Klemme 4 zugeführt. Die durch die Frequenzteilungen durch die Frequenzteiler auf bestimmte Frequenzen gebrachtei Signale fx-j und fXp werden an den Klemmen 5 und 10 abgegeben. Die Synchronisationssignale f.. bis f., die durch das logische Gatter Gp erzeugt werden, werden an den Klemmen 6 bis 9 abgegeben.

Eines der wesentlichen Merkmale eines solchen Synchronisationssignal-Generators besteht darin, daß das Ausgangssignal jedes Ringzählers der nächsten Stufe als Synchronisations-Impulssignal

309885/0932

zugeführt wird. Beispielsweise wird das Ausgangssignal fx^ des Ringzählers R, dem zweiten Ringzähler R₂ r.ls Synchronisationsimpulssignal CPp zugeführt. Ferner wird das Ausgangssignal des zweiten Ringzählers Rp dem dritten Ringzähler R, als Synchronisationsimpulssignal CP~ zugeführt. Bei dem e~findungsgemäßen System, bei dem das Bezugssignal fr durch Frequenzteilung durch mehrere Ringzähler in vorherbestimmte Signale fx. und fxp umgeformt wird, arbeiten die Ausgangssignale der Ringzähler als Synchronisationsimpulssignale für die nachfolgenden Stufen der Zähler, so daß die frequenzgeteilten Signale fx. und fXp ge£-jnüber dem Bezugssignal fr praktisch unverzögert sind. Das logisch:- Gatter G2 empfängt somit als Eingangssignale die frequenzgeteil;en Signale, die untereinander unverzögert sind, so daß die Gruxpe von Synchronisationssignalen f.j bis f. mit richtiger Impulsbreite oder -periode gewonnen werden kann. Darüber hinaus kann erfindunfjgemäß die Anzahl der verwendeten Speicherelemente, die den Freelenzteilerabschnitt bilden, durch Auf+·ei7ur.3 des Frequenzteilerat/schnittes in mehrere Ringzähler geringer gemacht werden. Demzufolge kann eine solche Schaltung als integrierte Schaltung auf einem einzigen Halbleitersubstrat ausgebildet werden.

Fig. 2 zeigt ein praktisches Ausfuhrungsbeispiel der erfindungsgemäßen Schaltung. Der Frequenzteiler J besteht aus einem Ringzähler R., der eine Frequenzteilung durch 7 bewirkt, und einem Ringzähler R₅, der eine Frequenzteilung durch 13 bewirkt. Mit den beiden Frequenzteilern kann somit ein Signal erzeugt werden, dessen Frequenz gegenüber dem ursprünglichen Sigr.al durch 91 geteilt ist. Die Ringzähler bestehen aus Verzögerungs-Ilip-Flops FF. bis FF. bzw. FF- bis FF₁,.

309885/093?

Gemäß Fig. 3 bestehen die Verzögerungs-Flip-Flops je aus NAND-Gattern G₁₀ bis G,^. Die Rückkopplungen der Ringzähler bestehen aus NAND-Gattern G_ und G. sowie G₁- und G^. Die beiden

3 4 2 ο

Ringzähler R. und R^ sind durch ein NAND-Gatter G„ gekoppelt. Als Ausgangssignal des Ringzählers R,- wird über ein NAND-Gatter Gg und eine Umkehrstufe I, herausgeführt.

Das Verzögerungs-Flip-Flop der Fig. 3 kann gemäß Fig. 4 aus Metalloxidhalbleiter-Feldeffekttransistoren aufgebaut werden. Auch kann der gesamte Synchronisationssignal-Generator nach der MOSIC-Technik auf einem einzigen Halbleitersubstrat hergestellt werden. Mit dem erfindungsgemäßen Synchronisationssignal-Generator kann ein Bezugssignal mit einer Bezugsfrequenz von 10 MHz oder mehr zu einem unverzögerten Signal vorherbestimmter Frequenz umgeformt werden.

Wie oben beschrieben, sind die erfindungsgemäß frequenzgeteilten Signale Verzögerungsfrei. Es können daher auf einfache Weise vorherbestimmte Synchronisationssignale erzeugt werden, indem verschiedene frequenzgeteilte Signale durch logische Gatter zusammengesetzt werden.

Patentansprüche

309885/093?

Claims

2 3 3 O Π Β

PATENTANSPRÜCHE DA-10488

1J Synchronisationssignal-Generator zur Umwandlung eines Bezugssignals mit einer Bezugsfrequenz in ein zweites Signal mit vorherbestimmter Frequenz, gekennzeichnet • durch einen ersten Ringzähler (R.) mit einer ersten Gruppe aus synchronen Verzögerungs-Speicherelementen (ϊ\ , F₂, ...,F), deren Ein- und Ausgänge in Kaskade geschaltet sind, und durch wenigstens einen zweiten Ringzähler (R„) mit einer zweiten Gruppe aus synchronen Verzögerungs-Speicherlementen (F.. , ,F), deren Ein- und Ausgänge in Kaskade geschaltet

.sind, wobei das Bezugssignal der ersten Gruppe von synchronen Verzögerungs-Speicherelementen des ersten Ringzählers in Form von Synchronisationsimpulsen direkt oder indirekt zugeführt wird, und wobei ein Ausgangssignal des ersten Ringzählers (R^) der zweiten Gruppe von synchronen Verzögerungs-Speicherelementen des zweiten Ringzählers (Rp) in Form von Synchronisationsimpulsen zugeführt wird, so daß das zweite Signal gegenüber dem Bezugssignal praktisch unverzögert ist und direkt oder indirekt vom zweiten Ringzähler abgeleitet wird.

309885/093?

2 3 30 '' 5 3
2. Synchronisationssignal-Generator nach Anspruch 1, gekennzeichnet durch logische Schalteinrichtungen (G₁, Gp) zur Erzeugung wenigstens eines mit dem Bezigssignal synchronisierten dritten Signals.

3 0 9 8 8 5 / 0 9 3 Ί

Leerseite